Vous êtes sur la page 1sur 8

CRISTIAN QUISPE VENTURA

CDIGO 12190027
LABORATORIO DE CIRCUITOS DIGITALES
EXPERIENCIA: CIRCUITOS CODIFICADORES Y
DECODIFICADORES
HORARIO 12-14 PM

I. CUESTIONARIO PREVIO

1. Qu es un circuito codificador? Y un decodificador. Explique


Un codificador es un circuito combinacional integrado que tiene hasta 2n entradas
y n salidas y la funcin que desempea es mostrar en la salida la combinacin
correspondiente al cdigo binario de la entrada activada.
Decodificador: Son circuitos combinacionales integrados que disponen de n entradas y
un nmero de salidas igual o menor a 2n, actan de modo que segn cual sea la
combinacin de las variables de entrada se activa una nica salida, permaneciendo el
resto de ellas desactivada.
Suelen disponer de una entrada adicional denominada de inhibicin o strobe de modo
que cuando esta entrada se encuentra activada, pone todas las salidas a 0

2. Explique el funcionamiento del circuito 74LS147, circuito codificador de prioridad


de entrada decimal y salida BCD.
El circuito tiene 9 lneas activas en BAJO que representan los dgitos desde 1 hasta 9, y
produce como salida el cdigo BCD negado, correspondiente a la entrada activa que
tiene el mayor nmero.
A continuacin se examina la tabla de verdad para averiguar cmo funciona este
circuito. La primera lnea de la tabla muestra todas las entradas en sus estados
inactivos, ALTO. Para esta condicin la salida es 1111, que es el negado del
cdigo 0000, que en BCD corresponde a 0. El segundo rengln de la tabla seala que
un estado BAJO en A'9, sin importar el estado de las dems entradas, produce como
salida el cdigo 0110 mismo que de nuevo, corresponde al cdigo BCD para el 9
negado. El tercer rengln muestra que un BAJO en A'8, siempre y cuando A'9 se
encuentre en ALTO, produce como cdigo de salida 0111, que es el negado de 1000, el
cdigo BCD para 8. De manera similar los dems renglones de la tabla sealan que un
estado BAJO en cualquier entrada, siempre y cuando las dems entradas que tengan
una numeracin mayor se encuentren en ALTO, produce como salida el
cdigo BCD negado para dicha entrada.
Las salidas del 74147 normalmente se encuentran en el estado ALTO cuando ninguna
de las entradas est activa. Esto corresponde a la condicin de entrada 0 decimal. No
existe una entrada A'0 porque el codificador supone que la entrada es 0 cuando todas
las dems entradas estn en estado ALTO. Las salidas negadas del 74147 pueden
convertirse a BCD normal conectando cada una de ellas a un inversor.

3. Analizar la operacin del decodificador 74LS47 y su uso con un display de siete


segmentos de nodo comn. Cmo hallara experimentalmente cada uno de los
terminales de un display de siete segmentos de nodo comn?
Muchas presentaciones numricas en dispositivos de visualizacin utilizan una
configuracin de 7 segmentos, Figura 6.1 (a), para formar los caracteres decimales
del 0 al 9 y algunas veces los caracteres hexadecimales de A a F. Cada segmento est
hecho de un material que emite luz cuando se pasa corriente a travs de l. Los
materiales que se utilizan ms comnmente incluyen diodo emisores de luz (LED, por
sus siglas en ingls) y filamentos incandescentes. La Figura 6.1 (b), muestra los
patrones de segmento que sirven para presentar los diversos dgitos. Por ejemplo,
para el dgito 6 los segmentos c, d, e, f y g se encienden, en tanto que los
segmentos a y b se apagan.
Se utiliza un decodificador/manejador a 7 segmentos para tomar una entrada
BCD de 4 bits y dar salidas que pasarn corriente a travs de los segmentos indicados
para presentar el dgito decimal. La lgica de este decodificador es ms complicada
que las que se analizaron anteriormente, debido a que cada salida es activada por ms
de una combinacin de entrada. Por ejemplo, el segmento debe ser activado para
cualquiera de los dgitos 0, 2, 6 y 8, lo cual significa que cuando cualquiera de los
cdigos 0000, 0010, 0110 o bien 1000 ocurra.
La Figura
6.2 (a) muestra
un decodificador/manejador de BCD a
7
segmentos (TTL 7446 o 7447) que se utiliza para manejar una presentacin LED
de 7 segmentos. Cada segmento consta de uno o dos LED. Los nodos de los LED estn
todos unidos a Vcc (+5V). Los ctodos de los LED estn conectados a travs de
resistencia limitadoras de corriente a las salidas adecuadas del decodificador /

manejador. ste tiene salidas activas en BAJO que son transistores manejadores de
colector abierto que

Puede disipar una corriente bastante grande. Esto se debe a que las
presentaciones LED pueden requerir10mA a 40mA por segundo, segn su tipo y
tamao.
Para ilustrar la operacin de este circuito, suponer que la entrada BCD es A=0,
B=1, C=0 y D=1, que es 5 en BCD. Con estas entradas las salidas del
decodificador/manejador a', f', g', c' y d' sern llevadas al estado BAJO (conectadas a
tierra), permitiendo que fluya corriente a travs de los segmento LED a, f, g, c y d,
presentando con esto el nmero 5. Las salidas b' y e' sern ALTAS (abiertas); as que los
segmentos LED b y e no enciendan.
Los decodificadores/manejadores 7446 y 7447 estn diseados para activar segmentos
especficos an de cdigos de entrada mayores de 1001 (9). La Figura 6.2 (b) nuestra
cules segmentos son activados para cada uno de los cdigos de entrada de0000 a
1111 (15). Notar que un cdigo de entrada de 1111 borrar todos los segmentos.
La presentacin visual LED que se utiliza en la Figura 6.2 es un tipo de nodo comn,
donde los ctodos de cada segmento se interconectan y se conectan a tierra. Este tipo
de presentacin visual tiene que ser manejada por un decodificador/manejador de
datos BCD a 7 segmentos con salidas activas en ALTO que apliquen un voltaje alto a
los nodos de aquellos segmentos que vayan a ser activados.

7. Un circuito combinacional tiene 3 entradas X, Y, Z y 3 salidas F1, F2, F3 donde:


F1 = XZ +/X /Y /Z F2 = /X Y + X /Y /Z
F3 = X Y + /X /Y Z
Nota: /X = X negado, etc.
Implementar con un CI decodificador 74LS155 y compuertas bsicas.

Tendramos
F1= XYZ+ZY/Z+/X/Y/Z
F2=/XYZ+XY/Z+X/Y/Z
F3=XY/Z+XY/Z+/X/YZ
F= XYZ+XY/Z+/X/Y/Z+/XYZ+XY/Z+X/Y/Z +XY/Z+XY/Z+/X/YZ

8. Disear las siguientes funciones lgicas de una o ms salidas, usando decodificadores


74LS138 o 74LS139 binarios y compuertas NAND (74LS10, 74LS20, 74LS30, u otros):
a) Fa = x, y, z (2, 4, 7)
b) F b = a, b, c, d (2, 4, 6,14)
c) F c = w, x, y (1, 3, 5,6) y G c = w, x, y (2, 3, 4,7)
d) F d = w, x, y, z (0, 1, 2, 3, 5, 7, 11,13)

Fa = x, y, z (2, 4, 7)

F b = a, b, c, d (2, 4, 6, 14)

F c = w, x, y (1, 3, 5,6) y G c = w, x, y (2, 3, 4,7)

F d = w, x, y, z (0, 1, 2, 3, 5, 7, 11, 13).

4. Analizar y simular el funcionamiento del decodificador 74139, 74138 y 74154


74139

Ahora cuando E va a Vcc :

Tabla
E
0
0
0
0
1

B
0
0
1
1
X

A
0
1
0
1
X

Y0
0
1
1
1
1

Y1
1
0
1
1
1

Y2
1
1
0
1
1

Y3
1
1
1
0
1