Académique Documents
Professionnel Documents
Culture Documents
Sistemas PLL
Os sistemas de lao fechado por fase j existem h um bom tempo, mas so ainda
pouco conhecidos pelos prprios profissionais e estudantes de eletrnica. Da a
idia de fazer uma introduo completa a esses dispositivos, mas sem exigir grandes conhecimentos matemticos ou mesmo qualquer familiaridade sobre o assunto.
Aproveitando a oportunidade, sero apresentados tambm os sistemas PLL por realimentao, superiores aos convencionais em muitos aspectos.
O que chamamos de lao fechado por fase (phase-locked loop ou ainda PLL) um
sistema que permite controlar uma grandeza eltrica mediante uma defasagem entre
dois sinais. Na FIG. 01 podemos ver o diagrama de blocos de um sistema servocontrolado genrico, onde Ax e Ay so grandezas do mesmo tipo (tal como potenciais
de CC ou CA, por exemplo), e que pode servir como ilustrao bsica da operao
dos PLL.
SISTEMAS PLL
Essas duas grandezas podem ser comparadas entre si no bloco C, utilizando-se vrios processos (multiplicao ou subtrao, digamos). O resultado da comparao
ento processada nesse mesmo bloco de modo que a grandeza Ay seja ajustada
em seu valor. A forma como ocorre esse processamento vai determinar algumas caractersticas do sistema, entre elas e constante de tempo de controle.
Passando FIG. 02, j temos o diagrama de blocos de um verdadeiro sistema PLL.
Neste caso, o controle se baseia na defasagem entre o sinal de entrada (1) e aquele
proveniente de um VCO ou oscilador controlado por tenso (2), de forma que o bloco seja capaz de reconhecer essa defasagem. O VCO concebido de modo que
exista sempre uma diferena de fase especfica entre sua sada e o sinal de entrada.
A rapidez com que o sistema vai ajustar o VCO, a fim de conseguir qualquer alterao da entrada, depende principalmente das caractersticas do filtro passa-baixas
(FPB).
SISTEMAS PLL
O PLL em ao
Sempre que dois sinais so multiplicados, seu produto inclui um componente proporcional defasagem entre ambos, que pode ser separado dos demais atravs de
filtragem; essa a funo do bloco . Na prtica, o sinal de entrada multiplicado
por uma onda quadrada vinda do VCO o que significa, portanto, que os semiciclos
dessa onda multiplicam o sinal de entrada alternadamente por +1 ou 1. Os grficos
da FIG. 03 podem ajudar-nos a compreender melhor essa operao.
Em a temos o sinal de entrada (que uma senide) e logo abaixo a onda quadrada
do VCO, com a mesma freqncia; ela repetida vrias vezes, com defasagens que
variam de 0 a 180o , sempre adiantada em relao senide, em b, d, f, h e j.
Observe, ento, que durante os semiciclos positivos dessa onda o sinal de produto
(representado em c, e, g, i e k) idntico senide de entrada. J nos semiciclos negativos, a senide tem sua polaridade invertida o que eqivale, na prtica,
a multiplicar os dois sinais entre si.
No primeiro sinal-produto (c), que aquele associado onda quadrada em fase
(b), percebemos que no existem valores negativos; de fato, ele pode ser considerado uma verso da senide retificada em onda completa. Seu valor CC, uma vez
filtrado, ser indiscutivelmente positivo.
Quando a onda quadrada est adiantada de 45o, porm, como em d, o produto
(e) exibe claramente uma rea maior acima do eixo horizontal; isto quer dizer que
seu nvel CC mdio tambm positivo, porm menor do que em c. Avanando um
pouco mais a onda quadrada at os 90o, como em f -, o produto g apresenta
reas idnticas acima e abaixo do eixo, o que significa um valor mdio nulo.
SISTEMAS PLL
SISTEMAS PLL
Com defasagens maiores que 90o, o valor CC do produto passa a ser negativo, atingindo em 180o o mximo valor abaixo do eixo (k). Resumindo, ento: o nvel CC do
sinal-produto varia do valor mximo positivo, quando a onda quadrada se encontra
em fase com o sinal de entrada, passando por zero quando este fica atrasado 90o
em relao a ela, at um mximo negativo quando esse atraso de 180
Vamos assumir, agora, que a freqncia de entrada exatamente igual do VCO e
que o PLL j est fechado(ignorando, por enquanto, como ele chegou a esse estado). Nessas condies, a onda do VCO vai estar 90o adiantada em relao ao sinal
de entrada e a sada CC do comparador de fase (ou multiplicador) nula. Suponhamos ento que a freqncia do VCO tende a aumentar, elevando tambm a defasagem. A sada do comparador de fase passa, obviamente, a ser negativa, leva ndo a uma reduo de freqncia do VCO; o lao mantido, com uma ligeira elevao da defasagem (com a onda quadrada sempre frente da senide).
Se, por outro lado, a freqncia do VCO tende a diminuir, a sada do comparador de
fase vai tornar-se positiva, forando um aumento naquela freqncia. possvel
demonstrar, ainda, que o sinal de entrada pode ser travado com certas harmnicas
da onda do VCO ou esta com harmnicas do sinal de entrada (caso a entrada no
seja senoidal, como no exemplo).
Existe tambm a possibilidade de inserir um divisor de freqncia entre o VCO e o
comparador de fase e, combinando esse divisor ao travamento com harmnicas, fazer com que a relao entre as freqncias do VCO e de entrada assuma valores
bastante peculiares tal como 16/3, por exemplo. Esse processo abre enormes
possibilidades na sintetizao de freqncias.
O processo de captura
Consideramos, at aqui, que o sistema PLL estava sempre travado. Precisamos
agora examinar o que acontece quando o circuito ligado e no se encontra ainda
SISTEMAS PLL
com o lao fechado que o caso mais comum na prtica. Em poucas palavras, o
VCO busca at encontrar uma freqncia e uma fase s quais possa ficar travado.
Felizmente, possvel entender o processo de captura, como chamada essa busca, sem que precisaremos recorrer matemtica; basta examinar o comportamento
do circuito em certos pontos do lao e assumir alguns detalhes de antemo.
Para ajudar na explanao, vamos determinar primeiro que a ligao entre a sada
do FPB e a entrada do VCO est interrompida. Este ltimo, privado da tenso de
controle, ir atingir sua freqncia de oscilao livre, que pode ser considerada inferior de entrada. J havamos assumido anteriormente, ao discutir a condio de
lao fechado, que a freqncia do VCO tende a aumentar, quando a tenso de controle torna-se positiva e diminui quando ela passa a ser negativa.
Podemos assumir tambm que o filtro remove totalmente as freqncias equivale ntes soma das freqncias de entrada e do VCO, que ele permite a passagem de
corrente contnua sem atenuao e deixa passar a diferena entre as freqncias do
VCO e de entrada com certa dose de atenuao que diminui com a reduo da
freqncia-diferena (isto , medida que a freqncia do VCO aproxima-se da de
entrada).
Enquanto o VCO se encontra em regime de livre oscilao, devido ligao inte rrompida, na sada do FPB surge um sinal-diferena de amplitude constante. Uma
vez refeita a ligao, preciso seguir cuidadosamente tudo o que acontece j que
nos primeiros momentos continua existindo uma freqncia-diferena, ao mesmo
tempo em que o VCO est recebendo uma tenso de controle.
Considerando agora uma variao ascendente dessa tenso de controle, do vale at
o pico (FIG. 04); como ela tem sentido positivo, a freqncia do VCO tende a aumentar e o sinal-diferena, a diminuir. Devido a essa reduo, a freqncia diferena
tem sua atenuao pelo FPB progressivamente reduzida, o que leva a uma maior
amplitude final da tenso de controle, se comparada ao regime de oscilao livre.
SISTEMAS PLL
A FIG. 04a compara as duas variaes positivas (sob controle e em oscilao livre),
partindo do mesmo instante e mesmo potencial de vale. Observe que o pico da variao controlada mais positiva, alm de ocorrer um pouco mais tarde, devido reduo do sinal-diferena.
J na FIG. 04b podemos ver o que acontece com uma variao descendente. Nesse
caso, a tenso de controle do VCO tem sentido negativo, provocando uma reduo
em sua freqncia e um aumento na freqncia-diferena. No FPB, a atenuao
eleva-se progressivamente, fazendo com que a amplitude final seja menor que a de
oscilao livre e o vale termine mais cedo.
Figura 04 Representao de como a onda de diferena de freqncia varia durante um ciclo do transiente de captura.
SISTEMAS PLL
A prpria FIG. 04a representa uma soma das duas etapas, mostrando assim o que
ocorre durante um ciclo completo do sinal-diferena, vale a vale. Como se v, o semiciclo ascendente exibe um pico mais positivo do que o do sinal-diferena, o que
prejudica o semiciclo descendente, tornando o vale mais positivo do que seria na
condio livre.
Os ciclos posteriores do transiente de captura, como tambm chamado esse processo, no permitem comparao com a forma de onda de oscilao livre, mas seguem o mesmo padro geral, ou seja, as variaes ascendentes tm maior amplitude e as descendentes, menor amplitude. Isso vai resultar em picos e vales sucessivamente mais positivos e em intervalos de tempo cada vez mais longos o que significa que a freqncia do VCO ir aumentar progressivamente, at o ponto em que
uma dessas variaes da tenso de controle iguale as freqncias do VCO e de entrada. Outras passagens podero ocorrer, em seguida, para que o VCO localize a
correta relao de fase, antes que o lao esteja realmente fechado.
SISTEMAS PLL
SISTEMAS PLL
10
Figura 05b Este mtodo mais simples que o da FIG. 05a, mas s custas da estabilidade, que normalmente diminui com o aumento de n.
A FIG. 05b, por sua vez, mostra um caso de sintetizao de freqncias em que pulsos delta, em forma de agulha, so aplicados ao comparador de fase juntamente
com o sinal do VCO. Como esse tipo de pulso contm harmnicas pares e mpares
da freqncia fundamental, o PLL pode ser induzido a fechar com qualquer uma
delas.
Confeco de um PLL
Vejamos separadamente os requisitos prticos para se implementar os trs estgios
bsicos de um sistema de lao fechado por fase.
O VCO As exigncias do VCO dependem, principalmente, da aplicao especfica
do PLL. Se for utilizado como detector de FM deve-se ter a melhor linearidade possvel (isto , variao linear de freqncia com a variao da tenso de controle), ao
passo que para a sintetizao de freqncias mais importante a estabilidade.
Multiplicadores por tenso controlada e osciladores LC sintonizados por varicap,
como os ilustrados nas figuras 6a e 6b, respectivamente, devem normalmente em-
SISTEMAS PLL
11
Figura 06b Circuito VCO composto por um oscilador LC sintonizado e/ou controlado por diodos varicap.
SISTEMAS PLL
12
Figura 07 Circuito simplificado de VCO usado em integrados PLL, tal como o 565.
Toda vez que um PLL deve ser alimentado com uma tenso flutuante, recomendase que a freqncia do VCO seja independente dessa tenso; ou, ento, que a fonte
seja substituda por outra estabilizada.
O comparador de fase A sada desse estgio (tambm chamado de multiplicador)
deve depender somente dos dois sinais aplicados a ele requisito que pode ser
atendido por qualquer componente no linear, desde que os sinais de entrada apaream realmente na sada. importante tambm, que os sinais no afetem o desempenho do sistema. Mas vital mesmo a exigncia de que a sada no contenha
quaisquer componentes CC resultantes da retificao dos sinais de entrada que poderiam atrapalhar o sistema e at faz-lo desmanchar o lao.
Utilizando, porm, um multiplicador balanceado como o da FIG. 08, esses problemas
podem ser facilmente evitados, pois ele suprime os sinais de entrada e no utiliza
retificao. Caso a supresso no seja necessria, podemos adotar um multiplicador
assimtrico como o da FIG. 09; circuitos desse tipo constituem o estgio de entrada
dos amplificadores operacionais de transcondutncia (OTAs), tal como o CA3080
um CI ideal para circuitos PLL.
SISTEMAS PLL
13
Pode-se perceber que, nesse caso, pode ocorrer a retificao dos sinais de entrada;
mesmo assim, possvel obter nveis satisfatrios de supresso de AM. Para alcanar melhor desempenho nesse aspecto, a soluo aplicar a sada do VCO entrada assimtrica e o sinal de entrada na simtrica; as amplitudes no devem exceder,
ento, 0,5 V a 0,05V, respectivamente. Por esse mtodo obtm-se nveis de supresso de AM to elevados quanto os do multiplicador simtrico.
Se houver transformadores de RF disposio, pode-se tentar um mtodo antiquado (mas ainda eficiente), usando-os juntamente com um modulador em anel de quatro diodos, que faz as vezes de multiplicador (FIG. 10). A mais simples (e infeli zmente tambm pior) implementao para o comparador de fase consiste em um nico dispositivo semicondutor, acionado por um sinal de VCO com nvel suficiente
para comut-lo continuamente. Devido inevitvel realimentao do circuito para o
VCO, imprescindvel incluir um estgio isolador, a exemplo do circuito mostrado na
FIG. 11.
SISTEMAS PLL
14
SISTEMAS PLL
15
Figura 11 Circuito que pode ser usado como comparador de fase, mas no como
detector de FM.
Como se v, nessa figura o comparador de fase ficou reduzido a um simples misturador, o que nos leva a concluir que qualquer circuito semelhante poder exercer a
mesma funo. Os problemas introduzidos por esse circuito, porm, impedem que
ele seja usado em detectores de FM e s podem ser eliminados com equipamentos
sofisticados de testes. Os comparadores simtricos, ao contrrio, proporcionam resultados satisfatrios, exigindo apenas os instrumentos convencionais.
O filtro passa-baixa o estgio que determina a largura de faixa do PLL e pode
ser implementado a partir de simples filtros RC. Alguns deles podem ser vistos na
FIG. 12; os modelos b , c e d so adequados para os comparadores simtricos,
enquanto o a mais visto nos assimtricos. Alm disso, normal que o resistor R
faa parte do comparador de fase.
SISTEMAS PLL
16
Figura 12 Entre esses quatro filtros passa-baixa, a verso d a melhor para implementao domstica, por ser menos crtica.
Embora seja tarefa simples o clculo de componentes para o filtro, quando se utiliza
PLL integrados (j que basta recorrer ao manual do fabricante), preciso dispor de
equipamentos sofisticados para avaliar o desempenho do circuito em freqncias
superiores a 10 MHz. Entre os quatro exemplos dados, o d o mais adequado
para montagens domsticas. Nesse caso, a freqncia de corte da malha formada
por C2 e a resistncia de sada do comparador de fase determinada pela menor
freqncia a ser detectada (20 Hz, em FM comercial). O corte da segunda malha
RC, formada por P (em seu valor mximo) e C1, ambos ligados em paralelo com a
resistncia de sada, estabelecido pelo desvio mximo da freqncia de entrada.
Assim, qualquer largura de faixa desejada, at o limite determinado pelo ganho do
lao e pela amplitude do sinal de entrada, pode ser ajustada atravs de P.
SISTEMAS PLL
17
SISTEMAS PLL
18
SISTEMAS PLL
19
Figura 13 O PLL de realimentao difere basicamente do convencional pela incluso de um filtro de FI no lao de controle.
A grande vantagem dos sistemas PLL por realimentao, portanto, reside basicamente na largura de banda de FI, que se torna independente da deriva, passando a
depender apenas da maior freqncia de modulao. Obtm-se, dessa forma, melhores relaes sinal-rudo e menos distoro que nos receptores convencionais
embora o grau de melhora v sempre depender do ndice original de modulao do
sinal vindo da antena.
No caso das transmisses mono de FM, com a mxima freqncia de modulao de
15 kHz e um ndice de modulao de 5, a largura de faixa deve ser de 180 kHz nos
receptores comuns, ao passo que nos modelos que empregam PLL por realimenta-
SISTEMAS PLL
20
Referncia Bibliogrfica