UNIDAD N 3

MULTIPLEXORES
Y
DEMULTIPLEXORES

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal

CIRCUITOS COMBINACIONALES
Los circuitos digitales pueden dividirse en dos grandes grupos, los denominados combinacionales (son
aquellos en los cuales su salida es un reflejo de la combinaciones de sus entradas) puertas lgicas,
multiplexores, codificadores etc. Y por otra parte los denominados secuenciales (son aquellos en los
cuales su salida son una combinacin entre el estado anterior que posea y sus variables de entrada)
biestables, osciladores, contadores, etc.
El diseo de un sistema combinacional de mediana complejidad pueden incluir un gran numero de
puertas lgicas, el cual puede llegar a incluir en un solo chip hasta 100000 de estas y una de sus
principales caractersticas es la utilizacin de entradas de validacin, esto es, entradas que permitan
habilitar o deshabilitar las salidas de los circuitos. Estas entradas permiten el diseo sincrnico de
circuitos, es decir que permiten que las salidas puedan o no ser funcion de las entradas en un
determinado instante.
CIRCUITOS DE SINCRONIA
La lgica sincrnica permite controlar en los circuitos digitales cual de sus entradas de datos se
encontrara presente en cada momento en su salida.
Supongamos un circuito digital que cuenta con dos entradas de datos y una salida. Para poder controlar
cual de estas entradas estar presente en su salida solo bastara con aadirle una nueva entrada
denominada de sincrona. Las entradas de datos son denominadas con las letras I0 y I1, la salida
con la letra Y y la entrada de sincrona con la letra S.

Entonces, podemos deducir, que cuando S toma un valor cero, en la salida del circuito Y
encontraremos presente la informacin correspondiente a la entrada I0 y cuando S tenga valor
uno, a la salida del circuito Y tendremos presente la informacin correspondiente a la entrada I1.
Quedando esto establecido a travs de la siguiente tabla de verdad.
I0
0
0
0
0
1
1
1
1

Entradas
I1
0
0
1
1
0
0
1
1

S
0
1
0
1
0
1
0
1

salida
Y
0
0
0
1
1
0
1
1
Pg. 1-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal
De esta tabla de verdad surge la siguiente formula:
Entonces decimos que en cada momento, la salida tiene el mismo valor que la entrada seleccionada,
recordando que en el momento que S es cero la entrada seleccionada es I0 y si S es uno la
entrada seleccionada es la I1.
A continuacin le agregaremos al circuito una nueva entrada denominada validacin que actuara como
habilitador del circuito, simbolizada con la letra H.Las entradas I0, I1 y S seguirn con las
mismas funciones que en el caso anterior, la inclusin de esta nueva seal de entrada H no modifica
demasiado el circuito pero amplia sus posibilidades.

La funcin de la entrada de validacin (H), es impedir que la informacin presente en las entradas de
datos (I0, I1) se transporte a la salida del sistema (Y), manteniendo a esta en estado bajo. Pero en el
momento que habilitemos al circuito por medio de un estado alto en la entrada de validacin,
obtendremos en la salida del sistema (Y) la combinacin de datos presentes en las entradas de datos
(I0, I1) y la entrada de sincrona (S). Quedando expresado esto en la siguiente tabla de verdad.
H
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Entradas
I0
I1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1

S
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

salida
S
0
0
0
0
0
0
0
0
0
0
0
1
1
0
1
1
Pg. 2-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal
Partiendo de la tabla de verdad anterior es posible obteniendo la siguiente formula:

Entonces dicha entrada H de validacin determinara el modo de funcionamiento del circuito

permitiendo la habilitacin o deshabilitacion del mismo. Es decir que bloquea el paso de la
combinacin de las informaciones existentes entre la entrada de sincrnica (S) y las entradas de datos
(I0 I1). Estos circuitos son conocidos normalmente con el nombre de multiplexores y es un
dispositivo que nos permite seleccionar cual de sus entradas tendremos presentes en su salida por
medio de su seal de sincrona (S). Son tambin denominados selectores de datos.

Estos circuitos como su smbolo lo reflejan pueden poseer desde dos a un indeterminado numero de
entradas de datos (I0, I1, In), una entrada de validacin y un numero de entradas de sincrona S0, S1,
Sn) que guarda relacion con el numero de entradas de datos (el numero de entradas es igual a dos
elevado al numero de entradas de sincrona.
Para comprender mejor el funcionamiento de estos circuitos vamos a realizar un circuito multiplexor
de cuatro entradas de datos (I0, I1, I2, I3). Con una entrada de validacin H y dos entradas de
sincrona S0 y S1.
Multiplexor de dos a uno
Este circuito es capaz de seleccionar, a travs de su entrada de sincrona (S), cual de sus dos entradas
de datos (I0, I1) estar presente en sus salida (Y). Adems de poseer una entrada de validacin. Esta
ultima entrada permitir el paso de los datos hacia la salida solamente en el momento que coloquemos
en ella un estado bajo.

Pg. 3-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal
Su funcionamiento se puede lograr a travs de la asociacin de puertas lgicas convencionales, donde
la seleccin de cual de las entradas estar presente en la salida la har un inversor y tambin debemos
colocar otro inversor en serie a la entrada de validacin ya que seta se activara a travs de un estado
bajo.

Para obtener en la salida (Y) la informacin correspondiente a I0 debemos colocar las entradas de la
puerta AND que esta colocada en serie a ella en estado alto, para ello por un lado debemos colocar un
estado bajo en la entrada de validacin, que al pasar a travs del inversor se colocara a estado alto y
tambin un estado bajo en la entrada de sincrona (S) que se convertir en un estado alto al pasar a
travs del inversor. Es decir, que para obtener la informacin correspondiente a I0 en la salida del
sistema debemos colocar a la entrada de habilitacin H a estado bajo a la entrada de validacin V
a estado bajo.
En cambio para obtener la informacin correspondiente a I1, por un lado debemos colocar un estado
bajo en la entrada de validacin, que al pasar a travs del inversor se colocara a estado alto y a un
estado alto en la entrada de sincrona (S) ya que esta se conecta directamente a la entrada de la puerta
AND. Es decir, que para obtener la informacin correspondiente a I1 en la salida del sistema debemos
colocar a la entrada de habilitacin H a estado alto a la entrada de validacin V a estado alto.
Cabe destacar que al momento de de colocar la entrada de validacin a estado bajo, andas compuertas
se encuentran en condiciones de operar, ya que esta informacin (estado bajo colocado en la entrada
de validacin) pasa por un inversor y llega a una entrada de ambas puerta.
Pero en cambio, por medio de la informacin de sincrona (S) no solo permitimos el paso de una de
las dos entradas a la salida, sino que tambin obstaculizamos la otra. Ya que una toma informacin
despus del inversor (I0) y la otra antes del mismo (I1).
En el circuito la funcin de la puerta OR de dos entradas es sumar las salidas de las dos puertas AND.
Una vez analizado el circuito podemos establecer una formula para conocer el estado de salida segn
la informacin colocada en las distintas entradas de datos.

Tambin es posible obtener una tabla de verdad que sea capaz de reflejar las distintas situaciones de
salida realizando variantes en los datos de entrada.
Pg. 4-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal

H
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Entradas
I0
I1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1

S
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

salidas
Y0
Y1
1
0
1
0
1
0
1
1
1
1
1
0
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

En la tabla nos encontramos con dos salidas, Y0 que corresponde a la salida del inversor que
colocamos en la entradas de validacin (H) y Y1 que es la salida que corresponde al sistema total.
Multiplexor de cuatro a uno
Este circuito es capaz de seleccionar, a travs de sus entradas de sincrona (S0, S1), cual de sus cuatro
entradas de datos (I0, I1, I2, I3) estar presente en sus salida (Y). Adems de poseer una entrada de
validacin (H).

Como se ve el circuito consta con cuatro entradas de datos, dos entradas de sincrona (ya que debemos
aumentar el nmero de variantes proporcionalmente al nmero de entradas y solo una entrada de
validacin que actuara sobre todas las entradas. Su funcionamiento se logra a travs de puertas lgicas
asociadas.
Pg. 5-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal

En este circuito la entrada de validacin (H) acta sobre una de las entradas de todas las puertas AND
de cuatro entradas a travs de un inversor, al momento de colocar un estado bajo en dicha entrada se
habilitara el circuito, ya que llegara un estado alto a entradas de todas las puertas AND de cuatro
entradas.
En este caso para obtener la informacin correspondiente a I0 en la salida del sistema (Y) debemos
colocar a estado bajo las dos entradas de sincrona (S0, S1), ya que la puerta que permite el paso de la
informacin de I0 hasta la salida (Y) toma informacin de sincrona a travs de dos inversores
colocados en serie a dicha entrada de sincrona.
Cave destacar que esta combinacin de (I0:0, I1: 0) adems de permitir el paso de la informacin
presente en I0 hacia la salida se encarga de obstruir el paso de las otras entradas (I1, I2, I3) hacia la
salida.
En cambio para obtener presente la informacin correspondiente a I1 en la salida (Y), debemos
colocar a estado alto la entrada de sincrona S0 y a estado bajo la entrada de sincrona S1, ya que en
este caso la informacin correspondiente a S0 es tomada directamente de la entrada y la entrada S1 es
tomada a travs del inversor.
Si deseamos obtener en la salida del sistema (Y) presente la informacin correspondiente a I2 debemos
colocar a estado bajo la entrada de sincrona S0 y a estado alto la entrada de sincrona S1, ya que la
informacin de sincrona S0 se toma a travs del inversor y la entrada de sincrona S1 es tomada
directamente.
En el caso que se desee obtener en la salida del sistema la informacin correspondiente a I3 debemos
colocar ambas entradas de sincrona (S0, S1) a estado alto, ya que ambas entradas de sincrona de la
puerta toman informacin directamente desde la entrada. En todos los casos al realizar la combinacin
para habilitar una entrada se encarga do deshabilitara las otras tres entradas restantes, con el fin de
obtener solo la informacin de una entrada por vez presente en la salida. La puerta OR de cuatro
entradas solo se encarga de sumar las salidas de las puertas AND de cuatro entradas.
Pg. 6-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal
Por lo expresado con anterioridad podemos realizar la siguiente tabla:
Entradas
S0
S1
0
0
1
0
0
1
1
1

salida
Y
I0
I1
I2
I3

Multiplexor de ocho a uno

Este circuito es capaz de seleccionar, a travs de sus entradas de sincrona (S0, S1, S3), cual de sus
cuatro entradas de datos (I0, I1, I2, I3, I4, I5, I6, I7) estar presente en sus salida (Y). Adems de
poseer una entrada de validacin (H).

Como se ve el circuito consta con ocho entradas de datos, tres entradas de sincrona (ya que debemos
aumentar el nmero de variantes proporcionalmente al nmero de entradas y solo una entrada de
validacin que actuara sobre todas las entradas. Su funcionamiento se logra a travs de puertas lgicas
asociadas.
Podemos lograr un circuito multiplexor de ocho a uno (tambin llamado selector de datos) a travs de
puertas lgicas asociadas en una escala de integracin media (MSI) comprende a los circuitos que
contienen desde trece hasta cien puertas. Por ejemplo codificadores, contadores, registros,
multiplexores.

Pg. 7-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal

Este circuito consta con una sola entrada de validacin (H), la cual tiene colocada en serie un inversor,
es decir que para habilitar el circuito debemos colocar en esta entrada un estado bajo. Debido a que en
este caso se deben utilizar tres entradas de sincrona por puerta y una de datos, es que la entrada de
validacin involucra una AND de dos entradas a la salida de la AND de cuatro entradas.
Suponiendo que esta entrada este a estado bajo, se deben realizar diferentes combinaciones en las
entradas de sincrona (S0, S1, S2) para poder transportar una de las informaciones presentes en las
entradas de datos (I0, I1, I2, I3, I4, I5, I6, I7, I8) hacia la salida del sistema (Y).
Para lograr que la informacin presente en la entrada de datos I0, se transporte a la salida de datos (Y)
debemos colocar las tres entradas de sincrona (S0, S1, S2) a estado bajo, ya que todas las puertas
AND toman informacin de la salida de los inversores. Esta combinacin no solo se encargara de
permitir el transporte de la informacin de I0 hasta la salida del sistema, sino que se encargara de
desactivar a las otras siete entradas restantes. Como en todos los casos restantes.
Pg. 8-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal
Si deseamos transportar la informacin presente en la entrada I1 hasta la salida debemos colocar a
estado alto la entrada sincrona S0, ya que la puerta toma informacin directamente desde la entrada y
por el contrario debemos colocar a estado bajo las entradas de sincrona S1 y S2 ya que estas toman
informacin desde la salida del inversor que esta colocado en serie a dichas entradas.
En cambio si deseamos transportar hasta la salida la informacin correspondiente a I2 debemos
colocar a estado bajo las entradas de sincrona S0 y S2, ya que estas toman informacin desde la salida
de los inversores colocados en serie a dichas entradas y debemos colocar a estado alto la entrada de
sincrona S1, ya que esta toma informacin directamente desde la entrada.
Para lograr el transporte de la informacin de I3 hasta la salida del sistema (Y) debemos colocar a
estado alto las entradas de sincrona S0 y S1 ya que estas toman informacin directamente desde las
entradas de datos y a estado bajo la entrada de sincrona S2 ya que esta toma informacin desde la
salida del inversor que se encuentra colocado en serie a dicha entrada.
Encontraremos en la salida del sistema (Y) presente la informacin correspondiente a I4, solamente en
el momento que coloquemos a estado bajo a las entradas de sincrona S0 y S1, ya que estas toman
informacin desde la salida del inversor que se encuentra colocado en serie a dichas entradas y
coloquemos a estado alto a la entrada de sincrona correspondiente a S2, ya que esta toma informacin
desde la entrada.
Para obtener presente en la salida del sistema (Y) la informacin correspondiente a I5, debemos
colocar a estado alto la entradas de sincrona S0 y S2, ya que en estas dos entradas se toma la
informacin directamente y a estado bajo la entrada correspondiente a S1, debido a que esta toma
informacin de la salida del inversor que se encuentra colocado en serie a esta entrada.
En cambio para obtener presente en la salida del sistema la informacin correspondiente a I6, debemos
colocar a estado bajo la entrada de sincrona correspondiente a S0, ya que esta toma la informacin de
la salida del inversor que se encuentra colocado en serie a dicha entrada, adems de colocar a estado
alto las entradas de sincrona S1 y S2, ya que estas toman informacin directamente desde dichas
entradas.
Por ultimo para obtener en la salida del sistema (Y) la informacin correspondiente a I7 debemos
colocar las tres entradas de sincrona (S0, S1, S2) a estado alto ya que en los tres casos la informacin
es tomada directamente desde sus correspondientes entradas.
A partir de lo expresado anteriormente podemos realizar un cuadro donde podamos observar cual de
las entradas estar presente en la salida segn las diferentes combinaciones en las entradas de
sincrona.
Entradas sincrona
S0
0
1
0
1
0
1
0
1

S1
0
0
1
1
0
0
1
1

S2
0
0
0
0
1
1
1
1

salida
Y
I0
I1
I2
I3
I4
I5
I6
I7

Resumiendo podemos decir que un multiplexor o selector de datos es un circuito capas de seleccionar
por medio de su/s entrada/s de sincrona (S) cual de sus entradas estar presente en la salida del
sistema (y). Los podemos encontrar de 2 a 1, de 4 a 1, de 8 a 1 y tambin del un numero mayor de
entradas de datos hacia una sola salida, para ello debemos aumentar el numero de entradas de
sincrona
Pg. 9-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal
Demultiplexores
Son tambin llamados distribuidores de datos, siendo capaces de seleccionara travs de sus entradas de
sincrona, por cual de sus salidas (Y) se colocaran los datos presentes en su nica entrada de datos.
Fueron diseados con el propsito inverso que los multiplexores.

Estos circuitos constan de una sola entrada de datos identificada con la letra I, una entrada de
validacin (H), varias salidas de datos (Y0, Y1, Yn), las cuales pueden ir desde dos a un nmero
infinito y por ultimo pueden contar con varias entradas de sincrona (S0, S1, Sn) cuyo nmero depende
de la cantidad de salidas que tenga el sistema.
Demultiplexor de 1 a 2
Este circuito es capaz de seleccionar por medio de su entrada de sincrona (S) a travs de cual de sus
salidas (Y0, Y1) enviaremos la informacin presente en la entrada de datos (I).
Este circuito constara a su vez con una entrada de validacin que nos permitir colocar el circuito en
espera en caso de no colocar un estado bajo en dicha entrada.

Es posible realizar un circuito de este tipo utilizando lgica combinacional, a travs de puertas lgicas
discretas.
Pg. 10-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal

Para obtener un demultiplexor de 1 a 2 a partir de puertas lgicas solo debemos utilizar dos puertas
AND de tres entradas, una de las cuales ser el ingreso de datos (I), la otra la entrada de validacin (H)
y la ultima la entrada de sincrona (S). Adems de dos inversores, uno en serie a la entrada de
validacin (H), ya que el circuito se habilita a travs de un estado bajo. Y el otro para la entrada de
sincrona, ya una de las puertas AND toma informacin de la entrada del inversor y la otra de la salida
del mismo, logrando con esto discriminar una salida con respecto a la otra. Para obtener la
informacin presente en alguna de sus salidas, como primer paso debemos colocar en estado bajo la
entrada de validacin (H), que al pasar por el inversor se transforma en un estado alto que llegara a las
dos puertas AND de tres entradas.
Si deseamos que la informacin presente en le entrada del sistema (I) se traslade a la salida Y0
debemos colocar la entrada de sincrona (S) a estado bajo, ya que a la puerta AND dicha informacin
llega desde la salida del inversor.
En cambio si deseamos que la informacin presente en la entrada de datos (I) se haga presente en la
salida Y1 debemos colocar la entrada de sincrona (S) a estado alto, ya que la puerta AND de tres
entradas que se encuentra colocada en esta entrada toma informacin directamente de dicha entrada de
sincrona.
Deducido del comentario anterior y razonando sobre el circuito elctrico podemos realizar la siguiente
tabla.
Entrada salida
S
I
0
Y0
1
Y1
Resumiendo podemos decir que si colocamos un estado bajo en la entrada de sincrona (S), la
informacin presente en la entrada (I) estar presente en la salida S0 y al colocar un estado alto entrada
de sincrona (S) la informacin de la entrada de datos (I) se har presente en la salida Y1, en ambos
casos debemos colocar un estado bajo en la entrada de validacin (H) para habilitar al circuito.
Pg. 11-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal
Demultiplexor de 1 a 4
Este circuito es capaz de seleccionar por medio de sus dos entradas de sincrona (S0, S1) a travs de
cual de sus salidas (Y0, Y1, Y2, Y3) enviaremos la informacin presente en la entrada de datos (I).
Este circuito constara a su vez con una entrada de validacin que nos permitir colocar el circuito en
espera en caso de no colocar un estado bajo en dicha entrada.

A este circuito lo podemos lograr a travs de puertas lgicas convencionales asociadas.

Pg. 12-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal
Este circuito combinacional se encuentra formado por cuatro puertas AND de cuatro entradas, las
cuales representan cada una a cada salida (Y0, Y1, Y2, Y3), una de las entradas de cada puerta AND
esta utilizada para la entrada de datos, otra entrada es destinada a la entrada de validacin del circuito
y las dos restantes reciben la informacin de sincrona. Adems el circuito a posee dos inversores
destinados a las entradas de sincrona y por ultimo otro inversor para la entrada de validacin.
En este circuito la informacin correspondiente a la entrada de datos (I) se encuentra presente en las
cuatro puertas al igual que la seal de validacin (tomada de la salida del inversor). Para decidir por
cual de las salidas estar presente la informacin de entrada utilizaremos las entradas de sincrona (S0,
S1).
Suponiendo que en todos los casos colocamos un estado bajo en la entrada de validacin (H).
En el momento que coloquemos las dos entradas de sincrona (S0, S1) a estado bajo, ya que la puerta
AND de cuatro entrada toma informacin de sincrona desde la salida de los inversores, tendremos
presente en la salida Y0 la informacin colocada en la entrada.
Si colocamos en la entrada de sincrona S0 a un estado alto y la entrada de sincrona S1 a un estado
bajo la informacin presente en la entrada de datos (I) estada presente en I1. Ya que la puerta AND en
S0 toma informacin de la entrada del inversor y para S1 toma desde la salida del otro inversor.
En cambio si deseamos tener la entrada de datos presente en la salida Y2 debemos colocar a estado
bajo la entrada de sincrona S0, ya que toma informacin de la salida del inversor y a estado alto la
entrada de sincrona S1, ya que toma informacin de la salida del inversor.
Por ltimo para obtener la informacin presente en la entrada de datos (I) en la salida Y3 debemos
colocar ambas entradas de sincrona a estado alto, ya que toman informacin directamente desde la
entrada del inversor.
En los cuatro casos cada combinacin no solo habilita una salida, adems se encarga de anular las tres
restantes.
Por lo expresado anteriormente podemos realizar una tabla de verdad que nos refleje, que segn cada
combinacin en las entradas de sincrona (S0, S1) por cual de las salidas (Y0, Y1, Y2, Y3) tendremos
presente la informacin de entrada (I).
S0
0
1
0
1

S1
0
0
1
1

I
I0
I1
I2
I3

Entradas

salida

Podemos decir que un demultiplexor de 1 a 4 es un circuito capas de seleccionar por cual de sus cuatro
salidas del sistema enviaremos la informacin presente en la entrada de datos. Esto se logra a travs de
las diferentes combinaciones en las entradas de sincrona, que adems de habilitar a una se encargaran
de deshabilitar a las tres salidas del sistema restante. Este circuito consta a su vez con un circuito de
validacin, con el fin de poder dejar en espera al sistema.
Este circuito tambin es denominado distribuidor por cuatro.
Demultiplexor de 1 a 8
Este circuito es capaz de seleccionar por medio de sus tres entradas de sincrona (S0, S1, S2) a travs
de cual de sus ocho salidas (Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7) enviaremos la informacin presente en
la entrada de datos (I).
Este circuito constara a su vez con una entrada de validacin que nos permitir colocar el circuito en
espera en caso de no colocar un estado bajo en dicha entrada.
Pg. 13-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal

Para obtener la informacin de la entrada de datos (I) en la salida Y0 debemos colocar las tres entradas
de sincrona (S0, S1, S2) a estado bajo, ya que la puerta AND que permite el paso de los datos de
entrada hacia seta salida toma informacin desde la salida de los tres inversores.
En cambio si deseamos obtener la informacin presente en la salida Y1 debemos colocar a estado la
entrada de sincrona S0, ya que seta toma informacin directamente de la entrada del inversor, y a
estado bajo las entradas de sincrona S1 y S2 que toman informacin de la salida de los inversores
correspondientes.
Par lograr que la informacin de entrada se transporte directamente hacia la salida Y2 debemos colocar
a estado alto las entradas de sincrona S0 y S2 ya que estas toman informacin de la salida del inversor
y a estado alto la entrada de sincrona S1, ya que toma informacin de la entrada del inversor.
En cambio si colocamos las entradas de sincrona S0 y S1 a estado alto y la entrada de sincrona S2 a
estado bajo, a la informacin presente en la entrada de datos la transportaremos directamente a la
salida Y3. Ya que S0 y S1 en este caso toman informacin de la entrada del inversor y S2 toma de la
salida del inversor correspondiente a esa entrada de sincrona.
En el momento que deseemos que la informacin de entrada (I) se transporte hacia la salida Y4
debemos colocar a estado bajo las entradas de sincrona S0 y S1 ya que toman informacin de la salida
de los inversores y a estado alto la entrada de sincrona S2, pues esta toma informacin de la entrada
del inversor.
Para obtener en la salida Y5 la informacin presente en la entrada del sistema debemos colocar a
estado alto las entradas de sincrona S0, S2 debido a que estas toman informacin de la entrada de los
inversores y a estado bajo la entrada de sincrona S1 debido a que esta toma informacin de la salida
del inversor correspondiente.
Si la informacin de entrada se encuentra presente en la salida Y6, es debido a que se coloco la entrada
de sincrona S0 a estado bajo ya que esta entrada es tomada de la salida del inversor y las entradas S1
y S2 son colocadas a estado alto ya que toman informacin directamente de la entrada del inversor.
Por ultimo si deseamos que la informacin presente en la entrada de datos (I) se transporte hacia la
salida Y7 debemos colocar las tres entradas de sincrona a estado alto ya que la puerta lgica AND
toma informacin de la entrada del inversor.
Al igual que en los casos anteriores en los ocho casos la entrada de validacin (H) se encuentra
conectada a estado bajo para poder activar al circuito.
En todos los casos las distintas combinaciones entre las entradas de sincrona no solo se encargan de
habilitar a una de sus salidas, adems deshabilitan a las siete restantes.
Pg. 14-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal

Deduciendo, de lo comentado anteriormente podemos establecer que un demultiplexor de 1 a 8, no es

ms que un circuito capaz de seleccionar por cual de sus ocho canales de salida enviaremos la
informacin presente en la entrada de datos, esto se logra a travs de las diferentes combinaciones en
las entradas de sincrona. Quedando esto plasmado en la siguiente tabla.
Pg. 15-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal
Entradas
S0
S1
0
0
1
0
0
1
1
1
0
0
1
0
0
1
1
1

S2
0
0
0
0
1
1
1
1

salida
I
I0
I1
I2
I3
I4
I5
I6
I7

Multiplexores analgicos
En la actualidad existen dispositivos capaces de operar seales analogas, como pueden ser el audio y
el video, siendo manejadas por seales digitales. Es decir por ejemplo un multiplexor de dos a uno,
capaz de seleccionar cual de los dos seales de audio se encuentra presente en la salida de datos (Y). a
travs de un control digital sincrona y validacin.

Existen una gran variedad de multiplexores anlogos en la familia C-MOS y presentan ventajas
notables con respecto a los interruptores mecnicos, ya que son ms rpidos, sencillos, compactos y
livianos. Pueden se controlados directamente por circuitos digitales, no presentan rebotes, no
introducen ruido y no se desgastan.
Resumiendo estos circuitos son capaces de transportar a su salida una de sus entradas, segn la seal
existente en sus entradas de control.
Las entradas que no sean seleccionadas, se comportaran como un circuito abierto (con respecto a la
salida) presentando una resistencia muy elevada entre entrada y salida, del orden de varios millones
OHM, denominada esta resistencia apagado (R off). Cuando la entrada es seleccionada pasa a tener
una resistencia relativamente baja con respecto a la salida, en el orden de los90 OHM, denominada
resistencia de conduccin (R on).
Estos circuitos ademas presentan una caracteristica bidireccional ya que pueden cumplir la funcion de
multiplexor como de demultiplexor, segn que dispongamos como entrada o salida.
Se los denomina multiplexores anlogos por que si bien son controlados digitalmente, por medio de
sus entradas de sincrona o validacin, son capaces de procesar seales analgicas como por ejemplo
audio o video.
Pg. 16-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal

4053
Triple multiplexor anlogo de dos canales
Consiste en un circuito integrado, que en un mismo encapsulado de diecisis patas (dos lneas de 0cho
patas) contiene tres multiplexores/ demultiplexores de 2 a 1 para procesar seales analgicas, cada uno
posee entrada independiente de sincrona, pero solo una entrada de validacin para los tres
multiplexores.

Las entradas a, b, c (sincrona) permiten seleccionar cual de las dos entradas o salidas, segn como se
lo use (multiplexor o demultiplexor) se enviaran los datos .A continuacin veremos la distribucin de
pines del 4053.

Estos circuitos integrados, para su normal funcionamiento trabajan con fuentes partidas ms, menos
voltaje y la referencia que es la masa, ya que son capaces de procesar seales de audio o video las
cuales entre sus componentes poseen tensin positiva y negativa.

4052
Doble multiplexor de cuatro canales
Consiste en un circuito integrado que contiene en un solo chip a dos multiplexores/demultiplexores
de 4 a 1 capaces de procesar seales analgicas, controladas digitalmente. Posee una entrada de
validacin y dos de sincrona en comn para los dos multiplexores que se encuentran en el mismo
chip. Es ideal para trabajar con seales de audio estereo, ya que con un solo chip controlamos cuatro
canales.
Pg. 17-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal
Esquema elctrico del 4052

Estos circuitos integrados cumplen la funcin de una llave selectora digital, que es capaz de procesar
seales analgicas. Son capaces de trabajar con seales de audio y video con facilidad, su nico
obstculo es que no poseen la capacidad de manejar corrientes, ni tensiones elevadas
A continuacin mostramos la disposicin de los terminales respetando el orden del chip.

4051
Multiplexor - demultiplexor de ocho canales
Este circuito integrado que posee dos filas de ocho terminales, en su interior contiene un
multiplexor7demultiplexor de ocho canales de entrada o salida (segn como se lo utilice) con su
correspondiente entrada de validacin y sus tres entradas de sincrona.
Siendo este muy utilizado en el campo de la electrnica para enviar datos de un punto a otro a travs
de un solo canal multiplexado por tiempo.
Pg. 18-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal

Como vemos en el esquema anterior su funcionamiento se puede compara con una llave selectora de
ocho entradas a una salida o en su defecto un distribuidor por ocho, dependiendo por donde
coloquemos la seal de entrada. Esto es debido a que son elementos bidireccionales.

Los multiplexores analgicos ofrecen varias ventajas con respecto a los interruptores mecnicos o
llaves selectoras convencionales.
Pueden operar a muy alta velocidad, superior en muchos casos a los 50 Mhz.
Dejan pasar seales analgicas y digitales con cualquier polaridad en ambas direcciones.
Pueden ser controlados por circuitos lgicos, incluyendo puertas o microcontroladores.
No presentan rebote, ni introducen ruido.
No se desgastan.
Tienen una resistencia de off virtualmente infinita, del orden de los 10 mega-ohm.
Son sencillos livianos y compactos.
Pg. 19-20

INSTITUTO TECNOLOGICO JUAN XXIII

INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lgica combinacional
TEMA: Multiplexores
3 ao polimodal
Sin embargo presentan algunas limitaciones:
Necesitan una fuente de alimentacin para funcionar.
No pueden manejar corrientes ni grandes voltajes.
Tienen una resistencia de conduccin, con un determinado valor ohmico, entre 80 ohm y 300 ohm.
Pueden introducir alinealidad y capacitancias parasitas.
COMO UTILIZAR LOS MULTIPLEXORS ANALOGOS
La pata VSS (8) debe ser conectada a tierra de referencia del circuito (cero volt). En cualquier caso el
voltaje en pata VCC (16) con respecto a las patas VSS (8) y VEE (7) no debe nunca superar los 18 volt
ni inferior a los -5 volt. El rango de operacin recomendable es de +5 volt y +15 volt.

Los niveles de las entradas de control (A-B-C) y de habilitacin (H) no pueden superar el voltaje de
VCC (16), ni estar por debajo de VSS y ser reconocido como cero a aquella tension por debajo del
30% de VSS, mientras que sera reconocido como estado alto a aquella que este por encima del 70% de
VSS.
Las seales de entrada tampoco podrn superar los parmetros de alimentacin de VCC y VEE.

Pg. 20-20