Académique Documents
Professionnel Documents
Culture Documents
Sumrio
Introduo ....................................................................................................................... 3
O que so CLPs? ............................................................................................................. 3
Histrico dos CLPs ......................................................................................................... 4
Definio de CLP ............................................................................................................. 7
Arquitetura do CLP ......................................................................................................... 8
CPU Unidade Central de Processamento ............................................................... 8
Processador.................................................................................................................. 9
Sistema de Memria.................................................................................................... 9
Memria do Sistema de Operao ............................................................................ 10
Memria de Aplicao ou Memria do Usurio ....................................................... 10
Circuitos/Mdulos de I/O ......................................................................................... 12
Mdulos Discretos de Entrada .................................................................................. 14
Mdulos Discretos de Sada....................................................................................... 16
Fonte de Alimentao ................................................................................................ 18
Base ou Rack .............................................................................................................. 20
Classificao dos PLCs .................................................................................................. 21
Princpio de operao do CLP ...................................................................................... 22
Ciclo de Execuo do PLC......................................................................................... 22
Atualizao das Entradas - Leitura das Entradas .......................................................23
Execuo do Programa de Aplicao ....................................................................... 24
Atualizao das Sadas - Escrita das Sadas ............................................................. 24
Realizao de Diagnsticos....................................................................................... 24
Consideraes Relacionadas ao Scan Time ............................................................... 25
Linguagens para programao de CLP......................................................................... 25
Introduo: ................................................................................................................ 26
IEC 61131- 3 (Linguagens de programao) .............................................................. 26
Sequential Function Chart (SFC): ............................................................................ 27
Implementao prtica em SFC - Tanque agitador ................................................. 28
Definindo I/O ............................................................................................................ 28
Descrio de funcionamento: ................................................................................... 28
Instruction List (IL)....................................................................................................... 29
PGINA 1
PGINA 2
Introduo
Este material foi desenvolvido para servir de suporte instrucional ao curso de
Controladores Lgicos Programveis (CLPs), que ainda no uma matria integrante
da grade curricular do curso de Engenharia Eltrica da Universidade Federal de
Uberlndia. Este material aborda conceitos, recursos, aplicaes, procedimentos e
aspectos operacionais relacionados com a arquitetura e programao de CLPs.
O tema por si s j vastssimo e, alm disso, do ponto de vista prtico, o
mercado oferece muitas opes em termos de equipamentos e recursos. Dessa forma
procuramos centrar nossas abordagens em aspectos comuns de algumas marcas e
modelos disponveis.
Neste curso haver um maior enfoque no modelo de CLP S7-1200 da marca
Siemens que caracterizado por seu conceito de instalao verstil e flexvel, aliado
a um elevado desempenho e a um design extremamente compacto alm de grande
aceitao no mercado industrial. Como uma inovao no mercado, a Siemens lanou
juntamente com sus novos CLPs o Totally Integrated Automation Portal (TIA Portal),
um sistema integrado no qual se realiza tanto a configurao e programao do seu
controlador, como tambm trabalha com o sistema de superviso (WinCC), porm
integrados no mesmo software.
Ainda ser tratado no curso o uso das Interfaces Homem Mquina (IHM)
KP600 tambm da Siemens da mesma linha, innovations. Atravs destas os CLPs
podem acionar cargas controladas por ele mesmo estando longe das mesmas, alm
do mais pode ser feito a superviso dos processos que esto ocorrendo no cho de
fbrica e saber mais rapidamente de possveis erros.
O que so CLPs?
Os Controladores Lgicos Programveis tambm conhecidos por CLPs so
computadores especializados concebidos para interagir com mquinas. Eles so
ideais para a realizao de operaes previsveis, repetitivas e so usualmente
projetados para suportar ambientes robustos e agressivos, e executar as instrues
dentro das limitaes de tempo apertado.
PGINA 3
PGINA 4
PGINA 5
PGINA 6
paralelo
(sistema
de
redundncia),
proporcionando
Definio de CLP
O conceito de controlador programvel bastante amplo. Um controlador
programvel nada mais que um computador com uma construo fsica que atende
os requisitos de operao em ambientes industriais.
Alm disso, ele possui um software especfico para automao e controle e
muitas vezes possui um sistema operacional de tempo real e com configurao fixa
de memria. No entanto nos ltimos anos tm se tornado cada vez mais populares os
controladores baseados em barramentos padronizados, sistemas operacionais de uso
generalizado e estrutura de memria aberta.
A norma Nema (National Electrical Manufacturers Association), ICS3-1978,
parte ICS3-304, define um controlador programvel como: "Aparelho eletrnico
digital que utiliza uma memria programvel para o armazenamento interno de
instrues para implementao de funes especficas, tais como lgica,
sequenciamento, temporizao, contagem e aritmtica para controlar, atravs de
mdulos de entradas e sadas, vrios tipos de mquinas ou processos. Um computador
digital que utilizado para desempenhar as funes de um controlador programvel
considerado dentro deste escopo. Esto excludas as chaves tambores e outros tipos
de sequenciadores mecnicos ".
PGINA 7
Hardware
alta confiabilidade (alto MTBF - tempo mdio entre falhas);
imunidade a rudos eletromagnticos;
Isolao galvnica de entradas e sadas;
facilmente configurvel com montagem em trilhos padronizados ou racks
com mdulos extraveis;
instalao facilitada, com conectores extraveis;
manuteno simples, com ajuda de auto diagnose.
Software
programao simples atravs de linguagens de fcil aprendizagem;
recursos para processamento em tempo real e multitarefa;
monitorao de dados "on-line";
alta velocidade de processamento.
Arquitetura do CLP
CPU Unidade Central de Processamento
A CPU de um PLC compreende os elementos que formam a inteligncia do
sistema: o Processador e o Sistema de Memria, alm dos circuitos auxiliares de
controle. O Processador interage continuamente com o Sistema de Memria por meio
do Programa de Execuo (desenvolvido pelo fabricante), interpreta e executa o
Programa de Aplicao (desenvolvido pelo usurio), e gerncia todo o sistema. Os
circuitos auxiliares de controle atuam sobre os barramentos de dados (data bus), de
endereos (address bus) e de controle (control bus), conforme solicitado pelo
processador, de forma similar a um sistema convencional baseado em
microprocessador.
PGINA 8
Processador
Sistema de Memria
O Sistema de Memria da CPU composto pela Memria do Sistema de
Operao (Programa de Execuo ou Firmware, e Rascunho do Sistema) e pela
Memria de Aplicao (Programa de Aplicao e Tabela de Dados), conforme a figura
a seguir.
PGINA 9
PGINA 10
PGINA 11
Circuitos/Mdulos de I/O
A diferenciao de nomenclatura, Circuitos de I/O ou Mdulos de I/O, devese ao tipo de PLC. No caso de PLCs Compactos CPU e I/O alojados em um nico
invlucro utilizam-se circuitos de I/O. Para PLCs Modulares CPU e I/O disponveis
de forma independente usam-se Mdulos de I/O. A partir deste ponto usado o
termo: mdulos de I/O, indistintamente.
Os Mdulos de I/O fazem a comunicao entre a CPU e o meio externo (por
meio dos Dispositivos de Entrada e Sada), alm de garantir isolao e proteo CPU.
De forma genrica, so divididos em Mdulos de Entrada e Mdulos de Sada. Para
os PLCs modulares, h tambm os Mdulos Combinados (Pontos de Entrada e de
Sada no mesmo Mdulo).
PGINA 12
PGINA 13
PGINA 14
(sensores NPN ou PNP, por exemplo), faz-se necessrio optar por um ou outro tipo
de entrada DC. Veja as figuras a seguir.
PGINA 15
PGINA 16
PGINA 17
Fonte de Alimentao
A Fonte de Alimentao desempenha importante papel na operao do sistema
de um PLC. Alm de fornecer todos os nveis de tenso para alimentao da CPU e
dos Mdulos de I/O, funciona como um dispositivo de proteo. Garante a segurana
e a integridade da tenso de alimentao para todo o sistema, por meio do
PGINA 18
PGINA 19
Base ou Rack
A Base, ou Rack, responsvel pela sustentao mecnica dos elementos que
compem o PLC. Contm o barramento que faz a conexo eltrica entre eles, no qual
esto presentes os sinais de dados, endereo e controle - necessrios para
comunicao entre a CPU e os Mdulos de I/O, alm dos nveis de tenso fornecidos
pela Fonte de Alimentao - necessria para que a CPU e os Mdulos de I/O possam
operar.
PGINA 20
Cada posio da Base, possvel de receber um Mdulo de I/O ou a CPU quando esta se apresentar como mdulo independente denominado de slot
(ranhura, abertura), e cada slot da Base tem uma identificao prpria, conforme o
fabricante. Por exemplo, a Automationdirect.com utiliza a seguinte nomenclatura para
os slots da Base:
Nas Famlias em que a CPU apresenta-se como um mdulo independente
(Famlias DL205 e DL305), o primeiro slot ao lado da Fonte de Alimentao,
denomina-se slot da CPU, no podendo ser ocupado por Mdulos de I/O. Em casos
especficos de Controle Baseado em PC, pode ser ocupado por Mdulos Especiais de
Comunicao (Mdulo para Comunicao Ethernet, por exemplo). O primeiro slot ao
lado da CPU denomina-se slot 0, o seguinte slot 1, e assim sucessivamente, conforme
apresenta a figura a seguir.
PGINA 21
PGINA 22
Realizao de Diagnsticos
Neste segmento, a CPU realiza todos os diagnsticos do sistema, alm de
calcular o Scan Time (Tempo de varredura), atualizar Rels Especiais correspondentes
e reinicializar o Watchdog Timer (Temporizador Co-de- Guarda).
Entre os diagnsticos realizados, os mais importantes so o clculo do Scan
Time e o controle do Watchdog Timer. O Scan Time compreende o tempo consumido
pela CPU para realizar todas as tarefas em cada scan, desde o incio (atualizao das
entradas) at o trmino do ciclo (atualizao das sadas). O Watchdog Timer armazena
PGINA 24
o tempo mximo permitido para execuo de cada scan (normalmente definido pelo
usurio). Se, em determinado scan, esse tempo for excedido (Erro Fatal), a CPU
forada ao modo de programao e todas as sadas so desligadas. Caso contrrio, o
valor do Scan Time armazenado em uma varivel apropriada (para realizao de
estatsticas: Scan Time mximo e mnimo, por exemplo) e juntamente com o
Watchdog Timer reinicializado, sendo controlados a cada scan.
Todos os erros diagnosticados, Fatais ou no Fatais, so indicados por flags
(bits internos CPU, que podem ser usados no programa de aplicao), e em alguns
casos por LEDs externos (normalmente localizados na parte frontal da CPU e dos
Mdulos de I/O). Algumas CPUs dispem, tambm, de uma varivel destinada ao
armazenamento do cdigo de erro ocorrido durante a execuo do ltimo scan.
PGINA 25
Introduo:
H muito tempo se procura estabelecer um padro para programao de CLP,
em 1979, foi designado um grupo de trabalho com o IEC (International Electrotechnical Comission) voltado para este propsito. Este grupo tinha como objetivo
analisar o projeto completo de CLPs (inclusive hardware), instalao, testes,
documentao, programao e comunicaes. Este grupo designou oito frentes de
trabalho para desenvolver diferentes partes do padro para CLPs.
Em 1992, o IEC publicou a norma IEC 1131, a qual estabelece padres para
Controladores Lgicos Programveis. Em suas diversas verses a norma ganhou o
nmero 6 passando assim, para IEC 61131. Esta est dividida em partes, que so:
61131-5 Comunicao
PGINA 26
PGINA 27
Definindo I/O
Entradas
BL = Boto de liga
BD = Boto de desliga
SNA = Sensor nvel alto
SNB = Sensor nvel baixo
Sadas
VE = vlvula de entrada
MA = Motor de Agito
VS = vlvula de sada
Fig. 2. Tanque agitador
Descrio de funcionamento:
Ao pressionar o boto de liga (BL) a
vlvula de entrada (VE) acionada e o tanque
comea a encher. Quando o sensor de nvel
alto (SNA) for atingido, a vlvula de entrada
(VE) fechada ligando o motor de agito (MA)
que permanece ligado por 10 segundos. Em
seguida a vlvula de sada (VS) ligada,
quando o sensor de nvel baixo (SNB) for
acionado o ciclo recomea. Se o boto de
desliga (BD) no for pressionado o ciclo
recomea.
A estrutura do SFC para o tanque
agitador mostrada na figura 3.
Fig.3.
estrutura
do
programa SFC
PGINA 28
Tabela verdade
I00.0
I00.1
Q50.0
PGINA 29
A lista de instruo
I00.0
* carrega a entrada
I00.0
LD
ANDN
I00.1
OR
(
LDN
I00.0
* carrega a entrada
I00.0 invertida
AND
I00.1
ST
Q50
carrega
Q50.0
sada
O esquema eltrico
Texto estruturado
IF I1
OR M AND N I0
THEN SET M
IF M
THEN SET L
OTHRW RESET M
PGINA 31
em eletrnica digital. Tambm pode ser usado para modelar sistema em termos do
fluxo de sinais entre elementos de processamento.
Principais caractersticas:
Adequada para controle discreto, seqencial, regulatrio, etc.
Representao de fcil interpretao
Blocos expansveis em funo do no de parmetros de entrada
So disparados por parmetros externos, enquanto os algoritmos internos
permanecem escondidos.
Blocos encapsulam o algoritmo, destacando o fluxo de informaes e o
processamento de sinais.
Ilustrao
PGINA 32
PGINA 33
Ladder correspondente
PGINA 34
Linguagem Ladder
Este item expe os conceitos bsicos da programao ladder. Independente da
complexidade do programa de aplicao, h certos fundamentos da linguagem que
so imprescindveis para um desenvolvimento adequado e que so vlidos
genericamente a todos os PLCs.
DEFINIES INICIAIS
PGINA 35
PGINA 36
Instruo END
Todo programa em Linguagem Ladder deve ter uma Instruo END, indicando
o seu final. Trata-se de uma bobina e classificada como Instruo de Controle do
Programa. uma Instruo incondicional, no admitindo qualquer tipo de Elemento
em sua Lgica de Controle. Toda Instruo localizada aps a Instruo END no ser
executada pelo Programa de Aplicao, com exceo das Instrues de Interrupo,
Sub-Rotinas e Controles Especficos (Mensagens, por exemplo). A no-existncia da
Instruo END no Programa de Aplicao gera um 'Erro Fatal', fazendo com que a
CPU no permanea em Modo de Execuo (RUN).
PGINA 38
PGINA 39
PGINA 40
Uma forma de implementar esta mesma Lgica de Controle, nas CPUs que
apresentem tal restrio, ilustrada:
PGINA 41
PGINA 42
PGINA 43