Vous êtes sur la page 1sur 10

IX CONGRESSO DE INICIAO CIENTFICA DA UNIVERSIDADE FEDERAL DE CAMPINA GRANDE

PIBIC/CNPq/UFCG-2012

Associao em paralelo de retificadores boost assimtricos


1

Rodolpho M. de B. Cavalcanti , Cursino Brando Jacobina , Nady Rocha

RESUMO
Neste trabalho foram estudados os conversores ca-cc do tipo boost assimtrico conectados em paralelo.
Mais especificamente foram estudadas as estruturas com barramentos separados de modo a evitar
aparecimento de corrente de circulao. Foram aplicados mtodos de controle e chaveamento j
estudados em pesquisas anteriores. Este mtodo consiste na sincronizao entre a tenso gerada pelo
conversor e a corrente da rede, eliminando distoro na passagem pelo zero e melhorando na distoro
harmnica. Tambm utilizada uma estratgia PWM adequada. Resultados experimentais e simulaes
so apresentados.
Palavras-chave: Converso ac-dc, Distoro na passagem pelo zero, Estratgia PWM, Retificador
boost assimtrico em paralelo

Parallel Association of asymmetrical boost rectifiers


ABSTRACT

In this paper parallel connection of asymmetrical ac-dc converters were studied. The focus was the
topologies with two separated dc-links in order to avoid the circulating current among rectifiers. Former
studies have been used to develop the control and PWM strategy for both topologies. These studies
consist on a synchronization method between the grid current and the voltage generated by the rectifier,
which guarantees the reduction of harmonic distortion and allows eliminating the zero-crossing distortion.

Keywords: Ac-dc conversion, Parallel Asymmetrical boost rectifier, PWM strategy, Zero-crossing
distortion

Aluno do Curso de Engenharia Eltrica, Departamento de Engenharia Eltrica, UFCG, Campina Grande, PB, E-mail:
rodolpho.cavalcanti@ee.ufcg.edu.br
2
Engenheiro Eletricista, Professor. Doutor, Departamento de Engenharia Eltrica, UFCG, Campina Grande, PB, E-mail:
jacobina@dee.ufcg.edu.br *Autor para correspondncias.
3
Engenheiro Eletricista, Professor. Doutor, Departamento de Engenharia Eltrica, UFPB, Joo Pessoa, PB, E-mail:
nadyrocha@ct.ufpb.br

INTRODUO
Nas ltimas dcadas ocorreu de forma acelerada a disseminao de equipamentos eletrnicos ao
redor do mundo. Estes equipamentos podem ser de dois tipos: lineares e no-lineares. O primeiro tipo
muito utilizado e drena da rede uma corrente de componente unicamente senoidal e na mesma frequncia
da tenso fornecida. J o segundo tipo, frequentemente, necessita que a energia fornecida a ele seja do
tipo tenso/corrente contnua.
Assim sendo, faz-se necessria a converso da energia alternada disponvel, seja ela monofsica ou
trifsica, em continua. Com esta finalidade surgem os conversores CA-CC, chamados de retificadores.
A configurao padro para estes conversores a ponte completa de diodos: quatro diodos alocados em
dois braos, seguidos por um grande banco de capacitores para filtrar a tenso de sada. Esta topologia
vista pela rede como uma carga no linear e traz consigo problemas como:
Baixo fator de potncia;
Distores;
Aumento nas perdas.
De modo a mitigar os problemas causados pelo uso da ponte completa de diodos, passou-se a
estudar outras topologias que pudessem substitu-la. Algumas topologias so baseadas no conversor boost
para correo do fator de potncia [2], [4] e outras so baseadas no conversor boost controlado, que possui
4 chaves ativas, facilitando o controle da tenso no barramento cc bem como do fator de potncia.
Este trabalho baseou-se no conversor boost assimtrico apresentado em [1, 5] ele composto por
um brao com duas chaves ativas e outro brao composto por diodos. Esta configurao tem sido utilizada
em conjunto com um controle por uma malha de histerese para manter a corrente e a tenso da rede com
mesma fase [6,7]. Entretanto esta associao tem algumas desvantagens: freqncia de chaveamento
varivel; altas perdas nos semicondutores; distoro na passagem pelo zero, como visto em [6,8].
As configuraes de conversores assimtricos em paralelo foram desenvolvidas a partir das
caractersticas do boost assimtrico convencional. Associar conversores em paralelo bastante vatanjoso
do ponto de vista da reduo do stress nas chaves, visto que a corrente de entrada ser agora dividida
entre os conversores. Neste trabalho so propostas duas configuraes compostas por dois conversores
cada.
O mtodo de sincronizao entre a tenso gerada pelo conversor e a corrente da rede o mesmo
discutido num trabalho anterior [1]. Este mtodo elimina a distoro na passagem pelo zero e garante
melhora na distoro harmnica e nas perdas. Tambm, proposta uma estratgia PWM adequada para
este controle.
As configuraes apresentadas podem ser vistas na Figura 1.

(a)

(b)
Figura 1: Retificadores boost. (a) Topologia CDCD2B. (b)Topologia CDDC2B

MATERIAL E MTODOS

Este trabalho foi desenvolvido no Laboratrio de Eletrnica Industrial e Acionamento de Mquinas do


Departamento de Engenharia Eltrica no Centro de Cincias e Tecnologia da Universidade Federal de
Campina Grande PB.
Material
Computador com os softwares PSIM 6.0, MATLAB 7.6 e Dev Cpp

Modelagem do sistema
A partir da Fig. 1a podemos obter a seguinte equao para descrever o sistema:

eg (rg plg )i1a v1a 0 v1b0 (1)


eg (rg plg )i2a v2 a 0 v2b0
Com

p d dt e v g v10 v20 .

Onde:
e g - Tenso da rede

i1a - Corrente do brao a do conversor 1


i2 a - Corrente brao a do conversor 2
v1a 0 - Tenso de polo do brao 1a
v1b 0 - Tenso de polo do brao 1b
v2a 0 - Tenso de polo do brao 2a
v2b 0 - Tenso de polo do brao 2b
rg - resistncia da impedncia Z g
l g - Indutncia da impedncia Z g

(2)

Somando as equaes (1) e (2) e realizando algumas outras operaes, chegamos a:

eg Z g' ig vg (3)
Onde:

Z g' - Impedncia do modelo em paralelo, sendo o dobro do modelo convencional


v g - Tenso total gerada pelo conjunto de conversores associados

A partir do modelo da Eq.(3), utilizamos a tenso gerada

v g para controlar a corrente de entrada no

retificador. O mtodo de sincronizao aqui proposto consiste em encontrar o ngulo de fase da tenso
e aplica-lo a corrente

vg

i g ( Ver seo Sistema de controle).

Estratgia PWM
A tenso de plo no brao das chaves depende do estado de conduo das mesmas, assim sendo:

v10 (2Q1 1)
Onde:
Q1 - Estado da chave

E
(2)
2

q1 . Q1 1 indica chave funcionando; Q1 0 indica chave desligada.

E - Tenso no barramento cc.


J a tenso de plo no brao que contem os diodos depende do sentido da corrente

i g . Assim, so

duas as possibilidades de funcionamento:


1.

i g positiva: o diodo D2 est reversamente polarizado e o diodo D2 est diretamente


polarizado, assim:
*
v 20

2.

E*
(4)
2

i g negativa: o diodo D2 est reversamente polarizado e o diodo D2 conduz, assim:

v
A tenso de referncia

*
20

E*

(5)
2

v *g fornecida pelo controlador (ver seo Sistema de controle) e da Eq.1

deduz-se:
*
*
v *g v10
v20
(6)

Assim, a partir das Eq. (3), (4) e (5) tem-se:


1.

ig 0
*
v10
v *g

2.

E*
(7)
2

ig 0

E*
v v
(8)
2
*
10

*
g

No caso de ter-se o brao 1 somente com diodos (Fig. 1b), as equaes (7) e (8) tornam-se:

E*
(9)
v v
2
*
20

*
g

E*
(10)
v v
2
*
20

*
g

Os sinais de gatilhos para as chaves so obtidos comparando-se a tenso de plo com


uma portadora de alta freqncia. Neste trabalho foram utilizadas a tenso

*
e uma portadora
v10

triangular de freqncia 10 kHz.

Sistema de controle
Na Figura 2 representado o diagrama de blocos para o controle do retificador. A tenso do
*

barramento cc E ajustada para o seu valor de referncia E atravs do bloco Rc, um controlador PI
padro. Este bloco fornece a amplitude da corrente i g . Para sincronizar i g e v g , aplicamos um esquema
de PLL (Phase-Locked Loop), como descrito em [10], representado pelo bloco Gsync. O PLL, Fig. 2b,
consiste em obrigar uma potncia mdia fictcia
quadratura com o sinal

p a ser zero, obtemos ento uma corrente fictcia i p em

v *g . Sendo o sinal de entrada do PLL senoidal, pode-se afirmar que a v *g e i p tero

a mesma fase.
Tendo em mos a amplitude e a fase da corrente de referncia

i g* ela controlada atravs de um

controlador sncrono de dupla seqncia como apresentado em [14]. Este controlador garante um ganho
infinito na freqncia de referencia, impondo, pois, erro zero em regime permanente.

Figura 2: Diagrama de controle. (a) Diagramas de blocos completo. (b) Diagrama para o bloco Gsyn.

RESULTADOS E DISCUSSO
O sistema mostrado na Fig. 1b foi montado no laboratrio. O chaveamento foi executado a uma
freqncia de 10 kHz, outros parmetros so exibidos na Tabela I.

Parmetro
Tenso do barramento cc
C
Carga
rg
lg

TABELA I Parmetros do experimento


Parmetros e Valores
Valor
240 V
4400 F
3040 W
0.02
14 mH

As formas de onda de corrente e tenso da rede em regime permanente para a topologia CDCD2B
esto representadas na Figura 3 e para a topologia CDDC2B na Figura 6. Ainda que o sistema force a
defasagem entre corrente e tenso da rede, esta no to grande a ponto de comprometer o fator de
potncia. Verifica-se tambm que ao invertermos os braos na topologia CDDC2B, consegue-se reduzir o
contedo harmnico da corrente da rede, ainda que haja um aumento na distores das correntes internas.
Na Figura 4 e na Figura 9 temos a forma de onda da tenso total gerada pelo retificador para a
topologia CDCD2B e CDDC2B respectivamente. possvel verificar o aumento do nmero de nveis da
tenso gerada pela topologia CDDC2B, devido ao fato que, invertendo-se os braos do segundo retificador,
temos ai o sistema se comportando com um grampeamento complementar dos braos. Semelhantemente
ao que ocorreria se o experimento fosse realizado utilizando-se duas portadoras triangulares defasadas de
180 para fins de comparao e gerao dos sinais de gatilho.
Nas Figuras 5 e 7 temos as tenses nos barramentos de cada uma das duas topologias, verifica-se
que esto estveis e bem controlados, corroborando ento o bom funcionamento da tcnica de controle
proposta.
Em termos gerais, as topologias propostas mostraram uma diminuio de distoro harmnica: de
51.55% na corrente da rede e de 43.92% na tenso gerada para a topologia CDCD2B e 88.95% na corrente
da rede e de 83.45% na tenso gerada para a topologia CDDC2B quando comparadas com as mesmas
topologias, mas com o uso da estratgia convencional de controle que consiste em impor o ngulo de fase
da tenso da rede corrente da rede.
Na Figura 10 so apresentadas as formas de onda da corrente da rede com a sincronizao com a
tenso gerada e sem. Percebe-se que sincronizando a corrente com a tenso gerada ocorre a correo da
distoro na passagem pelo zero que comumente vista quando da utilizao de estratgias convencionais
de controle.

Figura 3: Formas de onda em regime permanente para a topologia CDCD2B. (a) Tenso e corrente da
rede. (b) Corrente do conversor 1 e corrente total.

Figura 4: Tenso gerada pelo conversor CDCD2B

Figura 5: Tenses nos dois barramentos da topologia CDCD2B.

Figura 6: Formas de onda em regime permanente para a topologia CDDC2B. (a) Tenso e corrente da
rede. (b) Corrente do conversor 1 e corrente total.

Figura 7: Tenses nos dois barramentos do conversor CDDC2B

Figura 9: Tenso gerada pelo conversor CDDC2B.

(a)

(b)
Figura 10: Distoro na passagem pelo zero. (a) Com mtodo de sincronizao proposto. (b) Sem
mtodo de sincronizao proposto.

CONCLUSO
Neste trabalho foi analisado o funcionamento e as vantagens da utilizao de conversores boost
assimtricos associados em paralelo com dois barramentos cc. Foi utilizado um mtodo de sincronizao
que consiste em forar a corrente da rede a ter o mesmo ngulo de fase da tenso gerada pelo conversor.
Aplicando o mtodo, foi possvel reduzir a distoro na passagem pelo zero que surge ao utilizar um
controle por histerese ou uma sincronizao para garantir fator de potncia unitrio. O conversor obteve
valores maiores de distoro harmnica quando comparado com o conversor de ponte completa
funcionando no seu melhor caso. Ainda assim suas perdas por conduo so menores que aquelas do
conversor de ponte completa. Adicionalmente, quando comparado com ele mesmo operando sob condio
de correo do fator de potncia, a distoro harmnica menor.

AGRADECIMENTOS
Os autores agradecem ao CNPq pelo apoio financeiro na realizao deste projeto.

REFERNCIAS BIBLIOGRFICAS
Jacobina, C.B; Rocha, N; Cavalcanti, R.M.B; Marinus, N.S.M.L;dos Santos Jr, E.C;
SYNCHRONIZATION METHOD FOR ASYMMETRICAL BRIDGELESS BOOST RECTFIER. In: Congresso
Brasilero de Eletrnica de Potncia, 2011, Natal. Anais do XI Congress Brasileiro de Eletrnica de Potncia,
2011
T. Kagotani, K. Kuroki, J. Shinohara, A. Misaizu, A novel UPS using high frequency switch mode
th
rectifier andhigh frequency PWM inverter, in Proc. of the 20 Annual IEEE PESC, vol. 01, pp. 53-57, June
1989.
F. Beltrame, L. Roggia, L. Schuch, J. R. Pinheiro, Analise comparativa de conversores monofasicos
aplicados correo de fator de potencia, Eletrnica de Potncia, vol. 15, no. 4, pp. 284-293,
September/November 2010.
J. P. M. Figueiredo, F. L. Tofoli, B. L. A. Silva, A review of single-phase PFC topologies based on the
th
boost converter, 9 Annual IEEE/IAS INDUSCON, pp. 01-06, November 2010.
T. Qi, L. Xing, and J. Sun. Dual-boost single-phase pfc input current control based on output current
sensing. IEEE Trans. Power Electron., 24(11):2523 2530, Nov. 2009
J. Lim, B. Kwon, A Power-Factor Controller for Single-Phase PWM Rectifiers, IEEE Transactions on
Industrial Electronics, vol. 46, no. 5, pp. 1035-1037, October 1999.
R. Itoh, K. lshizaka, Single-phase sinusoidal convertor using MOSFETs, Electric Power Applications
IEE Proceedings, vol. 136, pt. B, no. 5, pp. 237-242, September 1989.
W.-I. Tsai, Y.-Y. Sun, and W.-S. Shieh. Modelling and control of single phase switching mode rectifiers
with near-optimum dynamic regulation. In proc. Ind. Electron., Control and Instrumentation Conf., pages 501
506 vol.1, oct-1 nov 1991.
R. Martinez, P. N. Enjeti, A High-Performance Single-phase Rectifier with Input Power Factor
Correction, IEEE Transactions on Power Electronics, vol. 11, no. 1, pp. 311-317, October 1996.
Di Zhang, F. Wang, R. Burgos, Rixin Lai, and D. Boroyevich. Interleaving impact on ac passive
components of paralleled three-phase voltage-source converters. IEEE Trans. Ind. Appl., 46(3):1042

1054,May/June 2010.
R. M. S. Filho, P. F. Seixas, P. C. Cortizo, L. A. B.Torres, and A. F. Souza. Comparison of three single
phase pll algorithms for ups applications. IEEE Trans.Ind. Electron., 55(8):29232932, Aug. 2008.

P. Verdelho and G. D. Marques. Four-wire currentr egulatedPWM voltage converter. IEEE Trans.
Ind.Electron., 45(5):761770, Oct. 1998.
H. Abu-Rub, J. Guzinski, Z. Krzeminski, and H.A.Toliyat. Predictive current control of voltage-source
inverters. IEEE Trans. Ind. Electron., 51(3):585593, June 2004.
G. Dong and O. Ojo. Current regulation in four-leg voltage-source converters. IEEE Trans. Ind. Electron.,
54(4):20952105, Aug. 2007.
th

C. B. Jacobina, E. C. dos Santos, N. Rocha, Generalized AC-DC Single-Phase Boost Rectifier, 25


Annual IEEE APEC, pp. 1183-1190, February 2010.

C. B. Jacobina, M. B. de R. Correa, R. F. Pinheiro, E. R. C. da Silva, A. M. N. Lima, Modeling and


control of unbalanced three-phase systems containing PWM converters, IEEE Transactions on Industry
Applications, vol. 37, no. 6, pp. 1807-1816, November/December 2001.
J. Dias, E. dos Santos, C. Jacobina, E. da Silva Application of single-phase to three-phase converter
motor drive systems with IGBT dual module losses reduction, Proc. of COBEP, vol. 01, pp. 1155-1162,
September/October. 2009,
M. Cavalcanti, E. da Silva, D. Boroyevich, W. Dong, C. Jacobina, A feasible loss model for IGBT in softswitching inverters, in Proc. of the 34th Annual IEEE PESC, vol. 03, pp. 1845-1850, June 2001.