Guia de Clases Teoricas - 2013

TEMA 2:
INTRODUCCIN
SISTEMAS NUMRICOS
Captulo DOS:
Sistemas Numricos.
Numricos
Teora de Conmutacin y Diseo Lgico.
Frederick J. Hill & Gerald R. Peterson
Limusa
Captulo CINCO:
Aritmtica.
Ci
Circuitos
it Digitales
Di it l y Microprocesadores.
Mi
d
Herbert Taub. McGraw-Hill.

03-01-2012
Pgina
CONVERSIN DE NMEROS ENTRE BASES
03-01-2012
Residuos
A0
A1
Pgina
N =110101
N 1 25 1 24 0 23 1 22 0 21 1 20
1 32 1 16 0 8 1 4 0 2 1 1 53 decimal
8325
As como el sistema decimal requiere de 10 smbolos

(0,1,2,3,4,5,6,7,8,9), el sistema binario requiere de 2
smbolos (0
(0,1).
1)
El sistema binario es muy apropiado para ser usado en el
lgebra booleana
booleana, sobre cuya base operan las
computadoras utilizando circuitos lgicos cuyas salidas
poseen 2 estados caractersticos (Alto-Bajo
(Alto-Bajo, Si-No
Si-No, etc.).
etc )
Es una notacin abreviada de:
8 103 3 102 2 101 5 100

La
L notacin
t i abreviada
b i d ti
tiene iimplcita
l it llas potencias
t
i d
de 10
10.
El nmero 10 es la base numrica del sistema decimal.
03-01-2012
Pgina
03-01-2012
N r N1 A 0
N rN1 A 0
N1 r N 2 A1
r rN 2 A1 A 0
r 2 N 2 rA1 A 0
r 2 rN 3 A 2 rA1 A 0
r 3 N 3 r 2 A 2 rA1 A 0
N n-11 r N n A n-11
Nn r 0 An
Pgina
Veremos la conversin de nmeros con parte fraccionaria

de un sistema numrico a otro
otro.
Un nmero fraccionario tiene una parte entera o integral
(NI) y una parte fraccionaria (NF).
) Dicho nmero en base r
tiene la siguiente expresin:
N NI NF
N A n r n A n-1r nn-11 A1r1 A 0 r 0 A -1r -11 A -2 r -22
Ya vimos como se convierte la parte entera o integral (NI)
de una base a otra. Veamos ahora como se convierte la
parte fraccionaria (NF) de una base a otra.
N F A -1r -1 A -2 r -2 A -3 r -3
7
03-01-2012
Pgina
2 326
1
2 163
0
2 81
1
2 40
1
2 20
0
2 10
0
25
0
22 1
21 0
0 1
10100011012
1 29 1 2 7 1 23 1 2 2 1 2 0
512 128 8 4 1
65310
03-01-2012
5 130
3
5 26
0
55
1
51
0
0
1
101035
1 5 4 1 5 2 3 50
625 25 3
65310
Pgina
CONVERSIN DE BASE. FRACCIONES
12 1606
12 133
10
12 11
1
0
11
112
11 122 1 121 10 120
11 144 1 12 10 1
160610
Convertir 65310: a) a base 2 y b) a base 5

a) 2 653
b) 5 653
La anterior divisin continua resulta igual a:
03-01-2012
Pgina
CONVERSIN DE BASE. EJEMPLOS
N r n A n r n-1A n-1 r1A1 r 0 A 0
Convertir 160610 a la base 12 usando los smbolos y

para los nmeros decimales 1010 y 1110
Pgina
Esta forma es una notacin abreviada de:
N n-1
n 1 r N n A n-1
n1
Nn r 0 An
CONVERSIN DE BASE. EJEMPLOS
03-01-2012
Recordemos que significa un sistema de representacin

numrica o sistema numrico. Por ejemplo, en el sistema
decimal tenemos que el nmero:
Operacin
N r N1 A 0
N1 r N 2 A1
A nn-11
An
El nmero
2 es lla b
base d
dell sistema
i
bi
binario.
i .
Un nmero N escrito en base binaria tendr la siguiente
forma:
CONVERSIN DE NMEROS ENTRE BASES
Un nmero N expresado en base s se puede convertir a

base r mediante una serie de divisiones hechas en base r..
Ai son los residuos de cada divisin, o sea que Ai < r:
rN
r N1
r N2
r Nn
r0
INTRODUCCIN
Los nmeros binarios se utilizan como notacin para

p
estados en los dispositivos
p
lgicos
g
y en las
representar
computadoras..
Se observa que cada uno de los coeficientes A-1,A-2,A-3,...

es un nmero entero.
Para obtener el primero de estos coeficientes, A-1, se
multiplica la parte fraccionaria (NF) por la base r:
rN
N F A -1 A -2 r -11 A -3 r -22
En donde la parte entera o integral es A-1.

L
Luego
se resta
t A-1 y se multiplica
lti li nuevamente
t por r:
r rN F A -1 A -2 A -3 r -1 A -4 r -2
Ahora, la parte entera o integral es A-2.

Este proceso continua hasta obtener los coeficientes de la
parte fraccionaria (NF) que se requieran.
Se han omitido las denominaciones decimal, punto decimal
o lugar
l
d
decimal
i l que corresponden
d a lla b
base d
decimal
i l
(r=10). Por ejemplo, para la base 2 las denominaciones
apropiadas son punto binario y lugar binario
binario.
03-01-2012
Pgina
BASES OCTAL y HEXADECIMAL
Ejemplo: Convertir a la base 2 el nmero 653.6110

2 0.61 1.22
A 1 1
2 0.22 0.44 A 2 0
Las bases 8 (Octal) y 16 (Hexadecimal) tienen gran

importancia porque son usadas por las computadores
digitales.
Verificacin:
653.6110 1010001101.1001110...
2 00.44
44 0.88
0 88 A 3 0
653 1 2 1 16 1 32 1 64...
64
2 0.88 1.76 A 4 1
653 0.5 0.0625 0.03125
2 0.76 1.52 A 5 1
0.015625
2 00.52
52 1.04
1 04 A 6 1
653.60
653 609375
BASES OCTAL y HEXADECIMAL

Cada dgito hexadecimal se corresponde con 4 dgitos
porque
q 16=24.
binarios p
Para convertir a hexadecimal se divide el nmero binario
en grupos de 4 bits y se le asigna el dgito hexadecimal
correspondiente.
C
Cada
d d
dgito
i octall se corresponde
d con 3 d
dgitos
i
bi
binarios
i
porque 8=23 y requiere 8 smbolos (0,1,2,3,4,5,6,7).
Para los 16 smbolos de nmeros que requiere el sistema

hexadecimales se utilizan los 10 dgitos decimales (0 a 9) y
las 6 primeras letras del alfabeto (A
(A,B,C,D,E,F).
B C D E F)
Para convertir a octal se divide el nmero binario en

grupos
g
p de 3 bits y se le asigna
g el smbolo octal ((0 a 7))
correspondiente.
111001010
011.010110
011
7123.2638
2 0.04 0.08 A 7 0
Con la anterior convencin la conversin es directa, se

di ide el nmero binario en gr
divide
grupos
pos de 4 bits y se le asigna
el dgito hexadecimal (0 a F) correspondiente:
1101101110001111.101011101100
DB8F.AEC16
D
03-01-2012
Pgina
10
03-01-2012
OPERACIONES ARITMTICAS.
BASES DISTINTAS DE LA DECIMAL
Pgina
11
automticamente, sin
Estas operaciones las realizamos automticamente
traer a la memoria las tablas que utilizamos para hacer la
operacin, particularmente la operacin suma.
Tabla suma base 5

+ 0 1 2 3 4
0 0 1 2 3 4
1 1 2
4 10
1 0 1
2 2 3
4 10 11
2 0 2
4 11 13
Las tablas para suma y multiplicacin en la base 2 son:
3 3 4 10 11 12
3 0 3 11 14 22
4 4 10 11 12 13
4 0 4 13 22 31
03-01-2012
0
0
1
1
x
0
0
0
1
0
10
Pgina
03-01-2012
En otras bases ocurre lo mismo.

Por ejemplo
j p con las p
potencias de 2 en nmeros de base 2:
Pgina
Pgina
14
a) 2410+1110 ; b) 2410+31.5
+31 510 ; c) 2410-11
1110 ; d) 2410x1110
Primero se convierten los nmeros a base 2
16
03-01-2012
2 31
2 15 1
27 1
23 1
21 1
0 1
31.510 11111.12
Pgina
2 11
25
22
21
0
12
1425x325:
llevo
ll
1
3 1 4
8410
3 2 1
8610
17010
1 4 0
1 4 2
x 3 2
llevo
2 3 4
2 1
llevo
3 2 1
1 1 1 4 4
03-01-2012
Pgina
15
BASE BINARIA
Realizar en base 2 las siguientes operaciones y verificar los

resultados convirtiendo las respuestas a base 10:
2 24
2 12 0
26 0
23 0
21 1
0 1
2410 110002
4
2510 x 210
11001 x 10000 2 110010000
03-01-2012
3 4
3145+3215
BASE BINARIA
En la base decimal la multiplicacin de un nmero por una

potencia de 10 solo requiere una operacin de corrimiento.
Pgina
Las reglas de llevar

llevar y prestar
prestar que se utilizan en sumas y
restas para cualquier base son idnticas a las utilizadas en
base 10
10.
13
Ejemplo operaciones de suma y multiplicacin en base 5:
Tabla multiplicacin base 5

x 0 1 2 3 4
0 0 0 0 0 0
Para hacer operaciones aritmticas en otras base tambin

se requiere aplicar tablas o reglas
reglas.
Las tablas para suma y multiplicacin en la base 5 son:
Las operaciones aritmticas en base 10 dependen de un

conjunto de relaciones bsicas para sumar y multiplicar.
+
0
03-01-2012
1
1
0
1
1110 10112
17
a) 2410+1110
b) 2410+31.510 c) 2410-1110
1111 presto
11000
1011
1101
11000
1011
100011
11000
11111.1
11111 1
110111.1
V ifi
Verificacin
i
V ifi
Verificacin
i
V ifi
Verificacin
i
32 2 1
32 16 4
2 1 0.5
8 4 1
1310
3510
03-01-2012
55.5
55 510
Pgina
d) 2410x1110
11000
x 1011
11000
11000
11000
100001000
V ifi
Verificacin
i
256 8
26410
18
BASE BINARIA.
BINARIA NMEROS NEGATIVOS
BASE BINARIA.
Un nmero expresado en notacin punto flotante en base 2
es:
Los nmeros negativos en cualquier base se pueden

manejar en forma similar a como se hace en base 10.
Al sumar un nmero positivo con otro negativo se resta el
de menor magnitud al de mayor amplitud, y el signo
resultante es el signo del nmero de mayor amplitud
amplitud.
O sea que adems de la operacin aritmtica se debe tener
en cuenta
t las
l condiciones
di i
l
lgicas
i
asociadas
i d ((nmero
mayor o menor, nmero positivo o negativo, etc.).
A2
11.111111
10.000000000
.110101100
01.001010100
19
03-01-2012
El complemento a 2 (XC) de un nmero X<1 se obtiene:
2) Complementando (cambiando de 0 a 1 y viceversa) los

dgitos ms significativos a partir del 1 menos
significativo.
Si ahora consideramos el caso que X>Y el resultado ser

un nmero negativo.
negativo Por lo tanto
tanto, podemos escribir el
nmero resultante como negativo usando la notacin
complemento 2:
Y XC Y 2 X 2 X Y
Este resultado es correcto y no requiere ninguna accin

correctiva. Se diferencia del caso anterior ((X<Y)) p
porque
q
aparece un 1 inmediatamente a la izquierda del punto
binario indicando que el resultado es negativo
binario,
negativo.
Pgina
03-01-2012
Pgina
21
BASE BINARIA.
Si queremos restar dos nmeros positivos, basta con

complementar
l
t a 2 all sustraendo
t
d y efectuar
f t
lla suma. A
As,
el resultado tendr el signo correcto.
Supongamos que queremos restar X a Y. Entonces

debemos complementar a X (XC) y hacer la suma con Y:
Si X<Y el resultado ser un nmero positivo y exceder

en 2 a la diferencia adecuada. Este exceso de 2 tiene la
forma de un acarreo al segundo dgito a la izquierda del
punto binario, y se pierde
p
p
p
porque
q carece de sentido.
Es decir que el resultado ser:
Y XC Y 2 X Y X 2
De este modo
modo, la informacin del signo no se pierde en
las operaciones de complementacin.
Pgina
23
BASE BINARIA.
Vimos que el resultado de restar X a Y, ambos nmeros

positivos, es:
03-01-2012
20
Adems, se observa que en notacin complemento a 2

Adems
los nmeros negativos tienen un 1 en la parte entera
mientras que los positivos tienen un 0:
03-01-2012
Y XC Y 2 X Y X 2
Por otra parte

parte, el 1 menos significativo del nmero sin
complementar (X) se conserva en el complementado (XC) y,
los dgitos de mayor peso de X se complementan en XC .
Y XC Y 2 X Y X
22
BASE BINARIA.
Los ceros (0) en el extremo derecho de una fraccin (X) no

son significativos y no tienen efecto cuando se restan a otra
fraccin (y pueden omitirse en el clculo).
10.000000000 2.0
0.110101100 X
1.001010100 X C
10.000000000 2.0
.110101100
110101100 X
01.001010100 X C
10.000000000 2.0
.110101100
110101100 X
01.001010100 X C
presto
2.0
X
XC
Pgina
1) Haciendo igual a 1 el dgito correspondiente al 1 menos

significativo
i ifi ti d
de X
X, y d
dejando
j d en 0 u omitiendo
iti d a llos
ceros menos significativos segn se desee.
Pgina
Se observa que los 3 dgitos menos significativos del

complemento a 2 (XC) son iguales a los mismos dgitos del
nmero sin complementar (X) mientras que los dgitos
restantes estn complementados.
BASE BINARIA.
Por lo tanto, para complementar a 2 un nmero binario se

puede establecer la siguiente REGLA:
03-01-2012
entero
Por ejemplo, el complemento a 2 de X=.1101011002 es:
BASE BINARIA.
A 1 y
XC 2 X
Para ello debemos definir previamente el concepto de

nmeros expresados en notacin de punto flotante
flotante.
Pgina
con
Si el nmero es negativo (A<1) se utiliza la notacin

complemento a 2.
El complemento a 2 (XC) de un nmero (X) es igual a:
Existe otra forma de operar aritmticamente que no

necesita distinguir
g
entre suma y resta.
03-01-2012
BASE BINARIA.
25
Si q
queremos sumar dos nmeros del mismo signo
g deben
tomarse ciertos recaudos porque el resultado puede ser
mayor que 1, generando lo que se conoce como
overflow o sobreflujo que cambia el signo del resultado.
Es decir que el resultado es:
A 2
con
A 1 y
entero
Ante esta condicin, se puede generar un corrimiento de

un dgito
g a la derecha y aumentar el exponente
p
en 1.
Es decir que el resultado correcto ser:
A +1
2
2
03-01-2012
con
A
1 y
2
Pgina
+1 entero
26
03-01-2012
Pgina
24
BASE BINARIA.
Ejemplos:
a) .1011 .1001
b) .1011 .1110
Complemento del sustraendo:
Complemento del sustraendo:
0.1001C2 1.0111
.1110 C2 1.0010
Sumando:
Sumando:
1.111 llevo
11 llevo
.1011
.1011
1.0111
1 0111
1.0011
1 0011
0.0010
1.1110
Verificacin:
Verificacin:
1
1
0.0010
1.1110 .0010
8 10
8 10
11 9
1
11 13
1
.1011 .1001
.1011 .1101
16 16 10 8 10
16 16 10 8 10
03-01-2012
Pgina
27
NMEROS DECIMALES.
CODIFICACIN BINARIA
En las computadoras las entradas y salidas numricas son
decimales, y trabajan internamente con nmeros binarios.
S
Se ttrata
t de
d representar
t cada
d dgito
d it decimal
d i l (0 a 9) en
cdigo binario. Dado que hay 10 dgitos decimales se
requieren 4 bits binarios (10<24=16 combinaciones, es una
codificacin ineficiente p
porque
q no usa 6 combinaciones).
)
La eleccin ms simple y directa es que cada dgito
decimal se represente mediante el nmero binario
correspondiente de 4 bits. A esta representacin se la
denomina cdigo BCD (Binary-Coded Decimal), sigla en
ingls de Decimal
Decimal Codificado en Binario
Binario.
03-01-2012
Pgina
28
NMEROS DECIMALES.
CODIFICACIN BINARIA
Cdigo BCD
Dgito Representacin
binaria
decimal
X 3X 2 X1X 0
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
03-01-2012
SUMA DE NMEROS EN CDIGO BCD
(pgs. 219-220. Circuitos Digitales y Microprocesadores. Herbert Taub)
En la representacin de nmeros en BCD (Binary Coded

Decimal), cada dgito BCD (0 a 9) se codifica con un
nibble de 4 bits ((0 a 15,, 16 nmeros posibles),
p
), excluyendo
y
la representacin de los nmeros decimales 10 a 15.
Para sumar 2 nmeros BCD se debe aplicar la siguiente
Regla: Si la suma supera a 9 se le debe sumar 6 y
generar un transporte (Carry).
( Carry ). Ejemplos:
7 0 111
9 10 01
3 0 0 11
010 0
5
0
1
0
1
8
4 010 0
7 0 1 1 1 (7 BCD) 12 1 1 0 0 (no BCD) 17 1 1 1 0 1 (no BCD)
6 0 11 0
6 0 11 0
1 0 0 1 0 (12 BCD)
03-01-2012
1 0 1 1 1 (17 BCD)
Pgina
31
Pgina
NMEROS DECIMALES.
CODIFICACIN BINARIA
29
03-01-2012
Pgina
34
Pgina
30
En el sistema binario la m
multiplicacin
ltiplicacin y la di
divisin
isin se
realizan de la misma forma que en el sistema decimal.
El multiplicando
lti li
d se multiplica
lti li por cada
d bit d
dell
multiplicador dando un producto parcial.
Las Tablas de Multiplicacin por 0 y por 1 son:
Si el bit del multiplicador es 0 el producto parcial es 0.
Si el bit del multiplicador es 1 el producto parcial es el
propio
p
p multiplicando
p
.
Los productos parciales sucesivos se desplazan una
posicin hacia la izquierda.
Finalmente, se suman todos los productos parciales
obteniendo as el resultado de la multiplicacin
multiplicacin.
Ejemplo de multiplicacin:
03-01-2012
Pgina
32
(pg. 221. Circuitos Digitales y Microprocesadores. Herbert Taub)
Luego, la divisin binaria sigue los mismos pasos que la

Luego
divisin decimal.
03-01-2012
MULTIPLICACIN
(pg. 221. Circuitos Digitales y Microprocesadores. Herbert Taub)
A diferencia de la divisin decimal, es mucho ms fcil

estimar
ti
ell d
dgito
it d
dell cociente
i t pues ser
01
1.
Se observa que la suma en cdigo BCD no es directa en

binario porque requiere generar transporte o carry
binario,
carry
cuando la suma de dos dgitos BCD supera 9, como es el
caso del dgito de menor peso en el ejemplo mostrado
mostrado, ya
que 7+4=11.
MULTIPLICACIN
DIVISIN
Primero se ve si los n bits del divisor caben en los

primeros
i
n bit
bits d
dell di
dividendo.
id d Si no caben
b se ttoman llos
primeros n+1 bits del dividendo.
11
llevo 10 de
0011 0111
BCD menor peso
0010 0100
0110 0001
37
24
61
DIVISIN
Como en el caso de la multiplicacin, la divisin binaria es
ms fcil que la decimal.
La operacin
p
aritmtica de suma en cdigo
g BCD es:
Ejemplo de divisin:
1 1 1 0 1 Cociente
Divisor 1 0 1 1 0 0 1 0 0 1 1
Dividendo
101
10 0 0
101
1 10
101
1 11
101
10
03-01-2012
Pgina
35
14
111 0
Multiplicando
101
Multiplicador
1 1 10
0000
Productos parciales
1 1 10
70 1 0 0 0 1 1 0
Producto Suma de productos parciales
70 64 4 2
03-01-2012
Pgina
33
ALGEBRA
TEMA 3
3a:
Un
ALGEBRA DE VARIABLES LGICAS
Pgina
lgebra est definido por:
- Un conjunto de elementos o variables K

caracterizado por su campo o rango de valores admisibles
(p.e. nmeros reales; nmeros binarios; etc.).
propiedades
p
q
que las caracterizan,,
tienen ciertas p
y que actuando sobre los miembros del conjunto K que
sean entradas (variables independientes) generan una
salida (variable dependiente) que tambin pertenece al
conjunto K.
K
1
03-01-2012
VARIABLES LOGICAS. REPRESENTACIONES
Simblica: Verdadero (T) o Falso (F) (True or False)

Alto (H) o Bajo (L) (High or Low)
Pgina
ALGEBRA DE BOOLE. UNA VARIABLE LGICA

Principio de DUALIDAD
En las funciones lgicas es siempre vlido el
principio de DUALIDAD.
Si en una funcin vlida se intercambian los operadores
OR
OR y AND
AND y los valores 0
0 y 1
1 se obtiene una nueva
funcin vlida.
03-01-2012
x1 x
x 1 1
x 0 0
xx x
x x x
x x 1
x x 0
Pgina
Puede adoptar uno de dos valores o estados posibles

(
(campo
o rango).
)
posibles p
pueden expresarse
p
p
por
Estos dos valores p
sentencias declarativas (p.e. el motor de un auto est
en: marcha o reposo; un foco de luz est encendido o
apagado).
Estos dos estados o valores posibles son mutuamente
excluyentes (p.e. el motor de un auto no puede estar
simultneamente en marcha y en reposo; el foco de luz
no puede estar simultneamente encendido y apagado).
03-01-2012
Pgina
En 1850 George Boole introdujo el concepto de

variable
i bl lgica.
l i
El l
lgebra
b d
de Boole
B l o lgebra
l b B
Booleana
l
(caso ms simple de lgebra) est definido por:
Para
P
ell caso d
de una variable
i bl lgica
l i {x}
{ } se ti
tiene un conjunto
j t
de 22=4 operaciones lgicas Fi(x) con i = 0,1,2,3
Un conjunto de elementos o variables B (Binarias), con

posibles p
para sus elementos {{0,1}.
}
slo dos valores p
En las funciones lgicas es siempre vlido el principio

de DUALIDAD.
03-01-2012
Pgina
ALGEBRA DE BOOLE
DOS VARIABLES LGICAS
Para ell caso d
P
de dos
d variables
i bl lgicas
l i
{ } se tiene
{x,y}
i
un
conjunto de operaciones lgicas definidas sobre B,
consistentes
i t t en 24=16
16 operaciones
i
bi
binarias
i ((operaciones
i
sobre dos variable lgicas) Fi(x) con i = 0,1,2,...14,15
En las funciones de dos o ms variables lgicas
aparecen
p
los operadores
p
OR ((suma lgica)
g ) y AND
(multiplicacin lgica).
03-01-2012
Pgina
Funcin
F0
F0
F1
Fx
F2
Fx
F3
F 1
Donde x es el
complemento
p
de x.
Una variable tiene solo
2 valores posibles,
posibles por
lo que el complemento
del complemento de
una variable es la
ppropia
p variable. O sea:
x =x
5
En las funciones lgicas es siempre vlido el principio de

DUALIDAD:
Si en una funcin vlida se intercambian los
operadores OR y AND y los valores 0 y 1 se
obtiene una nueva funcin vlida
vlida.
7
ALGEBRA DE BOOLE.
UNA VARIABLE LGICA
Si en una funcin vlida se intercambian los

operadores OR y AND y los valores 0 y 1 se
obtiene una nueva funcin vlida.
Numrica (Binaria): 1 0
Y un conjunto de operaciones lgicas cuya cantidad y

significado depende de la cantidad de variables lgicas
lgicas.
Existen 2 representaciones comnmente usadas:
x0 x
Pgina
variable lgica tiene 3 propiedades caractersticas:
ALGEBRA DE BOOLE. DEFINICIN
Se puede asignar cualquier representacin a estos

estados mutuamente excluyentes segn sea el caso (p.e.
alto o bajo; adentro o afuera; encendido o apagado; fro o
calor; etc.)
03-01-2012
La
- Y un conjunto de operaciones o funciones o reglas

que:
Captulo UNO:
lgebra de Variables Lgicas.
Circuitos Digitales y
Microprocesadores .
Microprocesadores
03-01-2012
VARIABLES LOGICAS. PROPIEDADES
03-01-2012
Pgina
x
y
ALGEBRA DE BOOLE. DOS VARIABLES

x 0 0 1 1
0 0 1 1
y 0 1 0 1 Funcin
0 1 0 1 Funcin
F i
F0
0 0 0 0 F=0
F8
1 0 0 0
F=x+y
y
F1
0 0 0 1 F=x y
F9
1 0 0 1
F=x y
F2 0 0 1 0 F=x y
F10 1 0 1 0
F=y
F3 0 0 1 1 F
F=x
x
F11 1 0 1 1
F=y x
F4 0 1 0 0 F=y x
F12 1 1 0 0
F=x
F5
F6
0 1 0 1 F=y
0 1 1 0 F
F=x y
F13 1 1 0 1
F=x y
F7
0 1 1 1 F=x+y
03-01-2012
F14 1 1 1 0 F=x
F y
F15 1 1 1 1
Pgina
F=1
9

FUNCIONES

FUNCIONES
- En la Tabla anterior se han definido varias funciones:
Funciones de una sola variable y su complemento

p
(tambin pueden expresarse como funciones de x e y):
Funcin idnticamente nula (no es estrictamente una

funcin porque no depende ni de x ni de y, aunque
puede expresarse en funcin de x y):
F3 =x
Pgina
10

Excepto la funcin Implicacin (que no es conmutativa ni
asociativa) el resto de las funciones definidas cumplen con
los Postulados de Huntington. En particular, para 2
variables binarias {{x,y}
,y} se tiene para
p
que:
q
Conjunto cerrado:
Ley distributiva:
xx+y
y B, x y B,
z x z+yz
x+y z=x
x B, y B
Ley conmutativa:
x+y=y+x
x y z =x y z
03-01-2012
x y x z xz xy
xy xz yz xy xz
03-01-2012
03-01-2012
Pgina
Pgina
x( x y ) xy
xx xy xy
porque zy z y z
w xyy y z
pporque
q x yy+x xy
y
w y z
pporque
q xy+y
y yy
16
03-01-2012
Pgina
x 0 y
x 1
x0
x
x
14
w x y+x zy z
w x y+x y z
x 0 x y
x 1 y
03-01-2012
Pgina
15
Teorema de Morgan
1)El complemento de un producto de variables
es igual a la suma de los complementos de
cada variable:
x y z ... x y z ...
Conclusin: El proceso de simplificacin depende de nuestra

habilidad para reconocer cul de los numerosos Teoremas
del Algebra de Boole debemos aplicar.
( x y )( x z )( y z ) ( x y )( x z )
12
x x y x
x 1 xy
x y x y x
Ejemplo: Simplificar
F4 = y x = x y
Pgina
x xyy x
APLICACIN TEOREMAS ALGEBRA DE BOOLE
x yz x y x z
x x y x
Con frecuencia es posible simplificar expresiones algebraicas

booleanas:
Para tres variables {x,y,z}. Algunos Teoremas Duales:
Ley distributiva
x xy x
x 1 y x
x xy x y
ALGEBRA DE BOOLE. Algunos Teoremas
xy xz x z x y
03-01-2012
Demostracin de un par de los teoremas para dos

variables {x,y}. Deducir el teorema de columna izquierda
y aplicar dualidad para el teorema de columna derecha:
xx 0
x y z xy xz
11
Para dos variables {{x,y}

,y} se tienen las siguientes
g
dualidades
(resolver de un lado):
13
Funcin implicacin complementada.
ALGEBRA DE BOOLE. Algunos Teoremas
xy x y x

x y y x
Pgina
F11 = y x = y x

Al
Algunos
Teoremas
T
de
d DUALIDAD
Identidad:
Id tid d
x+0=x
x 1=1
1 1
Complemento:
x x 1
x y=y x
Ley asociativa:
x+y +z=x+ y+z
Pgina
F13 = x y = x y
F2 = x y = x y
F8 =x+y
03-01-2012
F9 =x y=xy xy
Funcin
F
i iimplicacin.
li
i S
Son ffunciones
i
d
de 2 variables,
i bl
p.e:
F13=xy indica que x implica a y.
Significa que si x=0 F13=1 y si x=1 F13=y
F14 =x y
F7 =x+y
Funcin OR Exclusivo (EOR) y su complemento.

Son funciones de 2 ms variables:
F6 =x y=xy xy
F10 =y
Funcin OR y su complemento NOR. Son funciones de

2 (( ms)) variables:
F15 =x x=y y= x x y y =1
03-01-2012
F5 =y
F1 =x y
Funcin idnticamente unitaria (no es estrictamente

una funcin porque no depende ni de x ni de yy,
aunque puede expresarse en funcin de x y):
F12 =x
Funcin AND y su complemento NAND. Son funciones

de 2 ( ms) variables:
F0 =x x=y y=x x+y y=0

FUNCIONES
17
2)El complemento
l
t d
de una suma d
de variables
i bl es
igual
g
al p
producto de los complementos
p
de
cada variable:
x y z ... x yz...
03-01-2012
Pgina
18
Ejemplos: Simplificar
Ejemplos: Simplificar
1 w xy xyz
dualidad
w xy z
2 w x x y yz z dualidad
w x x y y z equivalencia
y z z yz
x x y xy
w xy y z equivalencia xy y y x 1 y
w yz
03-01-2012
Pgina
Ejemplos: Plantear expresiones booleanas
3 v w wx yz Equivalencia w wx w 1 x w
xy xy z xyz
19
v w yz
v w yz
Morgan
w yz w yz
M
Morgan
v wz x y
v w z x y
Morgan
03-01-2012
20
Se define la variable lgica u que toma valor verdadero

cuando se ha realizado una seleccin de libros que cumple
con todos los requerimientos establecidos en las anteriores
premisas lgicas a) a e).
u v w x z v z
Por consiguiente, la ecuacin booleana que determina el

valor de la variable lgica u resulta ser:
u v w xz z x vz v z
u v w x z v z y z w vy
Multiplicando los anteriores primer y tercer parntesis:
Cada una de las expresiones entre parntesis determina si

se cumple la respectiva premisa lgica a) a e).
Se realiza el AND de todas la premisas lgicas porque deben
ser cumplidas simultneamente
simultneamente.
03-01-2012
Pgina
22
A continuacin,
continuacin se expresa en forma explcita cada condicin
lgica de la anterior ecuacin booleana:
u vz wv z xz z x
y z w vy
y z w vy
Es una representacin geomtrica que permite

visualizar la correspondencia entre las variables lgicas
y las operaciones del Algebra de Boole. Para tal fin:
03-01-2012
Pgina
25
u vwz vyz x y z x yz xz
03-01-2012
Pgina
24
SISTEMAS LGICOS. SIMBOLOS

Smbolos para operaciones lgicas AND y OR
Llave 1
Batera
A+B
AB

Se repite el anterior resultado parcial:
El resultado p
puede ser interpretado
p
como:
- Se deben llevar v y z, y se debe dejar x.
- Simultneamente se debe dejar w o se debe llevar y.
y
La suma u operacin OR de dos variables lgicas es la

suma de los interiores de los respectivos crculos
crculos, y el
producto o AND es la interseccin de los interiores de
l respectivos
los
ti
crculos.
l
21
u vx z w y
23
AB
w vy
Pgina
u vx z w y w y
Pgina
03-01-2012
Finalmente, simplificando dentro del parntesis:
DIAGRAMAS DE VENN
- Cada Variable lgica es representada por el contenido

interior de un Crculo.
El contenido exterior del crculo es la variable lgica
complementada.
As,, la suma de la variable lgica
g
con la misma
variable negada conforman el interior y el exterior del
circulo, o sea todo el rectngulo o universo.
v z
d) Si se lleva y tambin debe ser llevado z... y z
seleccin q
que no incluya
y ni a v ni a z.
u v w x y z v w x z vxyz
y
DIAGRAMA DE VENN
- El espacio interior a un Rectngulo es el universo de

inters.
inters
c) Se lleva v y z juntos o bien se hace una
Factorizando:
y z w vy
u vwz vyz
y x y z x yz
y xz
v w
x z
M lti li
Multiplicando
d llos anteriores
t i
primer
i
y segundo
d parntesis:
t i
Multiplicando los anteriores primer y cuarto parntesis, y

segundo
d y ttercer parntesis:
t i
03-01-2012
b) Se lleva x z pero no ambos..
e) Si se lleva w tambin
deben ser llevados v y z..
Pgina
En una estantera hay 5 libros denominados v,

v w,
w x,
x y,
y z,
z que
toman valor verdadero cuando el respectivo libro es llevado.
Los libros se pueden llevar bajo las siguientes condiciones:
a) Se lleva v w ambos........
i l i w w z wz
4 v w w z x y Equivalencia
v wz x y
Llave 2
Llave 1
AND
Timbre
Timbre
Llave 2
Llave 1
Llave 2
Batera
AB
Llave 1
OR
Timbre
Timbre
Ll
Llave
2
A+B
03-01-2012
Pgina
26
03-01-2012
Pgina
27
Smbolos para operaciones lgicas NOT, NAND y NOR

X
X
XY
AND
XY
NOT
NAND
X+Y
X+Y
NOT
X Y
XY
XY
NOR
Todas las ecuaciones de 2 variables lgicas se pueden

expresar utilizando funciones AND
AND, OR y NOT:
Otros smbolos para operaciones lgicas NOT, NAND y

NOR
X
OR
SUFICIENCIA DE OPERACIONES: AND, OR y NOT
XY
X+Y
XY
X+Y
X+Y
X+Y
F0 =xx=yy=0
xx yy 0
F1 =xy
xy
F2 =xy
xy
F3 =x
F4 =xyy
F5 =yy
F6 =xyy xyy
F7 =x y
F8 =x+yy xyy
F9 =xy xy
F10 =y
F11 =x y
F12 =x
F13 =x y F14 =xy=x y
F15 =x x=y y=1

03-01-2012
Pgina
28
SUFICIENCIA DE OPERACIONES:
NAND [ NOT (x AND y) x NAND y ]
Y NOR [ NOT (x OR y) x NOR y ]
F6 =x y=xy xy
x y=x y=x y
31
FUNCIONES 2 VARIABLES. Propiedades

p
NOR
F8 =x+y
+ xy
Propiedad Asociativa
x y z x y z
x+y z x y+z
Smbolo de una
compuerta NOR:
x
y
03-01-2012
x+y
Compuerta NOR de 4 entradas:
w
x
w+x
y
z
y+z
+
w+x
w
x
w+x+y+z
y+z
Pgina
x
y
x
xy y
34
03-01-2012
xy
x yz
Pgina
Pgina
30
FUNCIONES 2 VARIABLES. Propiedades NAND

Funcin NAND: NOT (x AND y) x NAND y
F14 =xy x y
x y z x y z
x yy=xy
y yyx y x
xyz x yz
Compuerta NAND de 4 entradas:
Smbolo de una
compuerta NAND: w
wx
wx
Compuerta EOR de 3 entradas:
Funcin NOR: NOT (x OR y) x NOR y
x y=x+y y+x y x
Smbolo de una
compuerta EOR:
03-01-2012
Propiedad Conmutativa
x y z x y z
xy yx
x y=x y=x y
F9 =x y=xy xy
Similarmente
Similarmente, la operacin AND puede expresarse con
operaciones OR y NOT o sea con operaciones NOR:
Pgina
29
Funcin EOR (OR Exclusivo) y su complemento

(denominado Equivalencia porque la salida es 1 cuando x=y)
x y)
La operacin OR puede expresarse con operaciones

AND y NOT o sea con operaciones NAND:
Pgina
FUNCIONES DE 2 VARIABLES. SIMBOLOS. EOR
Todas las funciones de 2 variables lgicas tambin se

pueden expresar utilizando operaciones NAND NOR.
NOR
03-01-2012
03-01-2012
32
x
y
03-01-2012
xy
y
x
y
z
wxyz
yz
yz
Pgina
33
FUNCIONES LGICAS. INTRODUCCIN
TEMA 3b
3b:
Captulo DOS:
Funciones Lgicas.
Microprocesadores .
Microprocesadores
03-01-2012
Pgina
Simplificando los trminos que aparecen ms de una vez:
f x, y, z xyz+xyz+xyz+xyz+xyz
4
FUNCIONES LGICAS. FORMAS ESTANDARES.

PRODUCTO DE SUMAS
Para que la funcin tenga en forma explicita todas las
variables
i bl en cada
d producto,
d t en cada
d producto
d t se suma
el producto de la variable faltante y su complemento.
Ejemplo: expresar en forma completa la siguiente
funcin en Producto de Sumas (aplicando Ley
distributiva)::
f x, y, z x y+z
f x, y, z x+yy+zz xx+y+z
03-01-2012
Pgina
C
Cualquier
l i ffuncin
i l
lgica
i d
de n variables
i bl l
lgicas
i
puede ser expresada
p
p
como Suma de Productos
de las variables lgicas involucradas..
Ejemplo:: expresar la siguiente funcin en Suma
Ejemplo
de Productos::
f w, x, y, z wx+w yz+xyx+xyyz
f w, x, y, z wx+w yz+xy
03-01-2012
Pgina

PRODUCTO DE SUMAS
Vemos la funcin inicial y su expresin como Suma de

Productos::
Cualquier funcin lgica de n variables lgicas

puede ser expresada
p
p
como Producto de Sumas
de las variables lgicas.
Ejemplo:: expresar la anterior funcin en Producto
Ejemplo
de Sumas : Recordar que A+BC=(A+B)(A+C)::
f x, y, z x+yz
03-01-2012
Pgina

PRODUCTO DE SUMAS
x+y+z x+y+z
f x, y, z x+y+z
+ + x+y+z
+ + x+y+z
+ + x+y+z
+ +
x+y+z x+y+z
f x, y, z x+y+z x+y+z x+y+z
03-01-2012

f w, x, y, z w+x w+y x+y x+z
f w, x, y, z w+xy
w xy x+yz
x yz
03-01-2012
Pgina

PRODUCTO DE SUMAS
Vemos la funcin inicial y su expresin como Producto de
Sumas:
El resultado
lt d es:
f x, y, z x yy+zz
Pgina
x+y+z x+y+z
f x, y, z x+y+z
y x+y+z
y
x+y+z
y
Simplificando los trminos que aparecen ms de

una vez:
f w, x, y, z w+xy x+yz

SUMA DE PRODUCTOS
f x, y, z x+yy+z x+yy+z x+y+z x+y+z

f x, y, z x+y+z x+y+z x+y+z x+y+z
x+y+z x+y+z
Pgina
Cada producto de la funcin final se denomina

MINTERM. La expresin final de la funcin parece
ms complicada que la inicial.
Pero como veremos, este desarrollo en suma de
MINTERMS permite aplicar procedimientos muy tiles
para simplificar y minimizar expresiones lgicas
lgicas.
f x, y, z xyz+xyz+xyz+xyz+xyz+xyz
+
+ +
+ +
Pgina
03-01-2012
f x, y, z x y+y z+z + x+x yz
03-01-2012

SUMA DE PRODUCTOS
Veremos ahora procedimientos sistemticos que

resultan muy efectivos para hacer simplificaciones.
simplificaciones
Para que la funcin tenga en forma explicita TODAS las

variables
i bl en cada
d sumando,
d se multiplica
l i li cada
d sumando
d por
la suma de la variable faltante y su complemento.
Ej
Ejemplo:
l expresar en forma
f
completa
l t la
l siguiente
i i t ffuncin
i
en Suma de Productos::
Tambin vimos algunos teoremas que se pueden

para simplificar
p
expresiones
p
algebraicas
g
usar p
booleanas.
Vimos que este proceso de simplificaciones es
fuertemente dependiente de nuestra habilidad para
recordar
d algunos
l
tteoremas y reconocer cundo
d se
pueden aplicar.

SUMA DE PRODUCTOS
f x, y, z x+yz
En la clase anterior vimos conceptos de variables

lgicas y funciones de variables lgicas
lgicas, o sea que
vimos conceptos de Algebra Booleana..
Cada p
producto de la funcin final se denomina MAXTERM.
La expresin final de la funcin parece ms complicada que
la inicial. Pero como veremos, este desarrollo en suma de
MAXTERMS permite aplicar procedimientos muy tiles
para simplificar
p
p
y minimizar expresiones
p
lgicas.
g
03-01-2012
Pgina
NUMERACIN DE MINTERMS
Si tenemos una funcin lgica de n variables, entonces
cada MINTERM contendr exactamente una vez a cada
una de las n variables lgicas (sin complementar o
complementada).
Si tenemos una funcin lgica de n variables, entonces

cada MAXTERM contendr exactamente una vez a cada
una de las n variables lgicas (sin complementar o
complementada).
Para los MAXTERMS invertimos la asignacin binaria
respecto de lo hecho con los MINTERMS. Asignamos:
el nmero binario 0 a las variables sin complementar
el nmero binario 1 a las variables complementadas
Ejemplo: Si tenemos 3 variables lgicas (X,Y,Z) y
arbitrariamente determinamos que la variable X se
corresponde con el dgito ms significativo, entonces el
MAXTERM nmero 6,
6 denominado M6 , ser:
Para los MINTERMS asignamos:
ell nmero
bi
binario
i 1 a llas variables
i bl sin
i complementar
l
t
el nmero binario 0 a las variables complementadas

p
Ejemplo: Si tenemos 3 variables lgicas (X,Y,Z) y
arbitrariamente determinamos que la variable X se
corresponde con el dgito ms significativo, entonces el
MINTERM nmero 6,
6 denominado m6 , ser:
XYZ 110 6
03-01-2012
10
03-01-2012
ESPECIFICACIN DE FUNCIONES USANDO:

MINTERMS Y MAXTERMS
f x, y, z x y+z
010
f x, y, z x y z x y z x+y
+ z xyz xyz
Resulta:
001
1
011
3
110
6
f x, y, z M 0 M1 M 2 M 3 M 6
f x, y, z 0,1, 2,3, 6
Pgina
13
Una funcin lgica puede representarse en una TABLA

DE VERDAD, donde la funcin vale 0 o 1 dependiendo de
la combinacin de valores que adoptan las entradas
lgicas.
Se observa que la funcin vale 1 para algunos MINTERM,
por lo tanto la funcin puede expresarse como la suma de
dichos MINTERMS.
03-01-2012
ESTRUCTURA DE PUERTAS DE DOS NIVELES

Dos niveles de puertas lgicas resultan suficientes para
implementar
p
Sumas de MINTERMS o Productos de
MAXTERMS:
w= xyz+ x z + x y
w=( x+y+z )( x+y)( y+z)
x
y
z
x
y
z
x
z
x
y
03-01-2012
xyz
xz
x
y
y
z
xy
Pgina
x+y+z
x+y
11
Se observa que la funcin vale 0 para algunos MAXTERM,

por lo tanto la funcin puede expresarse como el producto
de dichos MAXTERMS.
f x, y, z M 0,1,
0 1 22,3,
3 6
03-01-2012
Pgina
RELACIONES ENTRE MINTERMS, MAXTERMS Y

LA TABLA DE VERDAD
Expresando la funcin en PRODUCTO DE SUMAS

SUMAS, o sea
en MAXTERMS, ordenados de menor a mayor:
000
0
Utilizando el mismo ejemplo:
f x, y, z x+yz
Expresando
p
la funcin en SUMA DE PRODUCTOS,, o sea
en MINTERMS, ordenados de menor a mayor:
011+100+101+110+111
3+ 4 + 5 + 6 + 7
Resulta:
f x, y, z m3 m4 m5 m6 m7
f x, y, z m 3, 4,5, 6, 7
f x, y, z 3, 4,5, 6, 7
X+Y+Z 110 6
Pgina
Utilizando el mismo ejemplo:
ESPECIFICACIN DE FUNCIONES USANDO:

MINTERMS Y MAXTERMS
NUMERACIN DE MAXTERMS
y+z
16
Pgina
14
ESTRUCTURAS ALTERNATIVAS
x
y
z
xyz
x
z
xz
x
y
xy
03-01-2012
Pgina
RELACIONES ENTRE MINTERMS, MAXTERMS Y

LA TABLA DE VERDAD
Ejemplo:
Fila
y z
f x,y,z
0 0 0
1
2
0 0 1
0 1 0
0
1
3
4
0 1 1
1 0 0
1
0
5
6
1 0 1
1 1 0
0
1
1 1 1
( y ) expresada
p
como Suma de
f(x,y,z)
Productos o Suma de MINTERMS:
y
y
y y
y
f x, y, z 0, 2,3, 6, 7
f(x,y,z)
f(x
y z) expresada como Producto de
Sumas o Producto de MAXTERMS:
f x, y , z x y z x y z x y z
f x, y, z 1, 4,5
03-01-2012
Pgina
xyz
w
y)
x(z+y)
z+y
x
y
z
xyz
x
z
xz
x
y
xy
15
y +x z +x y
w= xyz
x
xyz
y
z
w
x
z
xz
x
y
xy
La funcin OR es igual a la funcin NAND de las mismas

entradas negadas:
17
03-01-2012
Cada fila de la Tabla de Verdad se

corresponde o bien con un MINTERM
(f=1) o bien con un MAXTERMS (f=0):
(0,2,3,6,7) versus (1,4,5)
w= xyz+ x z + x y
w
z
y
x
12
Se puede usar solo un tipo de puerta, por ejemplo NAND

para MINTERMS:
p
w=((xyz)( x z )( x y))
Tres niveles
w= xyz+ x(( z+y)
x
y
z
Pgina
ESTRUCTURAS CON MISMO TIPO DE PUERTAS
Se pueden usar estructuras alternativas con ms de dos

niveles:
Dos niveles
w= xyz+ x z + x y
03-01-2012
Pgina
18
ESTRUCTURAS AND OR INVERTER (AOI)
DIAGRAMAS DE KARNAUGH. DEFINICIN
Se puede usar estructuras AOI para Suma de Productos o

suma de MINTERMS,
MINTERMS p.e
p e para la funcin OR EXCLUSIVO:
Estos Diagramas son usados para la simplificacin y

minimizacin de expresiones algebraicas booleanas.
El Diagrama de Karnaugh es una figura geomtrica donde
cada regin
regin o compartimento
compartimento se corresponde con una
fila de la Tabla de Verdad de la funcin booleana que
representa.
ep ese ta
Consecuentemente, cada regin o compartimento del
Diagrama de Karnaugh se corresponde con un dado
MAXTERMS y MINTERMS.
Hemos visto que cada fila de la Tabla de Verdad de la
salida de la funcin booleana indica la existencia del
correspondiente:
p
MAXTERMS si es 0
MINTERMS si es 1.
1.
ESTRUCTURAS CON MISMO TIPO DE PUERTAS

Se puede usar solo un tipo de puerta, por ejemplo NOR
para MAXTERMS:
w=( x+y+z)+( x+y )+( y+z)
w=( x+y+z )( x+y)( y+z)
w=( x+y+z )( x+y)( y+z)
x
x
x+y+z
x+y+z
y
y
z
z
x
y
x+y
y
z
y+z
x
y
x+y
y
z
y+z
w = xy = xy + x y = xy+x+y
x
x+yy
AOI
AOI
x+y
w
x
xy
La funcin AND es igual a la funcin NOR de las mismas

entradas negadas:
03-01-2012
Pgina
19
DIAGRAMAS DE KARNAUGH. CONSTRUCCIN

El Diagrama de Karnaugh de una funcin que depende de
una sola variable, por ejemplo la Variable A, consta de 2
compartimentos o regiones que se corresponden con las 2
filas de la Tabla de Verdad de la funcin que representa.
Estos compartimentos o regiones pueden representarse de
3 formas alternativas:
Alternativa 1
Alternativa 2
Alternativa 3
A
A
0
0
03-01-2012
Pgina
22

Diagramas de Karnaugh para 4 variables (A,B,C,D).
El ordenamiento de las variables es arbitrario, pero se debe
conservar su peso relativo, y el cambio de un solo bit de
una sola variable por vez:
D
A
AB
Reordenado DC
00
01
11
10
00
01
11
10
CD
con dem BA 0 2 3 1
12 8
4
00 0
00
significado
numrico
13 9
1
5
8
10 11 9
01
01
(A,B,C,D)
D
A
15
5 11
3
7
12 14 15 13
(8 4 2 1)
(8,4,2,1)
11
11
C
14
10
03-01-2012
10
Pgina
Pgina
20

En el siguiente ejemplo se presenta una funcin booleana
que depende de las variables lgicas A y B:
f A,B A B AB m 0 m3
A B A B M1 M 2
La Tabla de Verdad y los Diagramas de Karnaugh son:

Tabla de Verdad
Fila
A B
f A,B
0 0
1
2
0
1
1
0
0
0
03-01-2012
Completo
B
A
0
0
0
1
1
0
1
2
Solo los 1 Solo los 0

MINTERMS MAXTERMS
A
A
B
B
0
1
0
1
0
0
1
2
3
Pgina
23
DIAGRAMAS DE KARNAUGH.
SIMPLIFICACIN DE FUNCIONES LGICAS
Los
os Diagramas
ag a as de Karnaugh
a aug ttienen
e e co
como
o ca
caracterstica
acte st ca
fundamental que los compartimientos vecinos vertical y
horizontalmente (pero no diagonalmente) corresponden a
MINTERMS o MAXTERMS que difieren solamente en el
valor de una variable (numeracin en Cdigo Gray)
Gray).
En un compartimiento
p
la variable considerada aparece
p
complementada y en el otro compartimiento aparece sin
co p e e ta
complementar.
Esta propiedad es consecuencia directa del ordenamiento
que se ha dado a los compartimientos, porque de un
compartimiento a otro solo cambia el valor de una variable.
10
03-01-2012
25
03-01-2012
Pgina
26
03-01-2012
Pgina
21

Diagramas de Karnaugh alternativos para 2 variables (A,B):
A
A
Ver secuencia 0,1, 3, 2
AB
B
0
1
00
01
11
10
en los compartimentos.
0
2
0
3
2
0
1
Al p
pasar de un comparp
1
3
timiento
a
otro
cambia
1
un solo bit.
bit
B
Diagramas de Karnaugh para 3 variables (A,B,C):
A
AB
C 00 01 11 10
Observar secuencias 0,2,6,4
, , , y
6
4
2
0 0
1,3,7,5 en los compartimentos.
7
5
1
3
Al pasar de un compartimiento
C 1
a otro cambia un solo un bit.
03-01-2012
Pgina
24
TEMA 3
3c:
Captulo DOS:
Funciones Lgicas.
Microprocesadores .
Microprocesadores
03-01-2012
Pgina
Esta propiedad radica en el ordenamiento que se ha dado a

los compartimientos, donde de un compartimiento a otro
solo cambia el valor de una sola variable.
1
03-01-2012
Pgina
AB
CD 00
00 0
AB
CD 00
01 11 10
12 8
4
13
00 0
MINTERMS que
son adyacente
lgicos pero no
geomtricos:
01
3
11
15
11
14
10
1
2
10
AB C ACD B CD
Hay casos en que los MINTERMS o MAXTERMS no son

adyacente geomtricos, pero s son adyacentes lgicos.
4
03-01-2012
Hemos visto que la combinacin de 2 (21) compartimientos

adyacentes lgicos permite eliminar una variable.
11
De manera similar, 2n compartimientos adyacentes lgicos

se p
pueden combinar p
para eliminar n variables ((siendo n
entero).
00 0
1
01
11
13
1
2
11
10
14
10
A modo
d d
de ejemplo,
j
l a continuacin
ti
i se presentan
t di
distintos
ti t
casos de 4 y 8 compartimientos lgicos adyacentes.
7
Pgina
10
13
m 6 m14 BCD
01
14
10
m13 m15 ABD
11
1
1
1
3
15
11
1
2
14
10
10
En m6+m
m14 se elimina A y en m13+m
m15 se elimina C.
13
03-01-2012
Pgina
DIAGRAMAS DE KARNAUGH. MINTERMS

AGRUPACIONES MAYORES.
MAYORES 4 compartimientos
AB
CD 00
01 11 10
12 8
4
00 0
AB
CD 00
01 11 10
12 8
4
00 0
01 11 10
12 8
4
9
1
15
11
14
10
01
13
15
11
14
10
13
15
11
14
10
01
11
10
m0 m2 m8 m10
14
11
B C D B CD B D C C B D
12
15
m1 m5 m3 m 7
ACD ACD AD C C AD
2
10
ABD ABD AD B B AD
03-01-2012
11
00 0
m 0 m8 m 2 m10
15
11
10
01
Pgina
13
11
m1 m3 m5 m 7
No resulta posible agrupar los 4 MINTERMS
11
10
Tambin hemos visto que aquellos compartimientos cuyo

nmero de compartimiento
p
difieren entre s en 2n ((con n
entero) son compartimientos adyacentes lgicos.
03-01-2012
ABC ACD AB D
1
6
As, se simplificaron 2 trminos (MINTERMS) de 4 variables

por un nico trmino de 3 variables.
c/uno p
01
15
13
m 2 m3 m8 m12 m8 m10
m8 m12 =ABCD ABCD ACD B B ACD
AB
CD 00
00 01
01 11 10
12 8
4
Pares de MINTERMS adyacentes

y
fsicamente p
pero q
que no
son adyacentes lgicamente.
AB
CD 00 01 11 10
01 11 10
12 8
4
Pgina
AB
CD 00

ADYACENCIAS FISICAS PERO NO LGICAS


AGRUPACIONES MAYORES
Ambos MINTERMS difieren solamente

en el valor de B que en un caso est
complementado
p
y en el otro sin
complementar. Combinando ambos
MINTERMS resulta:
12
00 0
01
m10 con m8 m2
m 2 m 3 m8 m12 m 2 m10
Los MINTERMS o MAXTERMS que son adyacentes

geomtricos tambin son adyacentes lgicos.
Pgina

ADYACENCIAS LGICAS
Como conclusin,
conclusin cualquier par de MINTERMS o
MAXTERMS adyacentes se pueden combinar en un trmino
ms sencillo que contendr una variable menos que los
MINTERMS o MAXTERMS iniciales.
03-01-2012
m12 12 1100 ABCD
E
En un compartimiento
ti i t esta
t variable
i bl aparece complemental
t
da y en el otro compartimiento aparece sin complementar.
La gran ventaja de usar los Diagramas de Karnaugh

consiste en visualizar fcilmente los MINTERMS o
MAXTERMS adyacentes
y
lo q
que p
permite realizar una
simplificacin de la funcin.
Pgina
Como ejemplo consideremos los siguientes 2 MINTERMS:

AB
m8 8 1000 ABCD
CD 00 01 11 10
Los Diagramas
g
de Karnaugh
g tienen como caracterstica
fundamental que los compartimientos vecinos vertical y
horizontalmente (pero no diagonalmente) corresponden a
MINTERMS o MAXTERMS que difieren solamente en el
valor
l d
de una variable
i bl ((numeracin
i en Cdi
Cdigo G
Gray).
)
03-01-2012
10
4 6 12 14 BD
m 4,6,12,14
1 5 9 13 CD
m 1,5,9,13
A B D AB D B D A A B D
8
03-01-2012
Pgina

AB
CD 00
00 0
1
01
11
13
13
15
11
14
10
11
15
11
14
10
10
0 1 2 3 4 5 6 7 A
m 0,1,2,3,4,5,6,7
10
1
01
11
0
3
00 0
01
11
15
11
14
10
03-01-2012
13
12
16
20
28
24
13
17
21
29
15
15
11
19
23
31
27
14
10
18
Pgina
25
29
21
17
15
11
27
31
23
19
22
30
14
10
26
30
22
18
03-01-2012
Pgina
16
11
0
6
14
03-01-2012
Pgina
M 0 M1M 4 M 5 A B C D A B C D
10
ABC DD
12
A=1
A=0
00 01 11 10
12 8
4
00 0
00 01 11
16 20 28
10
24
13
17
21
29
15
15
11
19
23
31
3
27
14
10
18
22
30
26
01
11
Misma numeracin
entre ambas
subsecciones de 4
variables (B
(B,C,D,E)
C D E)
10
Esta variante de Diagrama

g
de Karnaugh
g de 5 variables
permite visualizar fcilmente los compartimentos con
adyacencia lgica
lgica, porque en cada una de las 2 secciones
de 4 variables (A=0 y A=1) siguen conservndose los
trminos adyacentes previamente definidos
definidos.
03-01-2012
Pgina
15
DIAGRAMAS DE KARNAUGH. APLICACIN
.... las siguientes consideraciones (Continuacin):

2) Cada agrupacin debe comprender el mayor nmero
posible de compartimientos con el objeto de lograr el
menor nmero de agrupaciones posibles.
17
3) Las agrupaciones se denominan primos implicantes

(o productos)
productos).
4) Algunos primos implicantes se denominan
esenciales porque contienen algn MINTERMS /
MAXTERMS que no es parte de ningn otro primo
implicante.
03-01-2012
Pgina
ABCD ABCD
Pgina
DE
14
1) Cada MINTERMS / MAXTERMS debe estar incluido al

menos una vez en una agrupacin de compartimientos.
R
Recordar
d que un compartimiento
ti i t puede
d participar
ti i
en
ms de una agrupacin.
26
03-01-2012
Numeracin en Cdigo
Gray
C
C
dem variante anterior de Diagrama de Karnaugh con
forma alternativa de notacin p
para las variables lgicas.
g
03-01-2012
13
Numeracin
N
i espejada
j d
entre ambas subsecciones de 4 variables
(B,C,D,E).
Cuando una funcin lgica se ha expresado mediante

MINTERMS o MAXTERMS es posible simplificar dicha
funcin empleando Diagramas de Karnaugh.
Para ello se deben tener en cuenta las siguientes
consideraciones:
15
M 0 M1M 4 M 5 A C B B A C
DIAGRAMAS DE KARNAUGH. 5 VARIABLES
Esta ventaja se pierde cuando se trabaja con ms de 6

variables. En estos casos se trabaja con Tablas de Verdad.
Pgina
M 0 M1M 4 M 5 A B C D D
Los Diagramas de Karnaugh son tiles porque permiten

visualizar trminos adyacentes lgicamente.
0 1 2 3 8 9 10 11 B
M 0,1,2,3,8,9,10,11
13
10
11
001 011 010 110 111 101 100

12 8
24 28 20 16
4
BC
10
Pgina
0
2
10
13
03-01-2012
ACD BB ACD
Adems, en el caso de MAXTERMS una variable se

complementa o no aplicando el criterio inverso al aplicado
en MINTERMS.
ABC
DE 000
01 11 10
12 8
4
M11M15 A B C D A B C D
0
3
11
01 11 10
12 8
4
1
01
DIAGRAMAS DE KARNAUGH. MAXTERMS

AGRUPACIONES. EJEMPLOS
00 0
00 0
Se debe tener en cuenta que la agrupacin de ceros

conduce a una suma (en vez de a un producto) de
variables.
variables
Pgina
AB
CD 00
AB
CD 00
P
Para los
l MAXTERMS tanto la
l agrupacin
i d
de ceros como lla
eliminacin de variables se rigen por los mismos criterios
empleados para MINTERMS.
0 2 4 6 8 10 12 14 D
m 0,2,4,6,8,10,12,14
03-01-2012

AGRUPACIONES. EJEMPLOS
Consideremos ahora MAXTERMS que estn

representados por ceros en los Diagramas de Karnaugh.
01 11 10
12 8
4
01
1
6
2
10
1
5
AB
CD 00
00 0
1
01 11 10
12 8
4

AGRUPACIONES CRITERIOS
AGRUPACIONES.
18
Ejemplos
Ej
l d
de primos
i
i li
implicantes
esenciales:
i l
AB
CD 00
01 11 10
12 8
4
00 0
00 0
01
11
AB
CD 00
13
15
01
11
11
14
13
15
11
14
10
10
1
6
Pgina
19
03-01-2012
Pgina
20
Minimizacin de una funcin expresada en MINTERMS:

AB
AB
CD 00 01 11 10 CD 00 01 11 10
Minimizacin de una funcin expresada en MINTERMS:
00 0
13
1
3
15
1
2
14
10
00 0
01
11
12
9
11
01
11
15
1
2
10
13
10
m 6 ABCD
m 0 m1 ABC
12
14
1
11
1
10
m1 m5 m9 m13 CD
m1 m3 m9 m11 BD
m9 m11 m13 m15 AD
Identificacin de Primos Implicantes Esenciales de:

Un Compartimiento: m6
Dos compartimientos:
p
m0+m1 y m12+m13
Cuatro compartimientos: m1+m5+ m9+m13 y m1+m3+ m9+m11
y m9+m
m11+m
m13+m
m15
03-01-2012
Pgina
22
A
C
D
03-01-2012
M 5 M 7 M13 M15 B D
M 6 M 7 M14 M15 B C
ABC
ABC
C
D
CD
A
D
03-01-2012
11
00 0
C+D
f(A B C D)
f(A,B,C,D)
AD
f ABCD ABC ABC

CD AD BD
BD
Pgina
23
01
B+D
B D B C
Pgina
11
13
1
3
1
7
1
1
15
1
2
10
14
1
9
1
11
03-01-2012
11
13
15
14
M 3M 7 M11M15 C D
14
M 5 M 7 M13 M15 B D
11
M 6 M 7 M14 M15 B C
0
10
Identificacin de Primos Implicantes Esenciales de:

Un Compartimiento: ninguno
Dos compartimientos:
p
M0M4
Cuatro compartimientos: M3M7M11M15 y M5M7M13M15 y
M6M7M14M15
03-01-2012
Pgina
24
Funcin incompletamente especificada

especificada, con estados NO
IMPORTA (do not care) indicados con una funcin d:
1) Colocar
C l
los
l correspondientes
di t 1 ( 0) y X ((no iimporta)
t )
en cada compartimiento del Diagrama de Karnaugh.
2) Minimizar la funcin a partir del Diagrama de Karnaugh.
00 0
1
01
10
11
f A,B,C,D
, , , C A
Pgina
13
15
11
M0M4 A C D
AB
CD 00
0
3
12
f A,B,C,D m 1,2,5,6,9 d 10,11,13,14,15
21
01 11 10
12 8
4
01
10
10
i MINTERM
nico
25
AB
CD 00
00 0
01 11 10
12 8
4
f A C D C D
10
f(A,B,C,D)
Funcin no expresada en MINTERMS/MAXTERMS:

1) Colocar los correspondientes 1 ( 0) en cada compartig
de Karnaugh.
g
miento del Diagrama
2) Minimizar la funcin a partir del Diagrama de Karnaugh.
AB
CD 00
B+C
B
D
Pgina
01
f A,B,C,D
A B C D ABCD AC BCD A
A+C+D
00 0
ABCD
A
03-01-2012
Minimizacin de una funcin expresada en MAXTERMS:
M0M4 A C D
M 3M 7 M11M15 C D
A
B
C
D
5) Si quedan compartimientos sin agrupar pueden

combinarse arbitrariamente con otros yya agrupados
g p
o
no, tratando de incluirlos en el menor nmero de grupos
posibles
posibles.
Minimizacin de una funcin expresada en MAXTERMS:

AB
CD 00 01 11 10
m1 m 5 m 9 m13 CD
m 9 m11 m13 m15 AD
m1 m 3 m 9 m11 BD
m 6 ABCD
m 0 m1 ABC
m12 m13 ABC
m12 m13 ABC
4) Repetir la anterior identificacin de compartimientos

para combinaciones de 8,16,.2n compartimientos.
2) Identificar los compartimientos que pueden combinarse

con otro de una sola forma.
S omiten
Se
it llos compartimientos
ti i t que puedan
d combinarse
bi
de a 2 en ms de una sola forma.
En ambos Diagramas de Karnaugh todos los agrupamientos

de 2 compartimientos son primos implicantes esenciales,
mientras que los agrupamientos de 4 compartimientos (en
punteada)) no son p
primos implicantes
p
esenciales.
lnea p
03-01-2012
3) Id
Identificar
tifi
l compartimientos
los
ti i t que pueden
d combinarse
bi
con otros 3 de una sola forma.
Se omiten aquellos compartimientos los que puedan
combinarse de a 4 en ms de una forma.
1)) Detectar los primos

p
implicantes
p
esenciales de un
compartimiento, es decir, aquellos compartimientos que
no pueden combinarse con otros
otros.
1
5
deben seguirse las siguientes reglas (Continuacin):
Para simplificar la funcin lgica deben seguirse las

siguientes
g
reglas:
g
01 11 10
12 8
4
1
3
2
10
10
03-01-2012
10
13
1
3
X
15
X
2
26
01 11 10
12 8
4
14
MINTERMs
NO IMPORTA
f A,B,C,D CD CD
11
X
10
Pgina
27
SISTEMAS COMBINACIONALES.
CONMUTADOR OPERADO POR LGICA
TEMA 4
4:
COMPUERTAS NOR Y NAND
El circuito izquierdo es una llave de conmutacin lgica

realizada con un transistor
transistor. El circuito derecho es una
representacin esquemtica del conmutador operado por
g
El circuito de abajo
j es una representacin lgica.
g
lgica.
SISTEMAS COMBINACIONALES
El circuito izquierdo es una compuerta NOR de 2 entradas.

El circuito derecho es una compuerta NAND de 2 entradas
entradas.
Captulo TRES:
Circuitos Combinacionales Bsicos.
Microprocesadores .
Microprocesadores
03-01-2012
Pgina
15-12-2012
Pgina
15-12-2012
Pgina
COMPUERTAS NOR Y NAND
SALIDA TOTEM-POLE
SALIDA DE TRES ESTADOS (TRI-STATE)
El circuito muestra el AND cableado de 2 compuertas NAND
El circuito izquierdo muestra la corriente entrante en 0.

El circuito del centro muestra la corriente saliente en 1
1
donde la carga del capacitor C retarda el
establecimiento del 1
1.
El circuito derecho, configuracin Totem-Pole, ofrece
j Z p
para ambos estados lgicos.
g
baja
Una modificacin en la salida del TOTEM-POLE consiste en

agregar una seal de Habilitacin (Enable)
(Enable).
Si el TOTEM-POLE est habilitado (Enable activo), la salida
es el complemento de la entrada.
Si el TOTEM-POLE est deshabilitado (Enable desactivo),
la salida est en TRI-STATE.
15-12-2012
Pgina
15-12-2012
SALIDA DE TRES ESTADOS (TRI-STATE)
Las figuras muestras la representacin de algunas
compuertas lgicas con TRI-STATE.
La figura izquierda muestra un AND de 2 entradas
con TRI-STATE.
La figura del centro muestra un Inversor con TRISTATE.
La figura derecha muestra un NOR de 2 entradas
con TRI-STATE.
15-12-2012
Pgina
Pgina
15-12-2012
Pgina
DECODIFICADORES
DECODIFICADORES
La caracterstica principal de un DECODIFICADOR es que

para cualquier combinacin de las entradas solamente una
de sus salidas est en 1. Para seleccionar m salidas, el
decodificador debe tener n entradas de modo que 2n m.
La Figura muestra el circuito y la Tabla de Verdad (muestra
solo los 1) de un Decodificador de 2 entradas (22=4 salidas)
La Tabla de Verdad de un Decodificador de nmeros Binarios

a nmeros BCD (Decimal Codificado Binario) es:
A3 A2 A1 A0 0 1 2 3 4 5 6 7 8 9
0 0 0 0 1
0 0 0 1
1
0 0 1 0
1
0 0 1 1
1
A 1 A 0 O0 O1 O2 O3
0 0 1
0 1
1
1 0
1
1 1
1
15-12-2012
Pgina
0
0
0
0
1
15-12-2012 1
1
1
1
1
0
0
0
0
1
1
0
0
0
1
0
1
0
1
1
1
1
1
1
Pgina
DECODIFICADORES
Los bits de entrada de un Decodificador pueden interpretarse
como una direccin
direccin, porque una dada direccin activa una
nica salida, ver Decodificador de 3 bits (A2, A1 y A0).
15-12-2012
Pgina
10
CODIFICADORES
Un Codificador realiza la funcin inversa de un
Decodificador.
Decodificador
En un Codificador siempre hay una entrada que es
dif
diferente
t a llas d
dems,
y esa entrada
t d es lla entrada
t d
activa.
Por lo general, las entradas de un Codificador son
las salidas de un Decodificador.
En la salida del Codificador aparece un cdigo
(palabra de cdigo) para el valor activo de cada
lnea de entrada.
Generalmente no se necesitan relaciones
Generalmente,
especiales entre el nmero de lneas de entrada y el
nmero de lneas de salida
salida.
15-12-2012
CONVERSORES DE CDIGO
Pgina
11
13
MULTIPLEXORES
Un ejemplo interesante de Conversor de Cdigo es el que

convierte de BCD a 7 segmentos
segmentos.
Las salidas de este Conversor de Cdigo pueden ser
utilizadas como entradas de un Visualizadores de 7
segmentos a LEDs.
Este Visualizador se muestra en figura (a) mientras que en
figuras (b), (c) y (d) se muestran respectivamente los
segmentos (LEDs) que generan los nmeros 1, 3 y 5.
15-12-2012
Pgina
14
El anterior Multiplexor de 2 niveles AND-OR tambin puede

ser usado como generador de una funcin lgica
dependiente de S0 a S1, y seleccionada por I0 a I3.
Si I0=I1=I2=I3=1, en las salidas G0 a G3 se obtienen los
respectivos Minterm de S0 y S1:
m 0 S1 S 0
m1 S1 S 0
m 2 S1S0
m3 S1S 0
En la salida Z se tiene la suma de
los Minterm habilitados por I0 a I3.
Por ejemplo, si se quiere generar:
Z S1 S1 S 0 S1 S 0 S0 S1 S 0
Z S1 S 0 S1 S 0 S1S0
Z m 0 m1 m 2
Se deber hacer que:
I0 I1 I 2 1
e
I3 0
Pgina
I3
16
15-12-2012
Pgina
I2
I1
I0
A7 A6 A5 A4 A3 A2 A1 A0
1
1
0
1
1
1
1
0
1
1
1
15-12-2012
1
0
1
0
1
1
1
0
0
0
1
1
0
1
0
1
1
0
1
0
1
1
0
1
Pgina
12
MULTIPLEXOR como generador de funciones
El Multiplexor es un conmutador que selecciona como salida

a una de sus varias entradas
entradas.
La figura izquierda muestra un esquema funcional de un
g
derecha muestra una estructura lgica
g
Multiplexor y la figura
del mismo multiplexor.
15-12-2012
El ejemplo muestra la Tabla de Verdad y el circuito de un

Codificador de 4 entradas y ocho salidas.
A veces se necesita convertir una informacin codificada a

otro cdigo
cdigo.
El circuito lgico que realiza esta operacin de cambio de
cdigo se denomina Conversor de Cdigo.
Un Conversor de Cdigo se puede construir conectando las
entradas a un Decodificador cuyas salidas se conectan a la
entrada de un Codificador. Este tipo de Conversor de Cdigo
se muestra en la figura el cual convierte de Cdigo A a B.
15-12-2012
Pgina
CODIFICADORES
17
La figura muestra la Tabla de Verdad del Conversor de

Cdigo BCD a 7 segmentos
segmentos.
15-12-2012
Nmero
A2
A1
A0
1
2
3
4
5
6
7
8
9
0
0
0
1
1
1
1
0
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
Pgina
1
a b c d e f g
1 1 1 1 1 1 0
0
1
1
0
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
1
1
1
0
1
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
0
0
0
0
1
1
1
0
1
1
0
1
1
1
1
1
0
1
1
15
MULTIPLEXACIN con salida Colector Abierto
La multiplexacin permite seleccionar una seal entre varias

para
pa
a acoplarla
acop a a a u
una
a
nica
ca sa
salida.
da Existen
ste d
diversas
e sas formas
o as de
realizar la multiplexacin.
La figura muestra n Conmutadores
operados
d por l
lgica
i cuyas salidas
lid
son Colector Abierto y controlados
por puertas AND
AND.
Las puertas AND tienen una
entrada externa de ENABLE y otra
entrada generada en forma interna
(irrelevante para esta discusin).
Las
L salidas
lid colector
l t abierto
bi t d
de llos
n circuitos estn en paralelo y
conectadas a R
R, y configuran una
puerta NOR.
Ser necesario un decodificador
para habilitar c/circuito de a uno.
15-12-2012
Pgina
18
MULTIPLEXACIN con salida de 3 Estados
DEMULTIPLEXACIN
Las salidas de 3 Estados pueden ser multiplexadas sin

necesidad de agregar un multiplexor
multiplexor.
Una salida de 3 Estados no habilitada est desconectada de
la lnea de salida.
Por consiguiente, para realizar la multiplexacin solo se
requiere conectar todas las salidas a la nica lnea de salida
e imponer como condicin que se habilita una sola salida de
3 Estados a la vez utilizando un decodificador a tal fin.
La principal razn para incorporar salidas de 3 Estados es
para poder multiplexar sin utilizar un multiplexor explcito.
Esta caracterstica de salidas con 3 Estados permite armar
Buses (conjuntos de seales que se utilizan para un dado
fin).
Por ejemplo, el Bus de Datos de una computadora que podr
ser usado para sacar informacin de distintos dispositivos
estando habilitado un solo dispositivo por vez
vez.
15-12-2012
Pgina
19
DEMULTIPLEXACIN
La Demultiplexacin se utiliza cuando se tienen varias

fuentes de informacin y varios destinatarios para dichas
fuentes.
Una forma de transmitir la informacin consiste en
disponer de un bus de datos (varios bits de informacin)
entre cada fuente (transmisor) y cada destinatario
(receptor).
Adems de costosa y no prctica, esta solucin no es
lgica puesto que no todo el tiempo cada fuente quiere
enviar informacin a cada destinatario.
Por ello se recurre a la Multiplexacin donde utilizamos
un nico bus para todas las fuentes.
De la misma manera se recurre a la Demultiplexacin
que toma la informacin del nico bus de datos y la
di i all d
dirige
destinatario
ti t i ((receptor)
t ) que corresponda.
d
15-12-2012
Pgina
20
La Figura muestra un Demultiplexor de 1 a 4 lneas (bits).

La
L estructura
t t
es similar
i il a un D
Decodificador
difi d con ell agregado
d
de una entrada adicional en cada puerta a la que se conecta
una lnea del bus
bus.
Dependiendo
p
de la
direccin de entrada
(A1 y A0) los datos (1
bit en ejemplo)
j
l ) sern
dirigidos a uno de 4
destinatarios.
destinatarios
15-12-2012
Pgina
21
SISTEMAS SECUENCIALES. INTRODUCCIN
TEMA 5
5a-1:
1
SISTEMAS SECUENCIALES
PARTE 1
Captulo CUATRO:
Flip-Flops,
p
p , Registros
g
y Contadores.
Mi
Microprocesadores.
d
Herbert Taub. McGraw

McGraw-Hill.
Hill.
18-01-2012
Pgina
Los Sistemas COMBINACIONALES son aquellos

sistemas lgicos en los cuales los estados de sus
salidas dependen exclusivamente de los estados
de sus entradas,, y no tienen conexiones entre
entradas y salidas..
Ms an,
an en los Sistemas COMBINACIONALES
los estados de las salidas actuales estn
d t
determinadas
i d por llos estados
t d d
de llas entradas
t d
actuales, y no dependen de los estados anteriores
de las entradas.
Obviamente,, cuando las entradas cambian hayy un
breve periodo transitorio durante el cual las salidas
no reflejan el estado de las entradas
entradas.
18-01-2012
SISTEMAS SECUENCIALES.
CERROJO o LATCH ESTTICO
R
Q Q
0
1
1
0
Son dispositivos ideales para almacenar o registrar

estados p
porque
q retienen sus salidas sin intervencin
externa.
esu ta necesario
ecesa o pode
poder modificar
od ca e
el estado a registrar.
eg st a
Resulta
18-01-2012
Pgina
Pgina
Los Sistemas SECUENCIALES son aquellos

sistemas lgicos en los cuales los estados de sus
p
de los estados de
salidas adems de depender
sus entradas dependen de los estados previos de
sus salidas.
O sea que en los Sistemas SECUENCIALES las
salidas no solo dependen de las entradas actuales
sino tambin de su historia, es decir de los valores
previos de sus entradas,
entradas o secuencia de cambios
en sus entradas.
18-01-2012
G1
G2
Q S
Q n 1 Q n 1
Qn
Qn
0
1
Q R
S R
Q
Q
0 01 01
1 0
1
0 1
0
1 X
X
Los terminales extras de entrada sirven como entradas de

control: Set (S) y Reset (R).
Si R=0
R 0 y S=0
S 0G2el Latch no cambia el estado de sus salidas.
Si R=1 y S=0 entonces la salida de G1 es forzada a 0
((Q=0)) y la salida de G2 es forzada a 1 ((Q=1).
)
(Q=1) y la salida de G2 es forzada a 0 (Q=0).
Si R=S=1 es un comando prohibido porque el estado final
depender de la velocidad de cambio de cada NOR y, por
lo tanto
tanto, resulta impredecible (Q=X y Q=X)
Q=X).
18-01-2012
Pgina
CONMUTADOR SIN REBOTE
CONMUTADOR SIN REBOTE
Circuito para obtener un conmutador lgico cuya salida es

V0 que puede tomar los valores V0=V
V y V0=0
0
Para obtener un conmutador sin rebote se agrega un Latch

o Cerrojo
C
j cuyas entradas
t d S
Sett y R
Resett estn
t a ti
tierra a
travs de resistencias.
S
R
Pgina
G1
Los conmutadores (llave A-B) mecnicos tienen rebotes.

Cuando conmuta de 0 a 1
1, si rebota
rebota en la posicin A
A, que
es el 1 lgico, la salida indicar 0 lgico, como si estuviera
en p
posicin B ((aunque
q no llegue
g a la p
posicin B).
)
Pgina
18-01-2012
Pgina
LATCH O CERROJO CON HABILITACIN
S
S
G1
G2
Set y Reset son entradas de datos y determinan la salida.

A veces es necesario tener una seal de Habilitacin
(Enable) que permita conectar/desconectar la fuente de

d t de
datos
d llas entradas
t d S
Sett y R
Resett d
dell L
Latch
t h G1
G1-G2.
G2
Si el conmutador est en Set (S=1 y R=0) ser Q=1.

(S 0 y R=1)
R 1) ser Q=0.
Q 0.
Si el conmutador est en Reset (S=0
Si el conmutador rebota (S=R=0) ser Qn+1=Qn.
18-01-2012
Q n 1 Q n 1
X
X
1
0
0
1
G2
Q R
R
Qn
Qn
Tiene seales de control negadas Set (S) y Reset (R).
Si R=1 y S=1 el Latch no cambia el estado de sus salidas.
Si R=S=0 es un comando prohibido porque el estado final
depender de la velocidad de cambio de cada NAND y, por
lo tanto
tanto, resulta impredecible (Q=X y Q=X)
Q=X).
R
V
Q
X
0
1
01
18-01-2012
S R Q
0 0 X
0 1 1
1 0 0
Q
1 1 01
Q S
Tiempo
CERROJO o LATCH
LATCH con Puertas NAND
CERROJO o LATCH
LATCH con Puertas NOR
Un Cerrojo o LATCH esttico est formado por 2

inversores donde la salida de un inversor est conectada a
la entrada del otro inversor.
Ambas salidas son complementarias
complementarias.
SISTEMAS SECUENCIALES. INTRODUCCIN
Pgina
Latch con/sin seal Enable se llaman Dinmicos/Estticos.

8
18-01-2012
Pgina
LATCH O CERROJO CON HABILITACIN
LATCH O CERROJO TRANSPARENTE
TRANSPARENTE
Al Latch D se lo denomina Transparente porque cuando
est habilitado la salida Q es igual a la entrada D.
SECUENCIAMIENTO
S
G1
Las puertas lgicas introducen retrasos en la propagacin

de las seales lgicas que procesan
procesan.
Estos retrasos son diferentes para distintas puertas del
mismo
i
titipo y d
dell mismo
i
ffabricante.
bi
t
Incluso, la misma puerta introduce retrasos diferentes por

envejecimiento o por cambios ambientales.
G2
Como conclusin,, las seales lgicas

g
q
que se transmiten p
por
muchas puertas pueden experimentar retrasos de
propagacin
g
difciles de predecir y sujetos
j
a cambios
considerables.
R
Dado que hay un solo bit de dato y su complemento, la
lnea de datos puede ser una sola
sola, como ocurre en Latch D
D.
18-01-2012
Pgina
10
En el diagrama de tiempo se observa que cuando E=1 , la

salida Q copia a la entrada D.
18-01-2012
SECUENCIAMIENTO
G3
G2
C
18-01-2012
Pgina
13
18-01-2012
Pgina
18-01-2012
Pgina
12
LIMITACIN DEL LATCH COMO ALMACENADOR
Por ejemplo, en un Latch o Cerrojo un nivel incorrecto de

b
breve
d
duracin
i en llas entradas
t d S
Set-Reset
tR
t afectar
f t la
l salida
lid
que podr quedar indefinidamente en un estado incorrecto.
Por
P ello,
ll es conveniente
i t contar
t con una seal
l auxiliar
ili
(Enable) que determine el instante exacto a partir del cual
es vlida la salida
salida.
De esta manera, se puede demorar la respuesta del
Latch hasta que todas las seales alcancen sus niveles
lgicos finales.
En sistemas sncronos (poseen un reloj) esta misma seal
auxiliar (Enable) es derivada del reloj (clock) del sistema y
se la denomina Onda de Secuenciamiento.
La velocidad mxima del reloj depender de los retardos
propagacin
p g
de las seales.
de p
G1
1
0
11
SECUENCIAMIENTO
En el ejemplo se observa que frente al

cambio
bi 0 a 1 d
de lla entrada
t d A
A, ell
tiempo de propagacin diferente de
las puertas G1 y G2 produce
transitoriamente en la salida Z un
cambio incorrecto (hazard) tipo pulso
pulso.
1
Pgina
Los retardos no considerados apropiadamente pueden

producir seales que adopten niveles lgicos distintos a los
pensados.
p
14
Los sistema digitales sncronos tienen 2 caractersticas

generales:
1) Todos
T d llos elementos
l
t d
de almacenamiento
l
i t usan ell mismo
i
reloj.
2) Las entradas de datos para almacenamiento pueden
provenir de otros dispositivos de almacenamiento
Por eso, habr problemas si se usan los Latches ya
descritos.
18-01-2012
Pgina
15
EJEMPLO: Queremos hacer un Registro

g
de
Desplazamiento que acte con el cambio de 0 a 1 del
Reloj.
Queremos q
que en el p
primer ciclo de relojj el p
primer Latch
tome el estado Q1=1. Para ello debe ser S1=1 y R1=0.
Con el esquema planteado vemos que a partir de que el

reloj
l j ttoma ell valor
l 1 se observa
b
que lluego d
de un titiempo tpd
la salida Q1 se hace 1 y luego de otro tiempo tpd la salida Q2
tambin toma el valor 1 (sin esperar al siguiente ciclo)
ciclo).
El primer Latch recibe datos de una fuente externa y para

p
)
cada cambio del relojj la informacin avanza ((se desplaza)
de un latch al siguiente.
Veamos un ejemplo con 2 Latches:
18-01-2012
Pgina
16
Queremos que en el segundo ciclo de reloj el segundo

Latch tome el estado Q2=1. Para ello debe ser S2=Q1=1 y
Q1=0.
R2=Q
Si el esquema funcionara podramos seguir agregando
Latches en cascada para lograr hasta obtener el Registro
de Desplazamiento con la cantidad de bits necesarios.
18-01-2012
Pgina
17
CONCLUSIN:
El Latch o Cerrojo
j tiene
problemas para trabajar
en sistemas sncronos
sncronos.
18-01-2012
Pgina
18
FLIP FLOP MAESTRO
FLIP-FLOP
MAESTRO-ESCLAVO
ESCLAVO
FLIP FLOP MAESTRO
FLIP-FLOP
MAESTRO-ESCLAVO
ESCLAVO
El Flip-Flop Maestro-Esclavo (Master-Slave) es un

dispositivo de almacenamiento no transparente que tiene 2
Cerrojos (Latches) denominando Maestro (Master) al Latch
2A-2B
2A
2B (entrada),
(entrada) y Esclavo (Slave) al Latch 4A-4B
4A 4B (salida):
S SM
R RM
1B
Q M SS
2A
3B
2B
1A
4A
4B
R RM
Relojj C
E l
Esclavo
M t
Maestro
Pgina
19
18-01-2012
FLIP FLOP MAESTRO
FLIP-FLOP
MAESTRO-ESCLAVO
ESCLAVO
q
que
e ccuando
ando se g
guarda
arda los datos de entrada en el Latch Maestro
Maestro, el
Latch Esclavo est deshabilitado.
guardan los datos del Latch Maestro en el Latch
Que cuando se g
Esclavo, la entrada de datos al Latch Maestro est deshabilitada.
R RM
1B
3A
3B
2B
1A
4A
4B
2B
1A
3B
4B
20
Esclavo
Tabla de Verdad
22
Smbolo
Qn
0
1
1
0
C
R
Las entradas de Set-Reset (S-R) estn activas cuando el

Reloj (Clock) est bajo (C=1).
Pgina
QS Q
4B
QS Q
I
Pgina
Esclavo
21
Cuando el reloj cambia del nivel bajo al alto, las Puertas de

Acoplamiento deben deshabilitarse antes que se habiliten
las Puertas de Entrada.
Cuando el reloj cambia del nivel alto al bajo
bajo, las Puertas de
Entrada deben deshabilitarse antes que se habiliten las
p
Puertas de Acoplamiento.
Si en el anterior ejemplo se hubieran usado Flip-Flops

Maestro-Esclavo
Maestro
Esclavo en lugar de Latches:
ciclo de reloj
1 lgico
0 lgico
S1=1
Q1
R1=0
Q1
ciclo de reloj
R2
Q2
Q2
habilita
deshabilita
1
Q1
Obt d
Obtendramos
esta
t respuesta:
t
E lugar
En
l
d
de esta
t respuesta:
t
1 lgico
C ((reloj)
l j)
0 lgico
S2
pd
Pgina
Qn
4A
QM RS
Maestro
18-01-2012
Q2
Q n 1 Q n 1
3A
FLIP-FLOP MAESTRO-ESCLAVO
QS Q
El Flip-Flop
Flip Flop Maestro
Maestro-Esclavo
Esclavo analizado tiene la Tabla de
Verdad y el smbolo que lo representa que se muestran:
S R Q
Q
0 0 01 01
0 1 0
1
1 0 1
0
1 1 X
X
Q M SS
3B
2B
1A
R RM
Esclavo
2A
Reloj C
QM R S
Maestro
1B
QS Q
QM R S
Pgina
Cuando el Reloj habilita las Puertas de Acoplamiento, las seales

QM = SS y QM = RS determinan la salida del Latch Esclavo QS-QS.
QS Q
Maestro
Cuando el Reloj habilita las Puertas de Entrada, las seales SM y

RM determinan la salida del Latch Maestro QM-QM.
S SM
4A
QS Q
FLIP-FLOP
FLIP
FLOP MAESTRO-ESCLAVO
MAESTRO ESCLAVO
18-01-2012
3A
Relojj C
18-01-2012
Q M SS
2A
Q M SS
Las Puertas de Entrada y de Acoplamiento son habilitadas

por estados complementarios
p
p
del Reloj.
j
FLIP FLOP MAESTRO-ESCLAVO
FLIP-FLOP
MAESTRO ESCLAVO
En la operacin del Flip-Flop Maestro-Esclavo se destaca:
S SM
2A
QS Q
QM R S
18-01-2012
1B
QS Q
Reloj C
El Flip-Flop Maestro-Esclavo tiene puertas:

de Entrada de Datos (1A-1B) que permite el ingreso de
datos al Latch Maestro.
p
de Datos ((3A-3B)) que
q p
permite la
de Acoplamiento
transferencia de datos del Latch Maestro al Esclavo.
S SM
3A
FLIP FLOP MAESTRO
FLIP-FLOP
MAESTRO-ESCLAVO
ESCLAVO
25
18-01-2012
Pgina
23
18-01-2012
pd
Pgina
24
TEMA 5
5a-2:
2
El Flip-Flop Maestro-Esclavo puede tener Entradas

Directas o Asncronas (Sd y Rd),
) que prevalecen frente a las
Entradas Sncronas (S y R):
Esclavo
Maestro
PARTE 2
QM
Captulo CUATRO:
Flip-Flops,
p
p , Registros
g
y Contadores.
Mi
Microprocesadores.
d

McGraw-Hill.
Hill.
Pgina
QM
Sd
18-01-2012
Rd
0
0
1
1
C
Q
Rd
Pgina
1
1
1
Cada Flip-Flop Maestro-Esclavo necesita un inversor para

tener seales complementarias
p
del relojj p
para aplicar
p
al
Maestro y al Esclavo.
Por lo tanto, en un sistema digital que requieran muchos
Fli Fl
Flip-Flops
se requerirn
i muchos
h iinversores.
Resulta ventajoso invertir el reloj una sola vez y distribuir
ambas seales,
seales sin y con inversin
inversin.
Sera muy conveniente que las seales complementarias
del relojj no se solapen
p
en las transiciones:
Si J=K=0, entonces las puertas 1A y 1B estn

deshabilitadas y la salida no cambia,, o sea Qn+1=Q
Qn.
Si J=0 y K=1, entonces cualquiera sea el valor previo de
Qn su nuevo valor ser Qn+1=0.
Si J=1 y K=0, entonces cualquiera sea el valor previo de
Qn su nuevo valor ser Qn+1=1.
Si J=K=1,
J=K=1 entonces el nuevo valor de la salida ser su
complemento, o sea Qn+1=Qn.
J
Reloj
K
18-01-2012
1A
Latch
1B
J K Q nn1
1
Q
0 0
n
0 1 0
1 0 1
1
Pgina
18-01-2012
Pgina
FLIP-FLOP
FLIP
FLOP DE CONMUTACIN (Toggle)
FLIP-FLOP JK
T Q n 1
0 Qn
1 Qn
1 Qn
18-01-2012
Pgina
X
0
1
0
1
1
0
0 0 1 0 1 Qn
1 0
1
0
0 1
0
1
1 X
X
X
X
1
0
C
Q
Qn
1
0
X
Rd
F
i
i t
Funcionamiento
SNCRONO
Pgina
Hasta ahora se ha evitado la situacin S=R=1 para evitar

salidas ambiguas
ambiguas .
Modificando las puertas de entrada (1A y 1B) del Flip-Flop
RS se logra que el Flip-Flop
Flip Flop conmute cuando S=R=1,
S R 1, o
sea cambie de estado con la transicin del reloj.
La modificacin hace que el cambio que produce el Reloj
no solo dependa de R y S sino tambin de la salida (Q):
J K Q nn1
1
0 0 Qn
0 1 0
1 0 1
1A
L h
Latch
1B
18-01-2012
1 Qn
Pgina
Los Flip-Flops SR o JK tienden a captar los Unos (si usan

puertas
t AND).
AND)
El Latch Maestro se conecta a los datos durante el nivel
alto del Reloj, y la salida cambia, si corresponde, en el
nivel bajo del Reloj (instantes t1 y t2 en Figura).
Despus de t1 todo parece normal ya que con J=K=0 ser
Qn+1=Qn y no hay cambio en t1.
Reloj
Sd
Q n 1 Q n 1
Q
X
FLIP-FLOP
FLIP
FLOP Maestro
Maestro-Esclavo
Esclavo. Captacin Unos
El Flip-Flop de Conmutacin tiene una nica entrada de

control o Toggle (T)
(T).
Si la entrada de control est desactiva (T=0) la salida no
conmuta.
Si la entrada de control est activa (T=1) la salida
conmuta.
Este
E t Flip-Flop
Fli Fl de
d Conmutacin
C
t i puede
d h
hacerse con un Fli
FlipFlop J-K:
T
Reloj
1 1
X
X
X
Q
X
FLIP FLOP JK
FLIP-FLOP
K
Pgina
1 0
1 0
1 1
18-01-2012
J
Reloj
R
lj
18-01-2012
Sd S
0 X
1 X
0 X
Secuenciamiento de 2 Fases
FLIP-FLOP
FLIP
FLOP Master-Slave.
Master Slave DIAGRAMA DE TIEMPO
Para el Flip-Flop Maestro-Esclavo sin Entradas Directas o
Asncronas se tiene el siguiente Diagrama de Tiempo:
Sd
El Flip-Flop Maestro-Esclavo con Entradas Directas o

Asncronas (Sd y Rd),
) tiene los siguientes Smbolo y Tabla
de Verdad:
Smbolo
Tabla de Verdad
No usado
Rd
18-01-2012
FLIP-FLOP MAESTRO-ESCLAVO
FLIP-FLOP
FLIP
FLOP MAESTRO-ESCLAVO
MAESTRO ESCLAVO
1
J (o S) 0
t1
t2
K (o T) 0
1
Q 0
8
18-01-2012
Pgina
FLIP-FLOP
FLIP
FLOP Maestro
Maestro-Esclavo
Esclavo. Captacin Unos
Si J=1 durante una parte del tiempo en donde el Reloj
estuvo alto (antes de t2),
) el Latch Maestro se pondra en
QM=1, y luego de t2 sera Q=1 (ver figura).
Similarmente,
Similarmente si K
K=1
1yQ
Q=1
1 antes de t2, el Latch Maestro se
pondra en QM=0, y luego de t2 sera Q=0.
Si JJ=K=1
K 1 antes d
de t2, entonces Q conmutara
aunque en t2
sea J=K=0.
Reloj
t2
t1
1
J (o S) 0
FLIP-FLOP JK.
JK Activacin por flancos
FLIP-FLOP
FLIP
FLOP Maestro-Esclavo.
Maestro Esclavo Captacin Unos
Entonces, la respuesta del Flip-Flop
Flip Flop est determinada por
la ltima entrada que tome el valor 1 mientras las
entradas estn habilitadas.
Esta caracterstica se denomina Captacin de Unos .
Si el Flip
Flip-Elop
Elop estuviera constituido por Puertas NOR en
lugar de NAND, entonces Captara Ceros.
La
L anterior
t i caracterstica
t ti de
d Captar
C t Unos
U
o Ceros
C
en
algunos casos resulta inaceptable ya que hace que el FlipFl sea susceptible
Flop
tibl a R
Ruidos.
id
K (o R) 0
1
Q 0
18-01-2012
Pgina
10
18-01-2012
Pgina
11
La dificultad de usar Latches en sistemas sincrnicos (con

Reloj) se denomina Problema
Problema de Carreras
Carreras .
Como ya hemos visto, si tenemos 2 Latches (L1 y L2)
donde la salida de uno (L1) es la entrada del otro (L2):
C
S1=1
Q1
R1=0
Q1
S2
Q2
Q2
R2
El Reloj
R l jh
habilita
bilit simultneamente
i lt
t a ambos
b L
Latches
t h que
responden a sus respectivas entradas.
La
L solucin
l i es h
habilitar
bilit d
durante
t muy b
breve titiempo
(pulso de reloj estrecho) las entradas inhabilitando las
entradas antes que los datos puedan cambiar
cambiar, lo que
genera un Problema de Carreras o de velocidad mx.
del reloj
reloj.
18-01-2012
Pgina
12
FLIP-FLOP JK.
FLIP-FLOP JK.
FLIP-FLOP
FLIP
FLOP JK.
Como ya hemos visto, el Problema de Carreras o

velocidad
l id d d
dell reloj
l j se soluciona
l i
con lla estructura
t t
M
Maestrot
Esclavo.
Para
P
ello,
ll ell cambio
bi en lla salida
lid d
de un Fli
Flip-Flop,
Fl
sii
corresponde, se produce en un dado estado del reloj.
Pero
P
h
hemos visto
i t que lla estructura
t t
Maestro-Esclavo
M
t E l
no
resuelve el problema de Captacin de Unos (o de
Ceros).
Ceros)
Este problema se resuelve con un Flip-Flop que sea
activado por los flancos del reloj
reloj. Es decir
decir, que copie los
datos de entrada que estn presentes inmediatamente
antes del flanco activo del reloj
reloj.
El Flip-Flop JK mostrado se activa en el flanco negativo

d lR
del
Reloj,
l j copiando
i d llos d
datos
t d
de entrada
t d que estn
t
presentes inmediatamente antes de dicho flanco.
La
L operacin
i d
de este
t FLIP
FLIP-FLOP
FLOP se basa
b
en ell retardo
t d de
d
transmisin generado por una puerta (1A 2A).
Si inicialmente es Q=0 y Q=1 y si J=1 y K=0, luego de un

ciclo de Reloj ser Q=1 y Q=0 como veremos ahora.
Al inicio es X=0 e Y=1. Cuando Reloj conmute a 1 ser
X=1 e Y=0, propagndose por una puerta (1B) hasta X y
por dos puertas (1A y 1C) hasta Y, o sea llega antes a X.
1B
C Reloj
R l j
1A
1C
Transicin
de disparo
1B
1D
1
0
X
Q
1
0
2C
2A
2D
1C
Pgina
13
18-01-2012
14
FLIP-FLOP
FLIP
FLOP JK.
FLIP-FLOP
FLIP
FLOP JK.
En la entrada de la puerta 1D la secuencia es XY=01 a 11

a 10, ya que o bien X o bien Y estn siempre a 1.
El efecto neto es que la puerta 1D mantiene Q=0, o sea
sin cambio en la salida del Flip-Flop.
Si ahora el Reloj empieza su cambio de 1 a 0, tambin X

cambia antes que Y siendo la secuencia XY=10 a 00 a 01,
ya que ahora hay un breve tiempo (aprox. el tiempo de
propagacin
i en 1A) en ell que X
X=Y=0,
Y 0 que h
har
que Q
Q=1,
1
o sea que el Flip-Flop quedar en el estado Set.
1B
J
1
0
Transicin
de disparo
1B
1D
1A
1C
1
0
C Reloj
R l j
2C
2A
2D
Transicin
de disparo
1A
1C
Pgina
15
FLIP-FLOP
FLIP
FLOP JK.
Observamos que la operacin en conjunto responde al
flanco activo (negativo) del Reloj que aisla al Flip-Flop
de su fuente de datos (J,K), eliminando as el Problema
d Carreras.
de
C
1B
J
1A
1C
1
0
Transicin
de disparo
2C
2A
Pgina
2D
1D
2D
C Reloj
C Reloj
R l j
2B
18-01-2012
18-01-2012
1D
2D
2B
Pgina
2C
2A
2B
18-01-2012
1D
Y
C Reloj
R l j
Transicin
de disparo
1A
2C
2A
2B
2B
16
18-01-2012
Pgina
17
18-01-2012
Pgina
18
FLIP FLOP JK.
FLIP-FLOP
Volvamos al inicio y supongamos otra vez que Q=0, y que
mientras Reloj=1 desaparece una instruccin de Set
(J=1 a J=0, con K=0) antes del flanco activo del reloj.
Vemos que el Flip-Flop responde a la instruccin
actualizada (J=K=0), evitando la Captacin de
U
Unos.
X
1B
1
0
1A
1C
FLIP-FLOP
FLIP
FLOP D
Vimos como se transforma un Latch RS en otro Latch D.

D
S
S
S
S
En muchos sistemas digitales los datos ingresados a FlipFlops estn en sincronismo con el Reloj, y cambian (o no
cambian) una vez por cada ciclo del Reloj.
Cuando suceden, estos cambios se producen poco tiempo
antes de las transiciones de disparo (activas) del Reloj.
Si una secuencia de bits debe retrasarse
retrasarse un ciclo de
Reloj, se puede emplear un Filp-Flop D. Por eso la D
puede interpretarse como Dato (Date) o Retardo (Delay).
G2
2D
19
Un Flip-Flop D alternativo puede ser hecho con 3 Latches.

Las puertas 1 y 2 forman los 2 Flip-Flops
Flip Flops de entrada y las
puertas 3 el Flip-Flop de salida.
Si C=0 ser S=R=1 independiente
p
de D y no cambia Q
Q.
Si siendo D=0 y C=0 se cambia a C=1, ser S=1 y R=0
por lo q
p
que ser Q=0.
Por otra parte, si siendo D=1 y C=0 se cambia a C=1, ser
S=0 y R=1 por lo que ser Q=1.
Pgina
20
3B
22
FLIP-FLOP JK a partir de FLIP-FLOP D
Para D=JQ+KQ (MINTERMS) corresponde el circuito:
K
Q
Y para D=(J+Q)(K+Q) (MAXTERMS) corresponde el circuito:

J
D
3B
R
2B
Dato (D)
1B
2A
2B
25
18-01-2012
Pgina
Pgina
21
El anterior Flip-Flop D tiene caractersticas muy

i t
interesantes,
t
ya que responde
d a un fl
flanco ((positivo)
iti ) d
dell
reloj. Pero no tiene la versatilidad de un Flip-Flop JK.
Se puede armar un Flip-Flop JK a partir de un Flip-Flop D.
Para ello debemos agregar puertas adicionales para
generar la seal D a partir de J y K.
3A
R
Pgina
18-01-2012
K D Q n 1
Qn
0 0
0
0 1
FLIP-FLOP JK a partir de FLIP-FLOP D
En definitiva, cuando C conmute de 0 a 1 (flanco positivo

d l reloj)
del
l j) lla salida
lid Q ttomar
ell valor
l d
de lla entrada
t d D
D.
Los eventuales cambios en D cuando C es positivo no
afectan la salida Q
Q.
Entonces, este Flip-Flop D funciona con el flanco positivo
del Reloj,
Reloj y no exige altas velocidades de conmutacin del
reloj.
Reloj (C)
Pgina
T=Ciclo Reloj T
FLIP FLOP D
FLIP-FLOP
1B
2A
18-01-2012
Dato
3A
Reloj
Reloj
G2
1A
1A
18-01-2012
FF SR
R
18-01-2012
FLIP-FLOP
FLIP
FLOP D
Dato (D)
Flip-Flop
Flip
Flop D
Pgina
Reloj (C)
2B
18-01-2012
G1
Reloj
D
Reloj
2C
2A
C Reloj
R l j
Transicin
de disparo
G1
Algo
g anlogo
g es p
posible hacer con Flip-Flops
p
p RS y D.
Este Flip-Flop D No capta Unos porque nunca es R=S=0
1D
FLIP-FLOP D
23
Qn
18-01-2012
JK
Qn 00
0 0
1
1
01 11 10
6
4
2
0
3
1
7
0
Pgina
MINTERMS
D JQ n KQ n
MAXTERMS
D J Qn K Qn
24
TRANSFERENCIAS REGISTRO A REGISTRO
TEMA 5
5a-3:
3
Un Latch o un Flip-Flop D pueden almacenar o recordar,

recordar
o sea registrar un bit.
PARTE 3
Un conjunto (array) de estos dispositivos es un registro en

el cual podemos almacenar un conjunto de bits o palabra.
Captulo CUATRO:
Flip-Flops,
p
p , Registros
g
y Contadores.
Mi
Microprocesadores.
d

McGraw-Hill.
Hill.
18-01-2012
Pgina
Bus (B)
18-01-2012
Reloj
Pgina
RC3 RC2 RC1 RC0
RB3 RB2 RB1 RB0
D C D C D C D C
J0
Reloj
D C D C D C D C
D C D C D C D C
D0
B RA
Pgina
Secuencia de entrada
Tiempo
FF0
FF1
FF2
FF3
0 Estados iniciales
0 Despus del flanco de Reloj
J2
D1 FF1
FF2
K2
C0 Q1
Q1
C0 Q2
D 2 FF2
C0 Q1
Q2
Q2
C0 Q2
J3
K3
FF3
D1
FF1
Q1
D2
C1
FF2
Q2
D3
C2
FF3
Q3
C3
Flanco 1
Q0
FF0
C0
18-01-2012
D0
Q1
FF1
C1
D1
Q2
FF2
D2
C2
Q3
FF3
C3
D3
18-01-2012
1
0
1
Q0
0
1
Q1
0
1
Q2
0
1
Q3
0
Pgina
Si en un Registro de Desplazamiento Serie se conectan In

y Out se obtiene un Registro de Desplazamiento Cclico.
Para lograr invertir el desplazamiento de derecha a
izquierda y viceversa se debe agregar puertas adicionales
que inviertan el flujo de datos en los Flip-Flops.
Registro de
Desplazamiento
Serie hacia
l derecha
la
d
h
D0
Registro de
Desplazamiento
p
Serie hacia
la izquierda
8
18-01-2012
FF0
Q0
D1
C0
Q0
Reloj
Pgina
Dato
Reloj
Out
Q0
C0
Reloj
In
Relojj
FF0
REGISTROS DESPLAZAMIENTO
DESPLAZAMIENTO. Formatos
Para un Registro de Desplazamiento los datos pueden

estar en formato serie y ser trasportados por una nica
conexin (ms el retorno). El formato serie ahorra
conexiones
i
pero requiere
i
mayores ti
tiempos d
de ejecucin
j
i
D0
Pgina
Reloj
C 0 Q3
5
RA 0
D0 C0 R 0
Vemos como opera temporalmente un registro de

d
desplazamiento
l
i t para cuando
d es D
Dato
t (D)
(D)=11010
11010 y entra
t
primero el bit de menor peso:
Q3
Pgina
Q0
RA1
D1 C1 R 1
REGISTROS DE DESPLAZAMIENTO
C 0 Q3
D3 FF3
Q1
RA 2
D2 C2 R 2
18-01-2012
Q3
Out
Pgina
Q1
RB0
D0 C0 R 0
Q2
RA 3
F
t
In
18-01-2012
Q0
FF1
18-01-2012
Tambin podemos presentar en forma tabular la operacin
g
de desplazamiento
p
recordando q
que el Dato a
del registro
desplazar es D=11010:
K1
C 0 Q0
Reloj
18-01-2012
J1
C 0 Q0
D0 FF0
B RC
B RB
Q0
FF0
Q0
RB1
D1 C1 R 1
Q3
Una caracterstica til es poder realizar desplazamientos

dentro de un registro.
Estos registros de desplazamiento pueden ser hechos con
distintos tipos
p de Flip-Flops:
p
p JK (o
( RS)) y D (ver
(
Figs.
g 1 y 2).
)
El nmero de bits puede ampliarse agregando Flip-Flops.
Los registros
g
de desplazamiento
p
mostrados son sncronos,,
y con c/ciclo de reloj los datos avanzan una posicin.
K0
Q1
RB2
D2 C2 R 2
RA RB
D 3 C3 R 3
RC B
RA 3 RA 2 RA1 RA 0
D3 C3 R 3
0 RB
Reloj
La transferencia de palabras de un registro a otro es una

de las operaciones
p
ms frecuente q
que realizan las
computadora o cualquier otro tipo de procesador digital.
D0
RB B
RB3
En el sistema de 4 bits mostrado se pueden hacer las

siguientes
i i t operaciones
i
d
de ttransferencia
f
i d
de llos registros
i t
all
Bus B: RA B, RB B y RC B, y del Bus B a los
registros: B RA, B RB y B RC.
Q2
Q3
Entonces,
to ces, en
e un
u registro
eg st o pode
podemos
os leer
ee o esc
escribir
b u
una
a
palabra.
RA B
En el sistema de 4 bits mostrado se pueden hacer las

siguientes operaciones: borrar el registro B (0 RB) y
transferir el contenido del registro A al B (RA RB).
Obviamente,, no resulta necesario borrar el registro
g
B antes
de transferir el registro A al B. Asimismo, la transferencia
del registro
g
A al B no modifica el contenido del registro
g
A.
FF0
C0
FF1
Q1
D2
C1
D0
Q1
FF1
C1
FF2
Q2
D3
C2
D1
Q2
FF2
FF3
Q3
C3
D2
C2
Pgina
Q3
FF3
C3
D3
Registro de
Desplazamiento
Cclico
C
li hacia
h i
la derecha
Registro de
D l
Desplazamiento
i t
Cclico hacia
la izquierda
9
En un registro de desplazamiento los datos pueden estar

en formato paralelo y ser trasportados por tantas
conexiones como bits tenga la palabra (ms el retorno).
El formato paralelo necesita ms conexiones pero
requiere menores tiempos de ejecucin.
Serie a Paralelo: Si se requiere convertir palabras del
formato serie al paralelo se utiliza un registro serie con la
cantidad n de bits de la palabra, y se ingresa la palabra en
el registro de desplazamiento serie. Luego de n ciclos de
reloj se tiene la palabra de n bits en formato paralelo en
las salidas de los n Flip-Flops.
Paralelo a Serie: Para la conversin de paralelo a serie
se requiere cargar simultneamente cada Flip-Flop del
registro de desplazamiento serie desde los
correspondientes bits de la palabra en formato paralelo
paralelo.
Veamos ahora un Registro de desplazamiento

bidireccional universal (y comercial) de 4 bits realizado con
Flip-Flops RS operando como D.
18-01-2012
Pgina
10
Un Contador es un arreglo (array) de Flip-Flops que

progresa de estado un estado a otro en cada suceso o
evento. Entre otros, el suceso puede ser el ciclo de un
reloj. En cualquier caso, el contador cuenta los sucesos
ocurridos.
El nmero de estados que puede tomar un contador se
denomina Mdulo (abreviadamente Mod.) del contador.
La salida de un Flip-Flop tiene 2 estados posibles,
entonces la salida de un arreglo de n Flip-Flops tendr 2n
estados posibles. O sea que el contador es de Mdulo n.
Sin embargo, con n Flip-Flops es posible armar un
contador de Mdulo menor a n. Este contador no pasar
por los 2n estados posibles.
Pgina
13
CONTADOR CONMUTADO EN COLA (JOHNSON)
El Contador de Anillo es de mdulo n, y no utiliza toda la
potencialidad de los Flip-Flops para contar hasta 2n.
El Contador Conmutado en Cola mostrado tiene mdulo
2n porque toma la realimentacin desde Q3. en vez de Q3.
Por
P ser un contador
t d de
d anillo
ill lla cola
l puede
d estar
t en lla
salida de cualquier otro FF.
Cuenta Q 0 Q1 Q 2 Q 3 Decod
Deco
difi
cador
Q0
D0
Q1
D1
C0
Relojj
18-01-2012
Q2
D2
C1
D3
C2
C3
Q3
Pgina
0
1
2
3
5
6
7
P1
P2
Q0 Q3
Q 0 Q1
Q1 Q 2
Q2 Q3
Q 0Q3
Q 0 Q1
Q 1Q 2
Q 2Q3
Q0 Q3
16
S1 y S2 seleccionan el modo de funcionamiento:

si se habilita la puerta A los datos vienen del FF de la
izquierda (y de la entrada DSR para el primer FF).
P3
S2
D SL
D SR
A
S
CP Q1
R Clear
S
CP Q 0
R Clear
S
CP Q 2
R Clear
si se habilita la puerta D los datos vienen de la salida

del propio FF. En este caso el registro esta en el
estado de Retencin
Retencin .
S
CP Q1
R Clear
CP
Clear
Q0
Q1
18-01-2012
Q2
Q3
Pgina
Si se habilita la puerta B los datos vienen de las

entradas
t d en paralelo
l l P0 a P3 .
si se habilita la puerta C los datos vienen del FF de la
derecha (y de la entrada DSL para el ltimo FF).
11
El Registro tiene una entrada asncrona de reset (Clear).

18-01-2012
Pgina
12
CONTADOR SINCRNICO DE ANILLO
CONTADOR SINCRNICO DE ANILLO
CONTADORES SINCRNICOS
18-01-2012
P0
S1
Un Registro de Desplazamiento es un Contador de Anillo.

El Contador de 4 bits mostrado esta hecho con FF D
D.
Tiene entradas de Set/Reset que permite Inicializar el
contador en 1 (Q0=1 y Q1=Q2=Q3=0).
=0)
En cada flanco activo del reloj el contador avanza la
cuenta
cue
ae
en 1,, y cada 4 flancos
a cos recicla.
ec c a
Dispositivo
0
3
1
2
V sua ac
Visualizacin
La evolucin temporal del anterior Contador de Anillo Mod.

4 recicla c/ 4 ciclos de reloj.
j
Las respectivas salidas Q0 a Q4 pueden usarse para
secuenciar 4 operaciones que deban hacerse en orden
sucesivo.
Flanco 1
Reloj
1
0
1
Q1
0
1
Q2
0
1
Q3
0
Q0
D0
Reloj
Iniciar
18-01-2012
Q0
C0 S0
D1
Q1
R1 C1
D2
R 2 C2
Q2
D3
Q3
R 3 C3
Pgina
14
OTROS
O
OS CONTADORES
CO
O S SINCRNICOS
S C COS
15
Es posible obtener con otros contadores sincrnicos una

mejor utilizacin de los FF que permiten contar hasta 2n (o
con mdulos cercanos a 2n) a costa de agregar puertas
adicionales.
Si observamos la progresin de los nmeros binarios
vemos q
que un bits de un determinado orden o p
peso
conmuta de 0 a 1 cuando todos los bits de menor peso
estn en 1
1. Esta progresin indica la lgica a utilizar en las
entradas de cada Flip-Flop. La entrada del bit de menor se
pone a 1
1.
Adems, el Contador conmutado en Cola requiere

decodificadores para interpretar las salidas de los FF.
Pgina
Pgina
OTROS
O
OS CONTADORES
CO
O S SINCRNICOS
S C COS
El Contador de Anillo y el Contador Conmutado en Cola

son contadores sincrnicos de mdulos n y 2n
respectivamente y, por lo tanto, son ineficientes porque no
permiten contar hasta 2n.
18-01-2012
18-01-2012
17
18-01-2012
Pgina
18
OTROS CONTADORES SINCRNICOS
O OS CONTADORES
OTROS
CO
O S SINCRNICOS
S C COS
Si se utiliza Flip-Flops JK,
JK la salida cambia cuando J=K=1
(La puerta G1 no es necesaria).
"1"
Q0
G1
Q0
J0
FF0
K0 Q0
Cp
Q0
Q1
J1
G2
Q1
Q0
G3
Q2
Q2
J2
Q1
Q
Q1 0
Q
Q3 2
J3
FF2
K2 Q2
Cp
FF1
K1 Q1
Cp
La evolucin temporal de las salidas de los FF0 a FF2 y el

decodificador para las salidas son:
Flanco 1
Reloj
G4
A FF4
Q3
FF3
K3 Q3
Cp
"1"
Q0
Q1
Q2
19
18-01-2012
22
X
1
0
E stad o
S0
S1
S2
S3
S4
S5
S6
S7
18-01-2012
Q0
0
0
0
0
1
1
1
1
Q1
0
0
1
1
0
0
1
1
Q1
Q2
Q0
Q1
Q2
07
K0
Cp
X X X X
X 1 X X
20
25
18-01-2012
K2
Q1
Cp
FF3
K3 Q3
Cp
Q2
18-01-2012
Pgina
21
Si queremos la secuencia: S3 S4 S5 S6 S7 S3
Entonces tendremos las siguientes Tabla de Estados y
Tabla de Transiciones:
T ab la E stad o s
A ctu al F u tu ro
S3
S4
0
1
0
1
0
1
0
1
S4
S5
S6
S7
S5
S6
S7
S3
n
2
T ab la d e T ran sicio n es
A ctu al
F u tu ro
Q 1n Q 0n Q n2 + 1 Q 1n + 1 Q 0n + 1
0
1
1
0
1
0
1
1
0
0
0
1
1
1
0
1
1
0
1
1
1
1
0
1
Estas Tablas muestran las secuencias de estados que

p
p
deben tener los Flip-Flops.
23
18-01-2012
Pgina
24
CONTADORES SINCRNICOS DE:
MDULO ARBITRARIO
De esta forma podemos determinar el nivel lgico de las
entradas JK de cada Flip-Flop:
Q2Q1
Q0 00 01 11 10
0
1
X X 1 1
X X X X
J0 1
Q2Q1
Q0 00 01 11 10
X X 0 0
X X 1 0
0
1
K2
Pgina
Cp
Q3
J3
FF2
MDULO ARBITRARIO
Q2Q1
Q0 00 01 11 10
0
K1
Q0
Q2
J2
FF1
Reloj
Q2
Pgina
J2
Pgina
05
Q0
03
Q1
Q2
Pgina
Q2Q1
Q0 00 01 11 10
Esta Tabla indica como dar instrucciones a los Flip-Flops

JK.
18-01-2012
06
Con las Tablas anteriores podemos determinar el nivel

lgico de las entradas JK de cada Flip-Flop.
Por ejemplo, el contador debe pasar del estado S3 con
Q2Q1Q0=011 al estado S4 con Q2Q1Q0=100. Para la
transicin de Q2=0 a Q2=1 se necesita que J2=1 sin
importar K2 (K2=X)
T a b laa d e V e rdd a d
F lip -F lo p J K
Q n Q n+1
J
K
0
0
0 X
1
X
X
04
G4
G3
Q1
J1
FF0
MDULO ARBITRARIO
Un Flip-Flop J-K tiene la siguiente Tabla de Verdad:
1
0
1
02
Q0
Q1
Q2
Veamos el diseo de un contador de mdulo m=5.

m=5
Se requieren n=3 Flip-Flops porque 2n=8>m=5>2n-1=4.
Los 8 posibles estados de los Flip
Flip-Flops
Flops son:
MDULO ARBITRARIO
0
1
1
Q0
Q1
Q2
MDULO ARBITRARIO
Pgina
JK Q n 1
00 Q n
0
01
1
10
11 Q n
01
Q0
J0
Q0
Q1
Q2
Q0
00
Q1
Q2
18-01-2012
MDULO ARBITRARIO
Los ltimos Contadores que vimos economizan Flip
Flip-Flops
Flops
pero su mdulo es siempre 2n.
A veces es necesario
i ttener un contador
t d d
de mdulo
d l
arbitrario, por ejemplo mdulo 10.
Para construir un contador de mdulo arbitrario se
requieren una cantidad n de Flip-Flops de modo tal que el
n elegido sea el menor valor posible que haga que 2n sea
superior al mdulo requerido.
Para un contador de mdulo m=5, 6 7 se requieren n=3
p
p yya q
que 2n=8>m=5,, 6 7.
Flip-Flops
Luego se seleccionan arbitrariamente cuales de los 2n
posibles estados del contador se utilizarn y cuales no.
G2
G1
Q0
Pgina
Se muestra un esquema alternativo para disminuir el

abanico de entradas (fan-In).
E
Es fcil
f il observar
b
que JJ=K=1
K 1 cuando
d llas salidas
lid d
de ttodos
d
los FF anteriores estn en 1.
1
0
1
Q1
0
1
Q2
0
Q0
Reloj
18-01-2012
OTROS CONTADORES SINCRNICOS
26
X X X X
X 1 0 1
K 0 Q 2 Q1
18-01-2012
Q2Q1
Q0 00 01 11 10
0
1
X X X 0
X X X 1
J1 Q 0
Q2Q1
Q0 00 01 11 10
0
1
X X 0 X
X 1 0 X
K1 Q2
Pgina
Q2Q1
Q0 00 01 11 10
0
1
X X X X
X 1 X X
J2 1
Q2Q1
Q0 00 01 11 10
0
1
X X 0 0
X X 1 0
K 2 Q 1Q 0
27
MDULO ARBITRARIO
De los anteriores Diagramas de Karnaugh surge:
J2 1
J1 Q 0
J0 1
K 2 Q 1Q 0
K1 Q2
K 0 Q 2 Q1
MDULO ARBITRARIO
MDULO ARBITRARIO REVERSIBLE
La evolucin temporal de las salidas del contador mdulo 5

es:
El anterior contador de mdulo 5 puede hacerse reversible

reversible.
Para ello agregamos una nueva seal M de control. Si
M=1/0 el contador cuenta hacia Arriba/Abajo
Arriba/Abajo.
Ahora, la Tabla de Transiciones es:
Reloj
Con
C lla siguiente
i i t iimplementacin
l
t i circuital:
i it l
J2
Q2
Q1
J1
FF2
K2 Q2
Cp
Q0
J0
"1"
FF1
K1 Q1
Cp
FF0
K0 Q0
Cp
Q1
Reloj
Q0
18-01-2012
Pgina
28
18-01-2012
MDULO ARBITRARIO REVERSIBLE
Q2Q1
MQ0 00 01 11 10
00 X X X 1
01 X X
X X
01 X X
X 0
01 X 1
X X
X X
11 X
X 1
11 X
X X
10 X X 1 1
J0 1
Q2Q1
MQ0 00 01 11 10
00 X X X X
10 X X X 0
J1 M Q 0 Q 0
Q2Q1
MQ0 00 01 11 10
00 X X 1 X
01 X 0
01 X 0
01 X X
11 X
11 X
10 X X
X X
K 0 Q1 M Q 2 MQ 2
10 X X 0 X
K1 M Q 2 MQ 0
18-01-2012
31
Q1
Q0
Flanco 1
Q2
C1 FF1
Q3
C2 FF2
Q1
C3 FF3
Q2
Q3
1
0
1
Q1
0
1
Q2
0
Q0
Pgina
1
0
1
0
Pgina
29
T abb la
l d e T ran sicio
i i n es
F u tu ro
M =0
M =1
Q 2n + 1 Q 1n + 1 Q 0n + 1 Q 2n + 1 Q 1n + 1
1
1
1
1
0
Q n2
0
Q 1n
1
Q 0n
1
1
1
0
0
0
1
0
1
1
0
1
0
1
1
0
1
1
0
1
1
1
1
0
1
1
1
0
1
1
0
1
0
1
1
1
1
18-01-2012
Q 0n + 1
0
Pgina
30
CONTADORES DE RIZADO.
La seal de Reloj se aplica al primer Flip
Flip-Flop,
Flop mientras
que la entrada de los dems Flip-Flops es la salida del
Flip Flop precedente.
Flip-Flop
precedente
18-01-2012
Pgina
32
Cada Flip-Flop
Flip Flop conmuta cuando el precedente esta en 1
1.
La influencia del reloj aplicado al primer Flip
Flip-Flop
Flop se
propaga (RIZA) a los subsiguientes Flip-Flops.
18-01-2012
34
Es posible hacer un Contador de Rizado que cuente en

f
forma
creciente
i t y decreciente.
d
i t
Pgina
33
Asimismo, la demora introducida por cada Flip-Flop

difi lt la
dificulta
l decodificacin
d
difi
i d
de llas salidas,
lid
lla cuall d
debe
b
hacerse despus de la conmutacin del ltimo Flip-Flop.
T
Tambin
bi es posible
ibl h
hacer que un C
Contador
d d
de Ri
Rizado
d
tenga un mdulo determinado, obviamente menor que 2n.
18-01-2012
Pgina
CONTADORES DE RIZADO
RIZADO.
Cada Flip-Flop del Contador de Rizado introduce una

demora en la propagacin que determinar la mxima
frecuencia de operacin del reloj que depender del
nmero de Flip-Flops.
Reloj (C0)
18-01-2012
RIZADO.
Se muestra un Contador de Rizado y la evolucin temporal

de las salidas
salidas.
Q0
A ctu al
10 X X 0 0
K 2 M Q 1Q 0 M Q 1 Q 0
Pgina
C0 FF0
Los contadores de Rizado son un tipo de Contadores

Asncronos que utilizan Flip-Flops trabajando en modo
conmutacin.
t i S
Se pueden
d usar Fli
Flip-Flops
Fl
JK con J=K=1
J K 1o
Flip-Flops D con D=0/1.
RIZADO.
Reloj
S3
S7
S6
6
Ahorran circuitera (hardware) pero tienen limitaciones en

la velocidad de operacin
operacin.
10 X X X X
J2 1
Q2Q1
MQ0 00 01 11 10
00 X X 0 1
11 X
En los Contadores Asncronos no todos los Flip

Flip-Flops
Flops
reciben la seal del Reloj.
Q2Q1
MQ0 00 01 11 10
00 X X X X
11 X
CONTADORES DE RIZADO.
Los Diagramas de Karnaugh son:

Q2Q1
MQ0 00 01 11 10
00 X X 1 1
S5
S4
S3
Q2
"1"
Flanco
El intervalo de tiempo durante el cual son correctas todas

las salidas de los Flip-Flops disminuye a medida que
incrementamos el nmero de Flip-Flops.
Los Contadores de Rizado pueden contar hacia arriba o
hacia abajo y pueden trabajar con flancos positivos o
g
de su reloj.
j
negativos
35
18-01-2012
Pgina
36
ESTADOS
TEMA 5
5a-4:
4
Ya hemos visto SISTEMAS SECUENCIALES

donde las salidas no solo dependen de las
entradas actuales sino tambin de su historia,, es
decir de los valores previos de sus entradas, o
secuencia de cambios en sus entradas
entradas.
PARTE 4
Pgina
Supongamos que cuando se encienden en forma

ordenada, del 1 al 5, queremos hacer sonar una
alarma.
l
18-01-2012
Pgina
ESTADOS
Para recordar 6 ESTADOS se puede utilizar 3 FlipFlops.
Fl
Si aparece la secuencia de encendido 1, 2, 4

podemos ignorar el resto de la secuencia hasta
que se encienda nuevamente la lmpara
q
p
1q
que
puede dar inicio a una secuencia correcta.
Con
C 3 Fli
Flip-Flops
Fl
se di
dispone d
de 23=8
8 ESTADOS.
ESTADOS
Para construir un SISTEMA SECUENCIAL se

pueden utilizar Flip-Flops como elementos de
memoria que almacenan los diferentes ESTADOS.
En el ejemplo anterior el sistema necesita recordar
6 ESTADOS:
ESTADOS encendido
did d
de llas l
lmparas 1 a 5 y
Alarma sonando.
Pgina
Como ejemplo supongamos tener un sistema de 5

focos de luz, numerados del 1 al 5, de los cuales
uno solo por vez est encendido.
encendido
En cada ESTADO el SISTEMA SECUENCIAL

almacena su historia previa inmediata para saber
que debe hacer a continuacin.
ESTADOS
18-01-2012
Sin embargo, en un SISTEMA SECUENCIAL no es

relevante toda la historia pasada ni son diferentes
por los q
que p
progresa.
g
entre s todos los estados p
A cada etapa que atraviesa un SISTEMA

SECUENCIAL se la denomina ESTADO.
Captulo SIETE:
Circuitos Secuenciales.
Mi
Microprocesadores.
d

McGraw-Hill.
Hill.
18-01-2012
ESTADOS
CONTADORES
Como ejemplo, se presenta un contador sncrono
mdulo 4 que tiene 4 Estados para recordar
recordar.
Es necesario tener un contador de 2 salidas, Z1 y
Z0, cuyas salidas toman los valores Z1 Z0=00, 01,
, , , etc. a medida que
q el contador avanza.
10,11,00,
Estos 8 ESTADOS corresponden de Q2Q1Q0=000

a Q2Q1Q0=111, de los cuales no se utilizaran 2 de
ellos.
L
La asignacin
i
i entre
t llas 8 posibles
ibl combinaciones
bi
i
de las salidas de los Flip-Flops y cada uno de los 6
ESTADOS es arbitraria, aunque algunas
g
p
pueden ser p
preferibles a otras.
asignaciones
18-01-2012
Pgina
CONTADORES
En figura derecha (Diagrama de Estados) los
crculos
l representan
t los
l E
Estados
t d d
denominados
i d
arbitrariamente A, B, C y D. En figura izquierda se
reemplazan los smbolos de los estados (A, B, C y
por las salidas Q1Q0 de 2 Flip-Flops.
p
p
D)) p
La figura muestra el
Di
Diagrama
d
de EstaE t
dos con los 4 estados del contador.
Pgina
CONTADORES
Se supone que todos los sistemas son sincrnicos,
es decir
d i que ttodos
d llos Fli
Flip-Flops
Fl
ti
tienen una misma
i
seal de reloj.
Tambin se supone que se utilizan los Flip-Flops
maestro-esclavo para evitar problemas.
Los contadores sncronos ya vistos son sistemas
secuenciales que no tienen entrada lgica ya que
la nica seal de entrada es el reloj cuya accin es
sincronizar los Flip-Flops.
Flip Flops.
18-01-2012
Pgina
CONTADORES
Las anteriores figuras muestran una asignacin de
estados
t d que puede
d ponerse en fformato
t de
d Tabla.
T bl
Estado recordado
Estado Flip
Flip-Flop
Flop = Q1Q0
A
B
C
D
00
01
10
11
Esta asignacin permite que Z1Z0 se puedan tomar

p
p ((sin usar
de las salidas Q1Q0 de los Flip-Flops
decodificadores).
Las flechas indican

la secuencia de los
estados.
t d
18-01-2012
18-01-2012
As, los estados indicados en las anteriores figuras

pueden ponerse en formato tabular.
Pgina
18-01-2012
Pgina
18-01-2012
Pgina
CONTADORES
CONTADORES
Para disear el Contador se debe realizar la
seleccin
l
i d
dell titipo d
de Fli
Flip-Flop:
Fl
D
D, RS
RS, JK
JK, T
T, etc.
t
CONTADORES
Para determinar las entradas D1 y D0 se utilizan los
Diagramas de Karnaught:
Q0n
Por simplicidad se elige un Flip-Flop

Flip Flop D.
D
TABLA DE ESTADOS
Estado
Actual
Salida
Actual
TABLA DE TRANSICIONES
Estado
siguiente
Estado
Actual
Z1 Z0
Q1n Q0n
Salida
Actual
Estado
Siguiente
Z1 Z0
Q1n+1Q 0n+1
00
00
00
01
01
01
01
10
10
10
10
11
11
11
11
00
D
18-01-2012
Pgina
E
Estas
t condiciones
di i
se llogran h
haciendo
i d que llas
entradas D a los Flip-Flops sean D1=0 y D0=1.
10
Pgina
11
CONTADORES
El anterior circuito del Contador Mdulo 4 se puede
agrupar en 2 partes:
t
M
Memoria
i (Flip-Flops)
(Fli Fl
) y lgica:
l i
Con las Ecuaciones de Excitacin se puede

determinar el circuito del Contador Mdulo 4:
Los inversores p
pueden eliminarse si se utilizan las
salidas negadas de los Flip/Flops.:
Pgina
13
CONTADORES
El presente diseo del Contador sincrnico Mdulo
4h
ha resultado
lt d ms
complejo
l j que ell ya visto.
i t
El propsito del presente anlisis consiste en
establecer una forma sistemtica para el diseo de
circuitos secuenciales,
secuenciales que evite ambigedades.
ambigedades
Esta forma sistemtica debe indicar las condiciones
previas para pasar de un estado al siguiente
estado.
estado
Este proceso de diseo de sistemas secuenciales
consiste en 3 Pasos.
18-01-2012
18-01-2012
Pgina
18-01-2012
Pgina
14
CONTADORES
PASO 1: Establecer un Diagrama de Flujo que
muestre
t las
l condiciones
di i
para pasar d
de un estado
t d all
siguiente. Luego, sustituir el Diagrama de Flujo por el
Diagrama de Estados.
PASO 2: Establecer el Nmero de Estados (NE)
(NE). Se
necesitan n Flip-Flops cuando el NE est en el rango
n 1 < NE < 2n. Se
2n-1
S d
debe
b h
hacer una Asignacin
A i
i de
d
Estados asociando cada estado del Diagrama de
Estado con un estado de los Flip-Flops.
18-01-2012
Pgina
0 0
1
1
1 1
Q0n
Q1n
0 1
1
1
1 0
D0 Q0
D1 Q1 Q 0 Q1Q 0
D1 Q1 Q0
18-01-2012
Pgina
12
CONTADORES
En las salidas Q de los Flip-Flops (Memoria) estn
los estados actuales
actuales, mientras que los estados
futuros estn preparados (lgica) en las entradas
d llos Fli
de
Flip-Flops,
Fl
a lla espera d
dell flflanco activo
ti d
dell
Reloj.
18-01-2012
Pgina
15
CONTADORES
PASO 3: Construir una Tabla de Transicin que
q
indique como se pasa de un estado al siguiente.
L ego de elegido el tipo de Flip
Luego
Flip-Flop
Flop (D
(D, RS
RS, JK
JK, etc
etc.))
se deben definir las Ecuaciones de Excitacin.
Las Ecuaciones de Excitacin se duplican para los
Flips Flops de doble entrada (p
Flips,
(p.e.
e RS
RS, JK)
JK).
Si hay ms estados posibles en los Flip

Flip-Flops
Flops que los
necesarios, simplemente no se utilizan los estados
sobrantes
b t de
d Fli
Flip-Flops.
Fl
16
Las ecuaciones que determinan D1 y D0 se llaman

E
Ecuaciones
i
de
d Excitacin
E it i porque aseguran los
l
valores correctos de las entradas D en el flanco
activo del Reloj.
Del mismo modo se puede razonar para los otros

3 cambios de estados
estados.
CONTADORES
18-01-2012
De la anterior Tabla de Transiciones se observa

que cuando Q1Q0=00 el siguiente estado es
que Q1 debe p
permanecer en Q1=0,,
Q1Q0=01. O sea q
mientras que Q0 debe cambiar a Q0=1.
Q1n
17
Sin embargo, cuando las ecuaciones son ms

numerosas tambin resultan ms simples,
simplificndose lo que se ha denominado LGICA
(contraparte de lo que se ha denominado MEMORIA
que involucra a los Flip-Flops)
Flip-Flops).
18-01-2012
Pgina
18
CONTADOR REVERSIBLE MDULO 4
Diagrama de Flujo
de un Contador
Reversible Mdulo 4.
Por ejemplo,
ejemplo si con el
Contador en el
estado Z1Z0=10 el
Reloj pasa al estado
activo, entonces:
Los 4 Estados estn

en los 4 Rectngulos.
Rectngulos
Si M=1 el Contador
avanza al estado
Z1Z0=11
Cuando el Terminal
de Control (M) es 1
0 se incrementa se
decrementa la cuenta
Si M=0 el Contador
retrocede al estado
Z1Z0=01
18-01-2012
Pgina
19
En Tabla derecha (Tabla de Estados) los smbolos
A B
A,
B, C y D representan los Estados
Estados. En Tabla
izquierda se reemplazan los smbolos por las
salidas Q1Q0 de 2 Flip-Flops.
Para M=1 el Contador avanza y para M=0 el
Contador retrocede.
TABLA DE ESTADOS TABLA DE TRANSICIONES
Estado
Actual
A
Salida
Actual
Estado
siguiente
Estado
Actual
Salida
Actual
Z1 Z0
M 0 M=1
M=0
M 1
Q1n Q0n
Z1 Z0
00
Estado
Siguiente
n+1 n+1
01
00
00
11
01
10
01
01
00
10
11
10
10
01
11
11
11
10
00
Pgina
18-01-2012
Pgina
20
Los Diagramas de Karnaught para obtener las
Ecuaciones de Excitacin (entradas D0 y D1 de
los 2 Flip-Flops) son:
Q1n Q0n
M 00
Q1n Q0n
M 00
01
0
11 10
1
0 1
01
0
11 10
0 1
1 0
1 1
D1 M Q1 Q 0 M Q1Q 0
Q1 Q0
M=0 M=1
18-01-2012
En figura derecha (Diagrama de Estados) los
smbolos
b l A
A, B
B, C y D representan
t llos E
Estados.
t d
E
En
figura izquierda se reemplazan los smbolos por las
salidas Q1Q0 de 2 Flip-Flops.
18-01-2012
Pgina
21
En las salidas Q de los Flip-Flops (Memoria) estn
l estados
los
t d actuales,
t l
y en llas entradas
t d Dd
de llos
Flip-Flop (lgica) estn los estados futuros.
D0 Q0
M Q1 Q M Q1Q0
Z0 Q 0
Z1 Q1
Y tambin se pueden asignar las salidas:

22
18-01-2012
Pgina
23
SISTEMAS SECUENCIALES SINCRNICO.

ARQUITECTURA
La figura muestra la Arquitectura general de un
Si t
Sistema
Secuencial
S
i l Sincrnico,
Si
i
que contiene
ti
un
bloque de Lgica y otro bloque de Memoria.

DETECTOR DE SECUENCIA
El Detector de Secuencia a disear tiene una
entrada
t d sincrnica
i
i (X) que selecciona
l
i
lla l
lgica
i a
emplear para determinar una salida (Z).
La Memoria debe operar sincrnicamente. Si en

lugar de Flip
Flip-Flops
Flops de una entrada (D
(D,T)
T) se usan de
doble entrada (JK,SR), se requerir ms Lgica.
La entrada X es sincrnica, ver Figura, y se ignoran

los tiempos de conmutacin.
conmutacin
18-01-2012
Pgina
24

La salida (Z) del Detector de Secuencia a disear
conmuta
t a 1 cuando
d lla entrada
t d sincrnica
i
i (X) se
mantiene en 1 durante 3 o ms ciclos consecutivos
del Reloj.
A modo de ejemplo
ejemplo, la Tabla muestra una
secuencia de la entrada X, y la correspondiente
salida
lid Z requerida
id en ell Detector
D t t d
de Secuencia.
S
i
CICLO DE RELOJ
1
9 10 11 12 13 14
X 0 1 1 0 1 1 1 0 1 1 1 1 1 ?
Z ? 0 0 0 0 0 0 1 0 0 0 1 1 1
18-01-2012
Pgina
25
18-01-2012
Pgina
26
18-01-2012
Pgina
27

El diseo del Detector de Secuencia puede
comenzar obteniendo el Diagrama de Estados
Estados.
Se define un primer estado A como aquel al cual se
arriba cuando en el ciclo de reloj precedente fue
X=0
X
0 y, en tal caso, la salida resulta Z
Z=0.
0.
As definido, el estado A resulta aceptable, pero no
es ell
nico
i punto
t d
de partida
tid aceptable.
t bl
p
definir el estado A como
Tambin resulta aceptable
aquel que se alcanza despus de 3 o ms ciclos
sucesivos en los cuales X
X=1
1.
Entonces, en el ciclo para el cual el sistema est en
el estado A podr tener que X=0 X=1.
18-01-2012
Pgina
28

La Tabla izquierda repite la anterior Tabla de Estad incluyendo
dos
i l
d lla asignacin
i
i d
de E
Estados
t d h
hecha,
h y
la Tabla derecha es la Tabla de un Flip-Flop JK.
Estado
Actual
Salida
Actual
Estado
Siguiente
g
00
01
10
11
0
0
0
1
Q n Q n+1 J K
0 x
00
0 1
1 x
1 0
x 1
11
x 0
X=0
X
0 X=1
X 1
00 01
00 10
00 11
00 11
18-01-2012
Pgina
18-01-2012
Pgina

La Tabla izquierda traduce el Diagrama de Estado

y la Tabla derecha realiza la asignacin de estados.
Q
Q1n
0 0
1
0
1 0
Estado Q1Q0
A
B
C
D
X=0
X
0 X=1
X 1
A
B
A
00
01
10
11
Pgina
30

Ecuaciones de Excitacin del segundo Flip
Flip-Flop
Flop
JK (J1 y K1) son:
Q 1n Q 0n
01
X
11
10
10
0 0
01
X
11 10
01
0
11
01
1
11 10
0 0
1 1
1 0
18-01-2012
00
Pgina
18-01-2012
32
18-01-2012
Pgina
35
00
J1 XQ
Q0
K 0 X Q1 XQ1
34
E t d
Estado
siguiente
18-01-2012
Pgina
0
0
0
1
Q1n Q 0n
X 00
Z Q1Q0
18-01-2012
n
0
Salida
Actual (Z)

La figura muestra el circuito del Detector de
Secuencia.
Secuencia
El Diagrama de Karnaught para obtener la

Ecuacin de Salida es:
Estado
Actual
29
Q 1n Q 0n
J0 X
31

El diseo se realiza para el Diagrama de Estados
d d A=0
donde
A 0 por ser X=0
X 0 en ell ciclo
i l previo.
i

Ecuaciones de Excitacin del primer Flip
Flip-Flop
Flop JK
(J0 y K0) son:
Q1n Q 0n
X 00
Q1n+1Q0n+1
Q1n Q0n

Las figuras izquierda
y derecha muestran
respectivamente los
Diagrama de
Estados cuando:
1) A=0 por ser X=0 en
el ciclo previo.
2)) A=1 despus de 3
ms ciclos sucesivos
con X=1.
En c/Estado hayy dos
opciones (flechas)
porque
p
q hay
y una sola
entrada (X).
K1 X
Pgina
33

CIRCUITOS DE MOORE Y DE MEALY
Hasta ahora, en los sistemas mostrados las salidas
son funcin nicamente del estado del sistema
sistema.
que cambia durante el
As, el valor de una entrada q
ciclo k no puede afectar las salidas hasta el ciclo
k 1.
k+1.
Esto es porque los cambios en las entradas
i fl
influyen
solamente
l
t en ell estado
t d d
dell sistema,
i t
ell cuall
a su vez influye en las salidas.
Los circuitos cuyas salidas dependen solamente
del estado se denominan Circuitos de Moore.
Moore
Los circuitos cuyas salidas dependen del estado y
de las entradas se denominan Circuitos de Mealy.
18-01-2012
Pgina
36

SECUENCIA. CIRCUITO DE MEALY
El diseo del Detector de Secuencia visto
anteriormente corresponde a un Circuito de
Moore.
A continuacin, se presenta el diseo del Detector
de Secuencia como un Circuito de Mealy.
Mealy
Para ello se debe disear un circuito que en el ksimo flanco activo del reloj genere una salida Z=1
que en la entrada X haya
y habido una
toda vez q
secuencia de 3 ms valores consecutivos de X=1
IIntuitivamente,
t iti
t parece que ell Circuito
Ci
it de
d Mealy
M l
producir algn ahorro de circuitera con respecto
al Circuito de Moore.
18-01-2012
Pgina
37

La Tabla izquierda traduce el Diagrama de Estado
L T
La
Tabla
bl d
derecha
h titiene lla asignacin
i
i
de estados.
Solamente se utilizan 3 estados (con
2 Flip-Flops
Flip Flops se tienen 4 estados)
estados).
Estado
Actual
A
B
C
A
B
C
18-01-2012
00
01
10
00
01
10
Pgina
40
Pgina
38

La Tabla izquierda repite la anterior Tabla de Estad incluyendo
dos
i l
d lla asignacin
i
i d
de
Estados hecha, y la Tabla derecha
es la Tabla de un Flip-Flop JK.
Q1n Q0n
Estado Q1Q0
X=1
B/0
C/0
C/1
18-01-2012
Estado
Actual
Estado siguiente/
salida
lid actual
t l
(para entrada actual)
X=0
A/0
A/0
A/0

Las figuras izquierda y
d
derecha
h muestran
t
respectivamente el
Diagrama de Estados
utilizado para el diseo
del Detector de
Secuencia como un
Circuito de Moore o
de Mealy.
Mealy
En ambos casos, el
estado A corresponde a
la ocurrencia de X=0.
Q n Q n+11
00
0 1
1 0
11
J K
0 x
1 x
x
x
41


Ecuaciones de Excitacin del segundo Flip-Flop
JK ((J1 y K1) son:
El Diagrama de Karnaught para obtener la

Ecuacin de Salida es:
11
10
0 0
01
0
1 0
11 10
01
X
00
J1 XQ
Q0
18-01-2012
Q 1n Q 0n
Q 1n Q 0n
00

Ecuaciones de Excitacin del primer Flip-Flop JK
((J0 y K0) son:
Q 1n Q 0n
01
X
11
10
01
1
11 10
0 0
1 1
18-01-2012
00
K0 1
Pgina
42

La figura muestra el circuito del Detector de
Secuencia con Circuito de Mealy.
Mealy
Z XQ1
K1 X
Pgina
01
0
11 10
39
J 0 XQ1

Q1n Q 0n
X 00
Pgina

1
0
Pgina
18-01-2012
18-01-2012
Q1n Q 0n
X 00
Estado siguiente/
Salida
Q1n+1Q0n+1 / Z
X=0 X=1
00
01
00
10
00
11

El Diagrama de Estados del Circuito de Mealy es
ms
sencillo,
ill y titiene un estado
t d
menos. Los smbolos usados en
las transiciones (X/Y) tienen en
( )
cuenta la entrada ((X)) y la salida (Z).
Del estado A pasa al estado B si
X=1,
X
1, o queda en el estado A si X=0.
X 0.
Del estado B pasa al estado C si
X=1 o vuelve al estado A si X=0
X=1,
X=0.
Del estado C pasa al estado A si
X 0 o queda
X=0,
d en estado
t d C sii X
X=1.
1
El estado C recuerda que e X
hubo dos veces el valor 1.
43
18-01-2012
Pgina
44
18-01-2012
Pgina
45

SECUENCIA. DIAGRAMA DE FLUJO
Circuito Moore
Circuito Mealy
18-01-2012
Pgina
46

ARQUITECTURA
La figura indica la forma general de la Arquitectura
de un Sistema Secuencial
Secuencial.
18-01-2012
Pgina
47
TEMA 5b
5b-1:
1
OPERACIONES ARITMTICAS
PARTE 1
SUMA DE DOS NMEROS BINARIOS
Si A y B son 2 nmeros binarios de n bits c/uno tales que

A An-1An-2A
A=A
A1A0 y B=B
B Bn-1Bn-2B
B1B0, la
l suma d
de ambos
b S
podr tener un bit ms, o sea que S=SnSn-1S1S0.
La operacin de suma de 2 dgitos binarios (Ai,Bi) tiene 2

salidas,
lid
una que representa
t lla suma (Si) propiamente
i
t
dicha, y otra que representa el transporte o carry (Si+1)
hacia el dgito siguiente de mayor peso.
Por lo tanto, la lgica de puertas que realiza esta suma y el
smbolo asociado a este semi-sumador es:
Cada dgito Si de la suma se determina con los dgitos Ai y

Bi de los sumandos.
Es posible armar una Tabla de Verdad para esta operacin
de suma de 2 dgitos:
A i Bi Si Ci+1
Captulo CINCO:
Aritmtica.
Microprocesadores.
Microprocesadores
G
18-01-2012
Pgina
0
0
0
1
1
0
00
01
01 10 Suma
Suma+Arrastre
Arrastre
C n-1
ENTRADA
SALIDA
Ai
Bi
Si
Ci+1
0
0
0
0
0
1
0
1
0
0
Ci+1
C n Sn-1
1
1
1
1
0
1
0
1
1
1
SALIDA
C2
C1
A1
B1
A0
B0
0
0
C 3 S2
C 2 S1
C1 S0
0
0
1
1
0
1
1
0
0
1
Para
a a la
ap
primera
e a su
suma
a se puede
utilizar un semi-sumador, porque se
requieren
q
2 entradas: Ai,,Bi
Para las sumas siguientes se
requieren 3 entradas: Ai,Bi,Ci
18-01-2012
Ai
0
Bi
0
Si
0
Pgina
Una forma esquemtica del Sumador hecho con dos semisumadores y una puerta OR es:
Bi
Ci+1 Ai Bi
Primer
Semi
Sumador Si Ai Bi
Ci
C"i +1 Ci Ai Bi
Segundo
SemiSi Ai Bi Ci
S
Sumador
d
18-01-2012
1
2
Bi
0
1
0
1
Ci+1
1
1 1
Si A iB i C i A i B i C i
A i B iC i A iB iC i
Si A i B i C i
Ai
Bi
Si
Ci
1
1 1 1
Si
C n Sn-1 Sn-2
S0
18-01-2012
18-01-2012
Pgina
C i+1
Direccin de
desplazamiento
Sumador
completo
l t
Si Ci+1
El Sumador Paralelo usa un sumador por cada bit pero es

ms rpido.
rpido Tambin usa 2 Registros de Almacenamiento
para el ingreso de A y B.
B3 A 3
Bi A i Ci
Pgina
El Sumador Serie utiliza n+1 ciclos de reloj para hacer la

suma y usa 3 Registros de Desplazamiento (2 p/sumandos
y 1 p/suma) adems del Sumador Completo y un FF D
D.
Q
FF D
C3
Sumador
completo
B2 A 2
C2
B1 A 1
C1
Sumador
completo
Sumador
completo
B0 A 0
C in C 0
Sumador
completo
D C
C4
SUMA DE DOS NMEROS BINARIOS.
SUMADOR PARALELO
B1 B0
S1
C"i +1
Si Ai Bi Ci
C"i +1 Ci Ai Bi
Ci+1 Ai Bi
Ci +11 Ai Bi +Ci Ai Bi
Ci +1
Registro de desplazamiento: sumando de n bits
Si
Se observa que hay carry (Ci+1=1) si 2 de 3 o las 3

entradas (Ai,Bi,Ci) estn en 1.
Registro de desplazamiento: sumando de n bits
Registro de desplazamiento: suma de n+1 bits
Segundo
g
SemiSumador
Si
Ci+1
Dos nmeros de n bits (A=A

(A An-11An-22A
A0;B
;B=B
Bn-11Bn-22B
B0) se
pueden sumar con un Sumador Serie que utiliza 3
g
de Desplazamiento
p
de n bits ((1 para
p
c/sumando))
Registros
y de n+1 bits (1 para suma).
Si
Ci+1
C i+1 Bi
Primer
SemiSumador
A1 A 0
Si
SemiS
i
sumador
Pgina
Ai
Bi
Ci
Ai
Bi
Ai
Ci
Ai
Si
Bi
C i A iB i A iC i B iC i
Pgina
A n-1 A n-2
Ai
18-01-2012
SUMA DE DOS NMEROS BINARIOS.
SUMADOR SERIE
Reloj
Ci+1
0
0
0
1
Un Sumador tambin puede ser hecho con dos semisumadores

d
y una puerta
t OR:
OR
S A B
Bi
Ci
18-01-2012
Si
0
1
1
0
AiBi
Ci 00 01 11 10
Ci+1
Sumador
Pgina
Sumador
Ci+1
Ci
0
0
AiBi
Ci 00 01 11 10
Bn-1 Bn-2
Ai
Bi
0
1
Si
Ai
Bi
Ci
Ai
0
1
Pgina
Ci
A2
B2
Ci
0
0
Ai
0
0
1
1
La suma de 2 nmeros binarios debe realizarse en forma

ordenada,
d
d iiniciando
i i d con llos bit
bits d
de menor peso y
terminando con los bits de mayor peso:
A n-11
Bn-1
Sumando A i
Sumando Bi
18-01-2012
ENTRADA
1
1
18-01-2012
S3
C3
S2
Pgina
C2
S1
C1
S0
9
RESTA DE DOS NMEROS BINARIOS
SUMADOR CON ARRASTRE ANTICIPADO
Si Ai,Bi,Di,Ci son respectivamente los bits del Minuendo,

del Sustraendo, de la Diferencia y del Arrastre, entonces:
D i A i Bi
El Sumador Paralelo tiene problemas de velocidad ya que

debe propagar el arrastre de un Sumador a otro.
C i+1 A i B i
B3 A 3
Se denomina Semi-Restador al circuito que genera Di y

Ci+1.
Del mismo modo en que se obtuvieron los Sumadores

C
Completos
l t (que
(
iincluye
l
ell C
Carry d
de entrada)
t d ) ttambin
bi se
pueden obtener los Restadores Completos.
Pgina
C3
B2 A 2
Sumador
completo
C4
C2
B1 A 1
C3
B0 A 0
Sumador
completo
Sumador
completo
S3
C1
C2
S2
En los Sumadores Paralelos los bits de Suma y Arrastre

pueden expresarse explcitamente en funcin del arrastre
de entrada (Ci) y de la Variable Generada (Gi = Ai Bi) y la
Variable Propagable (Pi = AiBi):
C in C 0
Sumador
completo
C1
S1
S0
Recordando que Ai y Bi son los 2 bits i-simos de los

sumando A y B, se definen las denominadas Variable
Propagable (Pi) y Variable Generada (Gi):
Estos Restadores (Semi o Completo) solo tienen valor

terico p
porque
q p
para hacer restas resulta ms p
prctico
utilizar la notacin en punto flotante, complementar a 2 el
sustraendo y sumarlo al minuendo.
18-01-2012
Pi A i B i
10
18-01-2012
11
18-01-2012
O (OR) si se genera en la etapa 2 y (AND) se propaga

a travs de la etapa 3 (P3 G2),
Ci
O (OR) si se genera en la etapa 1 y (AND) se propaga

a travs de las etapas 2 y 3 (P3 P2 G1),
)
Y as siguiendo
siguiendo..
Ai
Bi
Ci
Y as siguiendo.
13
18-01-2012
SUMADOR DE ARRASTRE ANTICIPADO
Pgina
14
18-01-2012
SUMADOR DE ARRASTRE ANTICIPADO
Usando la nueva Unidad de Suma, el Transporte o Carry

para la
l siguiente
i i t etapa
t
(Ci+1) debe
d b ser calculado
l l d por un
conjunto de puertas auxiliares (Estructura Auxiliar)
utilizando las Variable Propagable (Pi) y Variable
Generada (Gi).
Esta Estructura Auxiliar se denomina Arrastre Anticipado
(Look Ahead Carry LAC) y contiene 2 niveles de
puertas siendo una desventaja el aumento de su
puertas,
complejidad a medida que se avanza de etapa en etapa.
La ventaja de esta Estructura Auxiliar es que permite
calcular el Carry de entrada de cada etapa sin esperar la
propagacin de los Carry de las etapas anteriores
anteriores. Es decir
que los Carry de todas las etapas se calculan al mismo
tiempo prcticamente.
prcticamente
16
12
El Sumador Completo y la nueva Unidad de Suma tienen

l mismas
las
i
entradas
t d d
de bit
bits a sumar (Ai y Bi),
) ell mismo
i
Transporte o Carry de entrada (Ci), y la misma salida de
S
Suma
(Si).
)
Sin embargo, mientras que el Sumador Completo tiene la
salida
lid d
de T
Transporte
t oC
Carry (Ci+1),
) lla nueva Unidad
U id d de
d
Suma tiene como salidas a las denominadas Variable
P
Propagable
bl (Pi) y Variable
V i bl Generada
G
d (Gi).
)
El arrastre si genera en la propia etapa 3 (G3),
C 4 G 3 P3 C 3 G 3 P3 G 2 P3 P2 G 1 P3 P2 P1G 0 P3 P2 P1 P0 C 0
Pgina
C 4 G 3 P3 C 3 G 3 P3 G 2 P3 P2 G 1 P3 P2 P1G 0 P3 P2 P1 P0 C 0
C 3 G 2 P2 C 2 G 2 P2 G 1 P2 P1G 0 P2 P1 P0 C 0
Pgina
C i+1 A i B i C i A i B i
G i+1 A i B i
Pgina
Por ejemplo, observando la ecuacin de C4:
C 2 G 1 P1C 1 G 1 P1G 0 P1 P0 C 0
18-01-2012
S i Pi C i
C i+1 G i Pi C i
Vemos que habr arrastre en la salida de la etapa 3 si:
C 1 G 0 P0 C 0
Pgina
C i+1 A i B i A i C i B i C i
E
Es iinteresante
t
t observar
b
ell resultado,
lt d etapa
t
por etapa,
t
d
de lla
expresin hallada para el Arrastre (Ci+1 = Gi + Pi Ci):
18-01-2012
Si A i B i C i
Sumador
completo
Si
C i+1
Si
Ai
Bi
Pi
Gi
Pgina
Unidad de Suma
15
UNIDAD ARITMTICA LGICA
C0
C0
Etapa 0
LAC
C1
S0
A0
B0
C1 A 1
B1
G0
C2
A2
B2
Etapa 2
18-01-2012
C0
P2
P1
S 2 P0
P
2
P2
P1
G2 G0
P2
G1
G2
C0
LAC
S1 P1
P0
P0 G 0
Etapa 1
LAC
C3
A3
B3
C3
Pgina
Etapa 3
C2
P0
P1
G
G1 0
G1
P1
C0
P3
P2
P1
P0
P3
P1
S 3 P0
G0
P3
P3
G 3 P2
G1
P3
G2
G3
LAC
C4
Una Unidad Aritmtica Lgica (ALU) es un dispositivo

que tiene 2 palabras de entrada de n bits cada una:
(A=A
(A
An-1
B=B
Bn-1
n 1An-2
n 2A0 y B
n 1Bn-2
n 2B0) que pueden representar
o bien 2 nmeros o bien informacin codificada.
Con estas 2 palabras de entrada (A y B) la ALU genera
una Funcin de Salida (F=F
(F Fn-11Fn-22F0) que segn el
Modo de Entrada (M) ser una funcin lgica (M=0) o una
funcin aritmtica (M=1)
(M=1).
Asimismo
Asimismo, para seleccionar el tipo de funcin lgica o
aritmtica a realizar la ALU dispone de 2 bits (S1,S0).
17
18-01-2012
Pgina
18
Del mismo modo que un sumador multibits, la ALU puede

armarse con un conjunto de etapas idnticas:
B3 A
B2 A
E tap a 3
B1 A 1
E ta p a 2
E tap a 1
C3
C4
F3
B0 A
C2
Ci
M
C0
E tap a 0
M
S 1 A to d a s
la s e ta p aass
S0
C1
F1
F2
Ci
M
F0
E ta p a i
Fi
Ai
S0
C i+ 1
Bi
S1
Ai
S0
Bi
S1
18-01-2012
Si M=0 (operaciones lgicas) el bit de Carry de Entrada

((Ci) no se p
propaga
p g a la salida Fi (p
(porque
q M.Ci=0 en AND
de entrada).
Si bien el Carry de Salida depende del Carry de Entrada
cuando
d M=0,
M 0 este
t resultado
lt d es irrelevante
i l
t para llas
funciones lgicas.
Cualquiera sea la funcin lgica seleccionada
seleccionada, la salida Fi
depende exclusivamente de las entradas lgicas Ai y Bi.
Pgina
19
F i lgica
Funcin
l i (M=0)
(M 0)
S1 S0
Fi
0 0
Fi A i
Etapa i
Fi
C i+1
18-01-2012
0
1
1
0
Fi A i
Fi A i Bi
Fi A i Bi
Pgina
20
En la representacin de nmeros en BCD (Binary Coded

Decimal), cada dgito BCD (0 a 9) se codifica con un
nibble de 4 bits (0 a 15, 16 nmeros posibles), excluyendo
l representacin
la
t i d
de llos nmeros
d
decimales
i l 10 a 15
15.
Para sumar 2 nmeros BCD se debe aplicar la siguiente
Regla:
Regla : Si la suma supera a 9 se le debe sumar 6 y
generar un transporte (Carry). Ejemplos:
Un circuito para sumar 2 dgitos BCD (A1B1C1D1,A2B2C2D2)

i l
incluyendo
d arrastre
t d
de entrada
t d yd
de salida,
lid es:
A2
B2
A1
C1 D 2
B1 C 2
D1
3 0 0 11
4 010 0
7 0 111
5 0101
9 10 01
8 010 0
CA
16
12
1 0 0 1 0 (12 BCD)
Salida de
Arrastre
Pgina
1 0 1 1 1 (17 BCD)
22
18-01-2012
4
C SM2
Sumador
completo
SB
Semi
Sumador
10
CC
Sumador
completo
SA
10
7 0 1 1 1 (7 BCD) 12 1 1 0 0 (no BCD) 17 1 1 1 0 1 (no BCD)

6 0 11 0
6 0 11 0
18-01-2012
CB
Sumador
completo
CD
SC
Entrada de
Sumador Arrastre
completo
SD
2
C SM1
Semi
Sumador
SSM2
SSM1
C
Pgina
D
23
Si M=1 (operaciones aritmticas) el bit de Carry de Entrada
(Ci) se puede
d propagar a lla salida
lid Fi (porque
(
M Ci=C
M.C
Ci en
AND de entrada).
Funcin aritmtica (M=1)
Ci
M
E ta p a i
Fi
Ai
S0
C i+ 1
Bi
S1
A i(2) Complemento
p
a 2 de A i
Ai(1) Complemento a 1 de A i
18-01-2012
Pgina
Ci S1 S0
0 0 0
Fi
Ai
0
0
0
1
1
0
Ai =Ai(1)
Ai +Bi
0
1
1
0
1
0
Ai +Bi =Ai(1) +Bi

Ai 1
1
1
0
1
1
0
Ai +1=Ai(2)
Ai +Bi 1
Ai +Bi +1
+1=B
Bi - Ai
21
MEMORIAS
MEMORIA DE ACCESO ALEATORIO (RAM)
TEMA 5b
5b-2:
2
Una Memoria a la cual se puede acceder a

cualquier palabra se la denomina Memoria de
Acceso Aleatorio (Random Access Memory) o
simplemente RAM.
RAM
MEMORIAS
Captulo
p
SEIS:
MEMORIA.
C
Microprocesadores .
Microprocesadores
18-01-2012
MEMORIAS
A veces es necesario guardar muchos Bytes, por
ejemplo de a miles o sea Kilo-Bytes (KB), de a
millones o sea Mega-Bytes
Mega Bytes (MB), de a miles de
millones o sea Giga-Bytes (GB), de a millones de
millones
ill
o sea T
Tera-Bytes
B t (TB),
(TB) de
d a ...
Pgina
Los componentes que permiten almacenar

grandes cantidades de Bytes se denominan
MEMORIAS.
Un
U Flip-Flop
Fli Fl puede
d recordar
d ((almacenar)
l
) un bit.
bit
Un array (conjunto) de n Flip-Flops pueden
almacenar una palabra de n bits o Byte.
Byte
1
MEMORIAS
18-01-2012
Pgina
Existe una gran diversidad de tipos tecnolgicos

de memorias.
2
Esta memoria dispone de 8 Registros (R0,R1,R7)

donde se almacena c/una de las 8 palabras
palabras.
Una p
palabra p
puede ser escrita usando el bus de
entrada (I0,I1,I2,I3), o leda usando el bus de
salida
lid (O0,O
O1,O
O2,O
O3).
)
Cada Registro tiene 4 Flip-Flops

Flip Flops donde se
almacenan los 4 bits de una palabra.
L
La operacin
i a realizar,
li
escribir
ibi o l
leer se
determina con la seal de control Habilitacin de
Escritura (Write Enable) que es activa baja.
Los registros son direccionados por los bits de

di
direccin
i (Add
(Address)) (A0,A
A1,A
A2).
) As,
A cuando
d A2 A 1 A 0
=001 se accede al Registro
g
R1.
La seal de control Seleccin de pastilla (Chip

S l
Selected)
d) habilita
h bili llos b
buses d
de entrada-salida
d
lid o
los deja en Tri-State.
Tri State.
Pgina
18-01-2012
MEMORIAS
CONMUTADOR CONTROLADO POR LGICA
18-01-2012
Pgina
S l
Selector
I0
A0
I3
CS
Seleccin de pastilla
Habilitacin de escritura
18-01-2012
Pgina
MEMORIAS
ESTRUCTURA DE UNA RAM
I1 Entrada
I0
Decodificador
GIN
Direccin
Por lo tanto, tendr 2 bits de direccin (A0,A1) que

alimentarn un decodificador para generar la habilitacin
de los 2 bits de c/palabra
c/palabra.
A0
A1
G0
CS
G1
p
p elementales formados
Los bits se almacenan en Flip-Flops
por 2 inversores cruzados acoplados.
Pgina
I2
Salida
5
Consideremos una RAM de dimensin 4x2 (palabrasxbits),

es decir
d i que ti
tiene 4 palabras
l b
d
de 2 bit
bits c/u.
/
18-01-2012
I1
palabras
A1 8 x4
bits
WE
A2
O 0 O1 O 2 O 3
Direccin
ecc
WE
G2
Estos Flip-Flops se conectan al bus de entrada (escritura) o

salida (lectura) dependiendo de la seal de Habilitacin de
Escritura (Write Enable - WE), siempre y cuando la
memoria se encuentre habilitada (Chip Selected - CS).
Salida
La memoria descrita (de lectura-escritura) se muestra en la

siguiente figura:
E t d
Entrada
MEMORIAS
ESTRUCTURA DE UNA RAM
Los conmutadores controlados por lgica funcionan como

una llave que conecta una entrada con una salida
salida.
Si la llave est cerrada, la salida est conectada con la
entrada.
entrada
Si la llave est abierta, la salida esta en tri-state es decir
que tiene una impedancia infinita
infinita.
De este modo es posible tener un bus comn en cual se
pueden conectar cualquier entrada (una sola a la vez) con
la nica salida.
Entradas
Pgina
Pgina
MEMORIAS
MEMORIAS
Supongamos que una memoria tiene capacidad

para almacenar 8 palabra de 4 Bits.
18-01-2012
18-01-2012
G3
GOUT
O1 Salida
18-01-2012
Pgina
O0
9
MEMORIAS
MEMORIAS RAM EN PARALELO
MEMORIAS
Pueden ponerse memorias en paralelo cuando no resulta

adecuado el nmero de palabras o de bits de la palabra.
Ejemplo: con 2 memorias de 8x4 (8 palabras de 4 bits) se
arma otra de 8x8 (8 palabras de 8 bits). Los bits de control
y de direccin estn en paralelo. Se pueden conectar mas
memorias en este tipo de paralelo.
Seleccin
de pastilla
I0
A0
Direccin
18-01-2012
I1
I2
I0
I3
A0
CS
palabras
A1 8 x4
bits
WE
A2
O 0 O1 O 2 O 3
I1
I2
I3
Habilitacin
de escritura
palabras
A1 8 x4
bits
WE
A2
Pgina
O 0 O1 O 2 O 3
Pueden ponerse memorias en paralelo cuando no resulta

adecuado el nmero de palabras o de bits de la palabra
palabra.
Ejemplo: con 2 memorias de 8x4 (8 palabras de 4 bits) se
arma otra de 16x4 (16 palabras de 4 bits).
El bit de direccin A3 est complementado para seleccionar
uno u otro bloque de memoria.
I0
10
MEMORIAS
RAM: BUS COMN DE ENTRADA-SALIDA
ENTRADA SALIDA
I1
I2
I3
Seleccin
memoria
(A3 )
Direccin
(A 2 A1A 0 )
CS
MEMORIAS
Habilitacin
de escritura
A0
CS
palabras
A1 8 x4
bits
WE
A2
A4
A5
A0
CS
palabras
A1 8 x4
bits
WE
A2
18-01-2012
O0
O1
O2
O3
Pgina
11
Hasta ahora hemos visto organizaciones unidimensionales

de las memorias
memorias.
Por ejemplo, la memoria mostrada es unidimensional, tiene
16 palabras de 1 bit/palabra,
bit/palabra utiliza 16 latches y un
decodificador de 4 bits de entrada a 16 salidas (hecho con
16 puertas AND y las puertas NOT que hagan falta)
falta).
Seleccin
Memoria
A 3 A 2 A1 A 0
Lectura / Escritura
FF9
FF8
FF7
FF6
G1
Direccin 16 a 31
G2
Direccin 32 a 47
Direccin 48 a 63
Pgina
12
MEMORIAS
RAM: ORGANIZACIN EN 1 2 DIMENSIONES
La memoria mostrada tambin es de 16 palabras de 1
bit/palabra,
p
, pero
p
es bidimensional p
porque
q p
para acceder a
cada bit utiliza decodificadores de fila y de columna.
Lneas de bit
FF0
FF1
FF2
FF3
FF4
FF5
FF6
FF7
FF8
FF9
FF10
FF11
FF12
FF13
FF6
FF7
A3
A2
FF5
FF4
FF3
FF2
FF1
FF0
A1
Pgina
13
Las estructuras bidimensionales utilizan ms conmutadores

(16+4=20 frente a 16 en ejemplo anterior)
anterior), pero en los
decodificadores de filas y columnas utilizan menos puertas
AND (2
(2x4=8
4 8 ffrente
t a 16 en ejemplo
j
l anterior).
t i )
La ventaja se hace notable en memorias grandes
grandes.
Considerando una memoria de 4096 (=642) palabras cada
estructura de memoria necesitar:
Unidimensional: 4096 p
puertas AND y 4096
conmutadores.
Bidi
Bidimensional:
i
l 64+64
64 64 ((=128)
128) puertas
t AND y 4096
4096+64
64
(=4160) conmutadores.
Pgina
A0
Lnea
ea de bit
bt
18-01-2012
MEMORIAS
18-01-2012
FF11 FF10
Direccin 00 a 15
S1
S2
I/O D (Entrada/Salida o Datos)

I/O,
18-01-2012
FF13 FF12
18-01-2012
Decodificador
de fila
Decodificador
FF15 FF14
G0
G3
Bus comn
MEMORIAS
Tener un Bus comn para las entradas y salidas disminuye

ell nmero
d
de conexiones
i
externas
t
d
de lla memoria.
i
En estos casos el bus comn se llama de Bus de EntradaSalida (I/O) o simplemente Bus de Datos (D)
(D).
La estructura para una de las lneas de datos del Bus es:
Lnea de bit
A la anterior memoria de 16x4 (16 palabras de 4 bits) se le

puede ampliar la cantidad de palabras
palabras. Para ello es
necesario utilizar un decodificador de direcciones que
permita seleccionar cada bloque bsico de 16x4 (16
palabras de 4 bits). Por ejemplo, agregando al anterior
esquema un decodificador con A4 y A5 se obtiene una
memoria de 64x4 (64 palabras de 4 bits)
bits).
16
Pgina
14
Decodificador
de columna
18-01-2012
MEMORIAS
ROM (READ ONLY MEMORY)
Lnea
d I/O
de
/
Pgina
15
MEMORIAS
La Memoria ROM (Read-Only Memory) solamente puede

ser leda (y no escrita)
escrita).
Tambin existen memorias de solo lectura programables y

borrables denominadas EPROM (Erasable Programmable
Read-Only Memory).
El contenido de la ROM se fija en la fabricacin (o en su

programacin).
E
Estas
t memorias
i son realmente
l
t d
dell ti
tipo ROM porque ell
borrado (puede durar horas) y la grabacin deben hacerse
f
fuera
de
d l
lnea y con equipamiento
i
i t especial,
i l es d
decir
i con
la memoria fuera del sistema digital donde es utilizada.
Al igual que la memoria RAM, la memoria ROM es de

acceso aleatorio (Notar inconsistencia de denominacin de
la RAM: Random Access Memory).
Existen memorias de solo lectura programables por el
usuario o por el fabricante denominadas PROM
(Programmable Read-Only Memory).
18-01-2012
Pgina
En una ROM el bit almacenado en cualquier posicin no

tiene que ser cambiado. Por lo tanto, no es necesario
almacenar los bits en Flip-Flops y, por ello, una ROM
puede hacerse utilizando solo circuitos combinacionales.
Una memoria ROM no es ms que un conversor de cdigo
y, por
p lo tanto,, consta de un codificador y un decodificador.
17
18-01-2012
Pgina
18
MEMORIAS
MEMORIAS
ARRAY DE LGICA PROGRAMABLE (PLA)
En el ejemplo se muestra una ROM de 8 palabra con 4

bits/palabra
p
con los bits almacenado en c/palabra
p
y los
correspondientes codificador y decodificador:
Codificador
Decodificador
Direccin
Posicin
de memoria A A A
0
2
1
m0
0
0
0
m1
0
0
1
m2
0
1
0
1
m3
0
1
1
m4
1
0
0
m5
1
0
1
m6
1
1
0
m7
1
1
1
Palabra de datos A2
A1
D3 D 2 D1 D 0 A0
0
0
1
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
0
1
0
1
0
0
1
1
1
0
1
0
G0
G1
G0
G1
G0
G1
G0
18-01-2012
G1
Pgina
2
3
5
m0
m1
m2
m3
m4
m5
m6
m7
P3
D3
0
1
3
6
7
P2
D2
1
2
4
5
6
P1
D1
1
3
5
6
P0
D0
Una ROM es un circuito de lgica combinacional porque

actuando sobre las entradas (direcciones) obtenemos una
salida que es funcin lgica de dichas entradas.
Hemos visto que la ROM consta de un primer nivel de
puertas AND (decodificador) que determina la direccin, y
de un segundo nivel de puertas OR (codificador) que
determina cada bit de salida.
As,
As podemos considerar a los bits de direccin como
entradas de un circuito combinacional, y a la palabra de
salida como un array de bits donde cada bit es funcin de
todos los bits de entrada.
En
E muchos
h casos d
donde
d se necesite
it una l
lgica
i muy
complicada utilizar una ROM puede ser mejor solucin que
utilizar muchas puertas AND y OR
OR.
19
18-01-2012
MEMORIAS
Pgina
20
I0
E
Este
t PLA consta
t d
de 96 puertas
t AND ((sii ffuera una ROM
necesitara 214 puertas AND) que admiten hasta 14
entradas
t d cada
d una.
I13
La salida de cada puerta AND es un MINTERM si usa

todas y cada una de las 14 entradas, ya sea sin
complementar o complementada. Caso contrario, la salida
es una suma de MINTERMS.
I0
I0
I1
I1
I1
MEMORIAS
RAM DINMICA
DINMICA. CAPTACIN DE DATOS
Veamos como se guarda y accede a un bit en una DRAM.
El Amplificador Sensor vincula la tensin del capacitor de
almacenaje (CB) con la lnea de datos (D). La capacidad de
almacenaje es CB, y C1 y C2 son capacidades parsitas
parsitas.
96 puertas AND
con 14 entradas
cada una
F0 F0
8 puertas OR
F1 F1 con 96 entradas
cada una
CB
18-01-2012
Sa
I2
Cuando los conmutadores Sf estn cerrados los inversores

se conectan y conforman un Flip
Flip-Flop
Flop (Un inversor est a
1 y el otro a 0), y la tensin en el capacitor CB es
idntica a la tensin del inversor I2.
V
C2
C1
18-01-2012
Pero con la estructura de una ROM podemos construir un

dispositivo denominado Array Lgico Programable (PLA(PLA
Programmable Logic Array) donde las funciones lgicas
son programadas por el fabricante, o por el usuario en
cuyo caso se denomina Array Lgico Programable en
Campo
p ((FPLA-Field Programmable
g
Logic
g Array).
y)
18-01-2012
CB
Sa
I2
CD
C2
Pgina
Sa
18-01-2012
Pgina
C1
MEMORIAS
RAM DINMICA
Con todos los conmutadores inicialmente abiertos la
Captacin del Dato desde CB a la salida D comienza con
el cierre de los conmutadores Sp con lo cual C1 y C2 se
cargan a la misma tensin V, y los inversores olvidan su
historia previa guardada en C1 y C2 (operacin Precarga).
Pgina
25
18-01-2012
A lifi d Sensor
Amplificador
S
Sp
Sp
Sr
CB
CD
Sa
Sr
VRef
Sa
I2
C2
Sf
D
24
I1
Sf
21
En las RAM analizadas anteriormente (Estticas) los bits se

almacenan en Flip
Flip-Flops.
Flops
En las RAM dinmicas (DRAM) los bits se almacenan en
capacidades (capacitor cargado/descargado = 1/0)
1/0 ).
La ventaja es que una capacidad ocupa mucho menos
espacio
espacio que un Flip
Flip-Flop
Flop en un circuito integrado (relacin
aproximada: 1 a 4) y, por lo tanto, las DRAM son ms
econmicas en espacio y costo
costo.
La desventaja de la DRAM es que necesita ser
refrescada
refrescada , es decir que se le debe reponer la carga a los
capacitores que, aunque estn aislados, se descargan
por las resistencias parsitas
parsitas.
Este refresco se debe hacer peridicamente, con
periodos inferiores a los nanosegundos (10-9 segundos).
segundos)
VRef
Sf
D
p
como memoria se
Si fabricamos este dispositivo
necesitaran muchas puertas ya que su tamao sera de
21423=217 bits.
A lifi d Sensor
Amplificador
S
Sp
Sp
Sr
I1
Sf
23
MEMORIAS
RAM DINMICA
VRef
Sa
Pgina
A lifi d Sensor
Amplificador
S
Sp
Sp
28 lneas
1 para c/variable entrada
1 para c/variable entrada
complementada
F7 F7
22
Supongamos que queremos tener 14 bits de entrada y

di
disponer
d
de 8 ffunciones
i
l
lgicas.
i
MEMORIAS
RAM DINMICA (DRAM)
I13
I13
Cada una de las 8 puertas OR de salida admite hasta 96

entradas (o MINTERMS). Cada salida admite estar o no
p
complementada.
Pgina
Supongamos que queremos usar una ROM para armar una

lgica combinacional y no como memoria.
memoria
MEMORIAS
Usaremos un PLA (comercial) con 14 entradas y 8 salidas

(funciones lgicas)
lgicas). Las entradas y salidas tambin son
negadas para obtener los respectivos complementos.
18-01-2012
MEMORIAS
Sf
I1
C1
CD
Sf
Pgina
26
18-01-2012
Pgina
27
MEMORIAS
RAM DINMICA
Luego se cierra el conmutador Sr para cargar el capacitor
CD a la tensin de referencia VRef cuyo valor es el valor
medio de las tensiones para el 1 y el 0 lgico.
Una vez cargado el capacitor CD se abre el conmutador Sr.
V
Sp
Sa
VRef
Sa
I2
C2
Sf
I1
I2
CD
C1
Sp
C2
Sf
D
18-01-2012
Pgina
28
Esto significa que el proceso de lectura refresca

automticamente el bit almacenado.
Sa
VRef
C2
Direccin
de 8 bits
I1
Sf
C1
CD
Pgina
31
MEMORIAS
MEMORIAS SERIE
SERIE. PILAS DE MEMORIA
O sea que los bits de cada Registro Recirculante entran o
salen en forma serie
serie, mientras que el mismo nmero de bit
de todos los Registros Recirculantes podran ser accedidos
en paralelo.
l l
CE
WE
A0
A1
Direccin
de 8 bits
A2
A3
A4
A5
Decodificador
1 de 256
Registro
g
recirculante de 256 bits
Puertas
de I/O
A6
A7
18-01-2012
Entrada de reloj
ppara desplazamiento
p
Registro recirculante de 256 bits
Pgina
18-01-2012

Entrada
de datos
Pgina
254
255
Salida
de datos
32
A2
A3
A4
A5
Decodificador
1 de 256
18-01-2012
Entrada de reloj
para desplazamiento
Puertas
de I/O
18-01-2012
La memoria tiene una nica lnea de entrada y otra nica

lnea de salida. O sea que su organizacin es 65.536x1.
En las 256 entradas/salidas del Registro de
Desplazamiento se presenta el mismo nmero de bit de
cada uno de los 256 Registros Recirculantes de 256 bits.
Direccin
de 8 bits
A2
A3
A4
A5
Pgina
Entrada de reloj
para desplazamiento
p
p
CE
Registro
g
recirculante de 256 bits
Puertas
de I/O
Decodificador
1 de 256
N e o de
Nmero
Registro
Entrada
de datos
18-01-2012
Pgina
254
255
Salida
de datos
33
MEMORIAS
MEMORIAS SERIE
La anterior memoria serie se denomina FIFO (First-In, FirstOut) porque el primer bit que se entra en un dado Registro
Recirculante es el primer bit en salir.
Las memorias en las q
que la ltima p
palabra en entrar es la
primera en salir se las llama LIFO (Last-In, First-Out) o pila.
I0
In-1
I1
Habilitacin
Escritura
Q0
Q1
Qn-1
D0
Q0
Registro de
Desplazamiento
SR0
(k bits)
Entrada
de datos
30
MEMORIAS
MEMORIAS SERIE
Nmero de
Registro
254
Registro recirculante de 256 bits 255
Salida
de datos
Pgina
A6
A7
Cuando la memoria opera en serie el bit que se desea

acceder p
puede ser el actualmente disponible
p
o el q
que
estuvo disponible anteriormente. Entonces, el acceso al bit
deseado puede requerir entre 0 y 256 desplazamientos. En
promedio se requerirn (tiempo de latencia) 128 ciclos de
reloj (128 s para un reloj de 1 MHz) para acceder a un bit.
CE
A0
A1
MEMORIAS
MEMORIAS SERIE
Direccin
de 8 bits
CD
C1
WE
Nmero de
Registro
i
A6
A7
34
Entrada de reloj
para desplazamiento
Puertas
de I/O
Decodificador
1 de 256
A0
A1
Entrada
de datos
A2
A3
A4
A5
WE
N e o de
Nmero
Registro
254
Registro recirculante de 256 bits 255
Salida
de datos
29
CE
A6
A7
Sf
18-01-2012
Pgina
A0
A1
Sr
I1
Sf
C2
MEMORIAS
MEMORIAS SERIE
A lifi d Sensor
Amplificador
S
Sp
Sp
Sr
Sf
WE
I2
18-01-2012
Sa
VRef
I2
CD
C1
Sp
Sa
CB
Existen memorias cuyo acceso a los datos se hace en

forma serie
serie. Por ejemplo
ejemplo, la memoria mostrada tiene 256
registros de desplazamiento recirculantes con 256 bits c/u,
o sea que es una memoria de 256x256=65
256x256=65.536
536 bits
bits.
El inversor I2 tambin proveer la corriente para la carga

plena del capacitor CB al 1
1 lgico.
lgico
Sa
I1
Sf
A lifi d Sensor
Amplificador
S
Sp
Sr
Sf
MEMORIAS
RAM DINMICA
CB
Sa
VRef
Sa
CB
A lifi d Sensor
Amplificador
S
Sp
Sr
MEMORIAS
RAM DINMICA
Si a pesar de la descarga, la tensin en CB est entre el 1
lgico y la VRef
R f, entonces la salida del inversor I2 ser
forzada al 1 lgico ( y no al valor de la tensin en CB) y
proveer la corriente de salida.
p
Luego, secuencialmente se abren los conmutador Sp, se

cierran los conmutadores Sa y finalmente se cierran los
conmutadores Sf.
A lifi d Sensor
Amplificador
S
Sp
CB
MEMORIAS
RAM DINMICA
35
18-01-2012
D1
Q1
Registro de
Desplazamiento
Dn-1
Qn-1
Registro de
Desplazamiento
SR1
(k bits)
SRn-1
(k bits)
Pgina
Reloj
Direccin de
Desplazamiento
36
MEMORIAS
MEMORIAS SERIE
Esta memoria LIFO (Last-In, First-Out) o pila no permite
recirculacin porque no existe conexin entre el primero y
el ltimo Flip-Flop.
Los datos se escriben y leen en la misma etapa
p del
Registro de desplazamiento.
I0
In-1
I1
MEMORIAS
MEMORIAS SERIE
Los bits de la palabra de entrada se aplican en la entrada D
y los bits de la palabra de salida se toman de la salida Q de
los Flip-Flops superiores de los Registros (cabeza de pila).
Los
L R
Registros
i t
d
de D
Desplazamiento
l
i t son bidi
bidireccionales.
i
l
I0
Habilitacin
Escritura
In-1
I1
D0
Q0
Registro de
Desplazamiento
SR0
(k bits)
D1
Q1
Dn-1
Registro de
Desplazamiento
18-01-2012
Qn-1
D0
SR0
(k bits)
Reloj
Direccin de
Desplazamiento
37
MEMORIAS
MEMORIAS SERIE
Una estructura alternativa para la memoria LIFO consiste
en una memoria RAM cuya direccin es determinada por
un contador secuencial subir/bajar (up/down).
RAM
Dn-1
Qn-1
D0
Registro de
Desplazamiento
SR1
(k bits)
SR0
(k bits)
SRn-1
(k bits)
Reloj
Direccin de
Desplazamiento
Pgina
Entrada / Salida
Contador
(puntero Direcciones
de la pila)
RAM
38
Down / Up
R /W
Entrada / Salida
Reloj
R /W
Lectura / Escritura
Pgina
40
18-01-2012
18-01-2012
41
43
Pgina
Q1
Dn-1
Qn-1
Registro de
Desplazamiento
SR1
(k bits)
SRn-1
(k bits)
Pgina
Reloj
Direccin de
Desplazamiento
39
El Pen Drive (USB) es un dispositivo de almacenamiento

masivo que ha evolucionado rpidamente en los ltimos
aos aumentando su velocidad y capacidad de almacenaje.
1. USB Conector (Tipo macho)
2. USB Microcontrolador
3. Puente opcional (para cambios de
configuracin en el futuro o para
diferentes modelos)
4. Flash (NAND)
5. Cristal para reloj del
microcontrolador
6. LED de estado
7. Llave (Lock/Unlock switch)
8. Segundo Flash (Opcional)
18-01-2012
Pgina
42
MEMORIAS
USB
El software del USB es de baja complejidad y contiene 2

mdulos: Gerenciador y Aplicaciones
Aplicaciones.
El Gerenciador es provisto por el fabricante del
Mi
Microcontrolador
t l d y llas A
Aplicaciones
li
i
son iimplementadas
l
t d por
el fabricante del USB. El software completo utiliza 2K lneas
de cdigo C y 1KB de RAM.
18-01-2012
D1
Registro de
Desplazamiento
MEMORIAS
USB
MEMORIAS
USB
El Pen Drive (USB) es una memoria (NAND Flash) de alta

d
densidad
id d y b
bajo
j costo
t controlada
t l d por un Mi
Microcontrolador
t l d
especializado que trabaja con acceso directo a memoria
(DMA) para aumentar la velocidad de transferencia
Pgina
Pgina
Q0
Registro de
Desplazamiento
MEMORIAS
MEMORIAS SERIE
MEMORIAS
USB
18-01-2012
Q1
El Contador (u otro registro) que mantiene la direccin de

memoria accedida se llama Puntero de la Pila (Stack
Pointer).
Pointer)
Lectura / Escritura
18-01-2012
D1
Registro de
Desplazamiento
18-01-2012
Reloj
Down / Up
Habilitacin
Escritura
Q0
Q1
Qn-1
Las palabra se leen o escriben en la RAM en cada ciclo del

reloj.
El contador avanza cuando est en escritura y retrocede

cuando est en lectura
lectura.
Contador
(puntero Direcciones
de la pila)
Q0
Registro de
Desplazamiento
SRn-1
(k bits)
Pgina
In-1
I1
Q0
Q1
Qn-1
Registro de
Desplazamiento
SR1
(k bits)
La direccin del desplazamiento se ajusta hacia abajo

cuando se habilita la escritura y hacia arriba cuando se
habilita la lectura. De esta manera, las palabras se
il (
apilan(pushing)
hi ) y d
desapilan
il ((popping).
i )
I0
Habilitacin
Escritura
Q0
Q1
Qn-1
MEMORIAS
MEMORIAS SERIE
44
El USB no tiene un software de manejo de archivos propio

sino que permite ser visto por la PC como un dispositivo de
almacenamiento masivo de modo que el Sistema
Operativo de la PC puede leer o escribir cualquier archivo
del sistema en el USB.
18-01-2012
Pgina
45
CONTROLADORES
INTRODUCCIN
TEMA 6
6a-1:
1
Los controladores son sistemas secuenciales que

suministran niveles lgicos apropiados en los
tiempos apropiados para controlar una secuencia
de operaciones lgicas sencillas que
que, en conjunto
conjunto,
realizan una operacin lgica ms complicada.
CONTROLADORES
: 1
Parte
Captulo
p
OCHO:
CONTROLADORES.
C
Microprocesadores .
Microprocesadores
18-01-2012
Pgina
Primero veamos algunas

g
operaciones
p
sencillas y
la forma de realizarlas.
CONTROLADORES
TRANSFERENCIA DE REGISTROS
La entrada S del latch Bi
asumir
i ell valor
l Qd
dell llatch
h Ai
y R el valor de Ai. De esta
forma el registro B asumir el
estado del registro A.
A
Pgina
18-01-2012
CONTROLADORES
Pgina
Pgina
18-01-2012
Pgina
18-01-2012
Pgina
CONTROLADORES
Por ejemplo, para transferir A a C se pone a 1 el

terminal de control Mover A al bus y posteriormente
se pone a 1 el terminal de control Mover el bus a C.
18-01-2012
Pgina
CONTROLADORES
Si se tienen muchos registros y es necesario
efectuar
f t
transferencias
t
f
i de
d unos a otros
t
se podra
d
emplear un bus comn como muestra la figura.
CONTROLADORES
Slo se indican 4 registros (A a D) y por cada uno de

ellos slo se muestra un cerrojo (latch) esttico
esttico. Si los
registros fueran de 16 bits, habra 16 hilos separados
en ell b
bus.
18-01-2012
Pgina
CONTROLADORES
En definitiva, poniendo el
terminal
i ld
de controll (M
(Mover
A a B)) en su nivel activo
se genera una orden.
La transferencia puede
realizarse sincrnicamente
aadiendo una entrada de
reloj a las puertas de
control que seleccionarn
ell ciclo
i l d
de reloj
l jd
donde
d se
har la transferencia.
Cuando el terminal de control

Mover A a B vuelva al nivel
lgico 0
0 , R y S se harn 0
0,
y el estado del registro Ai
habr sido copiado en el
registro Bi.
18-01-2012
18-01-2012
CONTROLADORES
Los registros A y B utilizados
para la
l ttransferencia
f
i estn
t
hechos con un conjunto de
latches estticos Set-Reset
( )
(SR).
En la Figura se muestran los
cerrojos Ai y Bi de los registros
A y B.
La puesta a uno lgico (1)
del terminal de control Mover
A a B transmite el contenido
del registro A al registro B.
B
Con este esquema de un nico bus de entrada-salida

solo se puede hacer una transferencia entre registros
por vez, y en 2 pasos: registro al bus, y bus al registro.
18-01-2012
Pgina
CONTROLADORES
COMPLEMENTACIN
Con la operacin
complemento si/no se
transfiere al registro B el
contenido
t id d
dell registro
i t A o su
complemento.
Cuando se pone a 1 el
terminal de control Mover
Mover A
a B en B se copiar A o su
complemento dependiendo
de si est activo o no el
terminal
i ld
de controll
Complemento.
18-01-2012
CONTROLADORES
COMPLEMENTACIN
La figura muestra un esquema para complementar el

contenido de un registro sin necesidad de transferir
de un registro a otro. Para ello es necesario utilizar
Fli Fl
Flip-Flops
tipo
i maestro-esclavo.
l
La figura muestra 3 FlipFlops consecutivos de

C/Registro de un
esquema de 2 registros.
Cuando el terminal de control Complemento est a 1

0 se producir el cambio o no (complemento o no)
de la salida del Flip-Flop
Flip Flop JK.
Pgina
10
CONTROLADORES
DESPLAZAMIENTO
18-01-2012
Pgina
11
CONTROLADORES
INCREMENTACIN Y DECREMENTACIN
En la figura se
muestra un registro
que responde
q
p
a la
orden de cambio de
cuenta para
incrementar o
d
decrementar
t ell
nmero almacenado.
Solo una de las 3 lneas

de control (S0, SL, y SR)
debe estar a 1 (activa)
indicando la operacin de
desplazamiento a realizar.
En los desplazamiento a
izquierda o derecha debe
contemplarse de donde se
q
toma el bit de cualquier
extremo (que no est en el
registro A).
Si no fuera necesario transferir de un registro a otro se podra
utilizar un nico registro de desplazamiento
desplazamiento.
18-01-2012
CONTROLADORES
DESPLAZAMIENTO
Pgina
13
CONTROLADORES
SET y RESET
Si se necesita que las salidas Q de cada Flip-Flop de un
registro
i t sean 0 1 se puede
d utilizar
tili
ell esquema d
de lla
g
figura.
Set / Reset J K Q Q
1
1 0 1 0
0 1 0 1
Pgina
Pgina
14
CONTROLADORES
REGISTRO SENSIBLE A MLTIPLES RDENES
En un sistema digital puede ser necesario

realizar varias operaciones.
E
En tall caso, pueden
d h
hacerse llas operaciones
i
individuales en registros separados o construir
un registro que sea capaz de responder a las
distintas rdenes.
18-01-2012
Pgina
12
El relojj se aplica
p
a travs
de una puerta AND
donde est habilitado
con la seal de Cambio
de cuenta.
La primera alternativa es ms flexible mientras

que la segunda alternativa ahorra circuitera
circuitera.
16
Pgina
El esquema consta de un
contador
t d reversible.
ibl
Vamos a analizar un caso con 5 rdenes.

18-01-2012
18-01-2012
CONTROLADORES
INCREMENTACIN Y DECREMENTACIN
La operacin de Incrementacin cambia en +1 el

nmero
almacenado
l
d y lla operacin
i d
de
decrementacin cambia en -1 el nmero almacenado.
18-01-2012
Este esquema permite

E
i lla
transferencia del registro
A al registro B sin y con
desplazamiento a
derecha o izquierda
dependiendo de 3 lneas
de control (S0, SL, y SR).
17
Si lla seal
l C
Cambio
bi de
d cuenta
t se mantiene
ti
en 1 d
durante
t
un ciclo de reloj, el contador incrementar o decrementar
su cuenta en 1, dependiendo del nivel lgico del modo de
control (seal de control Arriba/abajo)
Arriba/abajo ).
18-01-2012
Pgina
15
CONTROLADORES
Orden
Smbolo
1. Escribe el registro
1
desde el bus
2. Lee el registro desde

ell b
bus
3. Incrementa el registro
4. Complementa el
registro
5 B
5.
Borra ell registro
i
poniendo a cero todas
las salidas Q
Slo uno de los terminales de

control estar activo (1).
La figura muestra la lnea Bi de
las n lneas del bus, as como la
lgica asociada a los Flip
FlipFlops
Flops.
18-01-2012
Pgina
18
CONTROLADORES
3. Para incrementar en I=1

el registro se interconectan
en forma de contador las
etapas de Flip-Flops.
Si se elige un contador tipo
anillo las entradas J y K de
cada Flip
Flip-Flop
Flop se conecta a
la
salida
del
Flip-Flop
precedente. Para el i-simo
Flip-Flop (FFi) se requiere:
1. Para escribir el bit en

el FFi desde el bus Bi
cuando W=1 se usa la
siguiente lgica:
J i = Bi W
CONTROLADORES
K i = Bi W
2. Para
2
P
l
leer
en ell bus
b ell
bit del FFi cuando R=1
se usa la siguiente
lgica:
Bi = Qi R
4. Para complementar
p
los Flip-Flops, o sea que
los Flip-Flops
p
p conmuten
cuando C=1, se requiere:
Ji = K i = C
5. Para borrar los FlipFlops cuando Z=1, sin

que ser afectados por Z
cuando Z=0, se requiere:
J i = K i = G ii-11I
Como el primer Flip-Flop
(FF0) no tiene etapa anterior
se requiere:
Ji = 0
J 0 = K 0 =1I
18-01-2012
Pgina
19
CONTROLADORES
18-01-2012
Pgina
20
CONTROLADORES
La figura muestra un diagrama esquemtico del anterior registro.
Se indican las cinco lneas de rdenes de control,
control la entrada de
reloj y las conexiones de entrada-salida al bus.
En resumen, teniendo en
cuenta que en cualquier
instante solamente est
activa una de las seales
de control (W, R, I, C y Z)
resulta
lt :
J i =Bi W+G i-1I+C
K i =Bi W+G i-1I+C+Z
y
Bi =Qi R
Donde para el primer Flip

Fl (FF0) es Gi-1= 1.
Flop
1
18-01-2012
Pgina
22
18-01-2012
CONTROLADORES
Pgina
23
Ki = Z
18-01-2012
Pgina
21
CONTROLADORES
UN CONTROLADOR SENCILLO
Una vez conocidas las operaciones a realizar el
di d
diseo
de un controlador
t l d comienza
i
definiendo
d fi i d su
q
es decir, los componentes
p
a emplear
p
arquitectura,
y sus interconexiones.
No hay un procedimiento de diseo que conduzca a
la mejor arquitectura. La arquitectura resultante
depender de la experiencia y del buen sentido
comn que tenga el diseador.
diseador
Establecida esta arquitectura hay que generar la
secuencia de ordenes que deben ser ejecutada por
el controlador.
controlador
18-01-2012
Pgina
24
CONTROLADORES
CONTROLADORES
CONTROLADORES
Se pretende disear un sistema que realice las operaciones +,

- -+ y -- sobre dos nmeros binarios ( y ) de n bits.
-,
bits
El registro de Complementacin e Incrementacin (CI) se conecta

al Sumador
Sumador, el Sumador al Acumulador y el Acumulador se vuelve
a conectar al Sumador y al Bus General de entrada/salida.
Cuando WA=1, el contenido del sumador se transfiere al

acumulador y cuando RA=1,
=1 el contenido del acumulador se
coloca en el bus general.
Las transferencias entre

g
se realizan con
registros
buses de n lneas durante
el flanco activo del reloj.
El contenido del acumulador est permanentemente conectado a la entrada

del sumador.
Existe un Bus General de

n bits que se puede
utilizar para leer/escribir
los registros cuando
est activo (1) W/R
W/R.
El acumulador se borra
cuando ZA = 1.
1
Todos los registros

utilizados
tili d son d
de n bits.
bit
Los nmeros se ingresan
asincrnicamente usando
los terminales Set y Reset
de los Flip-Flops de los
registros y .
El resultado () se
almacena
l
en ell registro
i t
acumulador y tambin en
uno de los registros .
18-01-2012
Pgina
25
18-01-2012
Pgina
26
18-01-2012
Pgina
27
CONTROLADORES
CONTROLADORES
Por ejemplo, para realizar la

operacin
i +
y almacenar
l
el resultado en el registro
se necesita realizar una
serie
de
operaciones
p
elementales denominadas
micro operaciones
micro-operaciones,
cada
una de las cuales requiere
de un ciclo de reloj.
Se disear un controlador que determinar los niveles lgicos
requeridos para realizar la secuencia de micro-operaciones
requerida
requerida.
18-01-2012
Pgina
28
CONTROLADORES
IMPLEMENTACIN DEL CONTROLADOR
0
X=0
X=?
Acc CI
R= WA =1
X=1
Borra CI y Acc
Z ZA=1
Z=Z
1
X=1
CI
R =W=1
W 1
X=?
X=1
X=0
2
X=irrelevante
4
3
Acc
+Acc
Acc
R=WA=1
Acc
A
W=RA=1
18-01-2012
31
CONTROLADORES
001 010 001 1 1 0 0 0 0 0 0 0
010 011 011 0 0 1 1 0 0 0 0 0
011 100 100 0 0 0 0 1 1 0 0 0
100 101 101 0 0 0 1 0 0 1 0 0
101 110 110 0 0 0 0 1 1 0 0 0
110 000 000 0 0 0 0 0 0 0 1 1
D1 Q 2 Q1 Q0 Q 2 Q0
Q2
X
Q2
Q1
Q0
D0 Q 2 Q1 Q0 Q 2 Q1 Q0
Q1Q0 X
Q1
Lgica
Q0
D2
Reloj
Q2
Lgica
D1
Q2
R l j
Reloj
X
18-01-2012
Q 2 Q1X
Controlador:
Generador de
Secuencia
Pgina
Q1
X
Q2
Q1
Q0
Q1
Borra del registro acumulador

cualquier nmero previo.
R , W
Lee en el bus y escribe la palabra

del bus al registro CI
R, WA
Transfiere el contenido del CI al

sumador (que tiene la otra entrada
en cero) y lo almacena en Acc
R, W
Transfiere el contenido de a CI
R, WA
Suma al contenido del Acc
RA, W
Transfiere el contenido del Acc al

registro
18-01-2012
18-01-2012
Pgina
Q0
Q0
32
34
El Generador de Secuencia y, por consiguiente, el

C t l d es una Mquina
Controlador
M i
d Moore
de
M
( no de
(y
d Mealy)
M l )
porque sus salidas son completamente dependientes del
estado del controlador sin depender de las entradas.
18-01-2012
Pgina
30
Utilizando Flip-Flops D, los diagramas de Karnaugh son:
Q2Q1
Q0X 00 01
00
1
0 1
11
10
Q2Q1
Q0X 00 01
00
0 1
0
11
10
11
10
01
01
01
11
11
11
10
10
10
D1 Q 2 Q1 Q0 Q 2 Q0
18-01-2012
D0 Q 2 Q1 Q0 Q 2 Q1 Q 0
Q 2 Q1X
Pgina
33
CONTROLADORES
El estado de todas las salidas listadas en la Tabla (Z, ZA,

R, W, R, WA, R, W, RA) puede verse en la propia Tabla y
tambin en el Diagrama de Flujo, y se determinan con un
Decodificadores (puertas OR) a partir de los estados
((Q2Q1Q0) del g
generador de secuencia .
Q2
Q1
Q0
Pgina
Q1Q0 X
La nica entrada (X) no tiene influencia sobre las salidas

ya que solo es utilizada para determinar si el controlador
avanza por sus estados o se detiene.
detiene
Lgica
D0
Comentario de la micro-operacin
ZA
D 2 Q 2 Q1 Q1Q0
CONTROLADORES
Entonces, el Generador de Secuencia del Controlador resulta:

D 2 Q 2 Q1 Q1Q0
Lnea
en 1
Q2Q1
Q0X 00 01
00
0 0
ZA R W R WA R W RA
000 000 001 0 0 0 0 0 0 0 0 0
Ciclo
R l j
Reloj
CONTROLADORES
Salidas
Z
Pgina
29
X=0
CI
R=W=1
Pgina
Estado
Estado
Estado actual siguiente
actual
Q2Q1Q0 X=0 X=1
X=1
X= irrelevante
18-01-2012
Se hizo una asignacin arbitraria con Q2Q1Q0 para los estados.
X=0
X=0
El controlador va a ser una mquina secuencial de 6 estados.

Se adiciona el p
paso 7
para hacer que la
mquina espere hasta
t
tener
nuevos datos
d t
(nmeros) en los
registros y .
As se evita que se le
sume reiteradamente
al resultado de la
suma previa.
Para ello se usa una
seal X que puesta a
1 inicia
i i i la
l secuencia
i
que continua solo
cuando X=0.
X=0
CONTROLADORES
Diagrama de estados
Estado de espera
de todos los niveles
de control = 0
CONTROLADORES
35
Entonces, el Decodificador para las

salidas del Controlador se muestra en
la figura.
En la primera transicin activa del Reloj
luego de haber pulsado el Conmutador
el sistema p
pasa del Estado 0 al Estado
1, y as siguiendo hasta volver a
detenerse en el Estado 0
0.
18-01-2012
Pgina
36
CONTROLADORES
La figura muestra la evolucin temporal de las seales

generadas por el Decodificador.
Decodificador
18-01-2012
Pgina
37
CONTROLADORES
CON REGISTRO DE DESPLAZAMIENTO
TEMA 6
6a-2:
2
CONTROLADORES
El anterior Controlador se dise para

minimizar el nmero de Flip
Flip-Flops.
Flops
CONTROLADORES
Parte 2
Las seales de la figura se corresponden con el anterior

diseo,, y su comportamiento
p
es similar a aquellas
q
seales
que son obtenidas con Registros de Desplazamiento .
Captulo OCHO:
CONTROLADORES.
Circuitos
Microprocesadores.
p
18-01-2012
Pgina
CONTROLADORES
Hay un diseo alternativo del controlador que
utiliza
ili R
Registros
i
d
de D
Desplazamiento,y
l
i
que emplea
l
p
p y, en
entonces ms cantidad de Flip-Flops
general, emplea menos lgica combinacional.
Seguramente usar Registros de Desplazamiento
no ser tan econmico,
econmico pero el diseo es ms
ordenado y sistemtico ya que se puede
d t
determinar
i
en fforma precisa
i que es llo que h
hace
p
p es decir q
que la salida de cada
cada Flip-Flop,
Flip-Flop coincide con cada paso de la secuencia
de operaciones.
operaciones
18-01-2012
Pgina
Pgina
CONTROLADORES
Para hacer la mquina sumadora necesitamos un
Registro de Desplazamiento de seis etapas
etapas.
Utilizamos el esquema
q
de contador en anillo y, en
principio disponemos que el primer Flip-Flop
arranque en Set y el resto en Reset
Reset.
As, p
para cada ciclo de Relojj la condicin de Set
progresar a lo largo del Registro obtenindose
las correspondientes seales de control
control.
18-01-2012
Pgina
Pgina
CONTROLADORES
El Registro de Desplazamiento necesita que solo uno de los
FF (el primero) est en set cuando se energiza el sistema
sistema.
Esto se logra con el circuito mostrado ya que cuando el
conmutador est abierto es X=0 y QA=0 mientras QB=1.
=1
En un instante arbitrario se pulsa el conmutador y con el
flanco activo del Reloj resulta X=1 y QA=1 yy, siendo an
QB=1 resulta S=1 hasta el siguiente flanco activo del Reloj
sin
i iimportar
t llo que h
haga X
X.
Si bien el Controlador completo usa muchos Flip-Flops (6 ms 2

para el Iniciador)
Iniciador), la lgica combinacional adicional es muy poca
poca.
18-01-2012
Pgina
18-01-2012
Pgina
CONTROLADORES
RESPUESTA CONDICIONAL DE CONTROLADORES
CONTROLADORES
En la figura vemos
l seales
las
l d
de este
t
dispositivo Iniciador
y el diagrama de
bloques.
Pgina
18-01-2012
Con un Registro de Desplazamiento es fcil

detener la secuencia ya que basta abrir el anillo
no conectando el ltimo Flip-Flop con el primero
primero.
CONTROLADORES
18-01-2012
18-01-2012
Los controladores que hemos visto tienen secuencia fija

de micro
micro-operaciones
operaciones.
En el caso ms general resulta necesario tener un microcontrolador que siga diferentes secuencias
secuencias, ya sea por
una intervencin humana (va una entrada) ya sea por el
resultado de la operacin realizada
realizada.
Tomando como ejemplo el sumador ya visto, en el caso
de una intervencin humana se podr definir en que
Registro se guarda el resultado: si X0=0/1 se guarda en
R/R.
Siguiendo con el sumador ya visto, en el caso de un
resultado de operacin se podr definir en que Registro
se guarda el resultado: si el resultado es positivo/negativo
se guarda en R/R.
18-01-2012
Pgina
CONTROLADORES
CONTROLADORES
Tomando como ejemplo el sumador ya visto hecho con

Registros de Desplazamiento la intervencin humana se
expresa a travs de la seal de control externa Seleccin
de Registro Final
Final , FRS
FRS=0/1
0/1, que define si el resultado se
guarda en R/R.
18-01-2012
Pgina
Consideremos ahora que hay una entrada de realimentacin

(f) al controlador que durante el ciclo del reloj k ser utilizada
para definir la operacin en el ciclo del reloj k+1.
Una forma de implementacin
p
es g
guardar esta seal f en un
Flip-Flop (que no es parte del registro de Desplazamiento) para
que est disponible
q
p
cuando se la necesite.
Una forma alternativa es permitir que el Controlador siga 1 de 2
caminos alternativos (durante 1 ciclo de reloj en Figura, pero
pueden ser ms), y luego retomar la secuencia comn (ver
OR).
Volviendo a tomar el mismo ejemplo, el resultado de

operacin que queremos tener en cuenta es el signo
resultante de la suma realizada. Si el signo es
negativo/positivo el resultado se guarda en R/R.
Ahora, en la misma anterior Figura podemos interpretar
que FSR es el signo de la suma.
En
E la
l Fi
Figura se muestra
t la
l modificacin
difi
i d
dell C
Controlador:
t l d
10
18-01-2012
Pgina
11
CONTROLADORES
CONTROLADORES
En la Figura se muestran 4 caminos distintos dependientes de

p
f1 y f2, y con diferentes cantidades de operaciones.
Se pueden hacer otras modificaciones a una secuencia original

d operaciones
de
i
h
hecha
h con R
Registros
i t
d
de D
Desplazamientos.
l
i t
Se muestra una secuencia k
k-1,
1, k, k
k+1,
1, k
k+2
2 en la cual pueden
omitirse o no los estados k y k+1 dependiendo de un seal f.
18-01-2012
Pgina
13
18-01-2012
Pgina
CONTROLADORES
14
18-01-2012
Pgina
12
CONTROLADORES
Otra modificacin a una secuencia original de operaciones
consiste
i t en anular
l lla ejecucin
j
i d
de llas operaciones
i
k y k+1
k 1
dependiendo de un seal f.
Operaciones que se anulan
18-01-2012
Pgina
15
CONTROLADORES
CONTROLADORES
SECUENCIA PARA LA RESTA
CONTROLADORES
El esquema mostrado permite repetir una parte de la secuencia

d operaciones
de
i
ttantas
t veces como se quiera.
i
Volvamos a la mquina utilizada para sumar los nmeros de

los registros y (R+R).
) Supongamos que ahora queremos
restar (R-R) y almacenar el resultado.
Entonces, para obtener R-R primero transferimos R al

Registro CI,
CI luego al Sumador y luego al Registro Acc,
Acc que son
las mismas operaciones que se realizan para obtener R+R.
Luego se transfiere R al
Registro CI donde se lo
complementa e
incrementa.
Estas 2 ltimas
operaciones son
adicionales a aquellas
para obtener la suma
siendo el resto del
proceso igual al caso de
la suma
suma.
que cuando f=0 p

permite la
Para ello se utiliza un seal f q
repeticin de una parte de la secuencia indefinidamente,
mientras que con f=1 la secuencia sigue su curso normal
normal.
Entonces, deberamos
invertir el signo
g de R
para luego sumarle R
obteniendo as R-R.
Estados que se repiten
Para invertir el signo de

R utilizamos
complemento
p
a2q
que se
obtiene sumando 1 al
complemento a 1 de R
18-01-2012
Pgina
16
18-01-2012
Pgina
17
18-01-2012
Pgina
18
CONTROLADORES
CONTROLADORES
Para obtener la resta necesitamos modificar el controlador para

que suministre 2 estados adicionales p
q
para realizar las 2
operaciones adicionales.
Si pretendemos tener un
controlador de estados
mnimos, la tabla de
estados tendr 2 nuevos
estados.
O sea que de
d ttener 7
estados pasar a tener 9
estados,
t d
y se requerirn
i 4
Flip-Flops en lugar de 3.
Adems,
Adems tendremos que
modificar la lgica
combinacional existente.
existente
18-01-2012
Pgina
19
CONTROLADORES
Si tambin se quisiera agregar la operacin -R+R se deben

agregar 2 nuevas micro-operaciones
i
i
que seran
complementar
l
t
e incrementar R.
Y si tambin se quisiera
contar con la operacin
-R-R se deben
agregar 4 nuevas microoperaciones que seran
complementar e
incrementar R y R.
18-01-2012
CONTROLADORES
Pgina
20
CONTROLADORES
Si se quiere hacer una mquina ms elaborada (inteligente?)

resulta necesario poder elegir los nmeros de entre una gran
cantidad de nmeros (desde una memoria?) y guardar el
resultado entre varios registros disponibles (en una memoria?)
memoria?).
22
CONTROLADORES
UNA COMPUTADORA SENCILLA. DESCRIPCIN
Asimismo, quizs resulte necesario realizar reiteradamente la
misma operacin
p
RR p
pero con otros sumando extrados
desde otros Registros (memoria?) y almacenarlos en otros
registros (memoria?)
(memoria?).
Reiterar la operacin aritmtica implicara agregar estados en
la anterior secuencia del Controlador
Controlador. En tal caso
caso, el anterior
tipo de Arquitectura crecera indefinidamente e
innecesariamente a medida que agregamos otra operacin
aritmtica similares realizadas con otros sumandos.
Es evidente que el anterior Controlador es suficiente para
realizar todas las operaciones de suma/resta de 2 nmeros.
Sin embargo
embargo, debemos agregar algn mecanismo para
seleccionar la operacin y los operandos, y para guardar el
res ltado
resultado.
Pgina
21
Para utilizar esta mquina se deben introducir los nmeros en

R y R (manualmente?) y pulsar el conmutador de arranque
(manualmente?) y, luego de un tiempo, se debe leer el
)
resultado en R ((manualmente?).
g
Asimismo,, al controlador original
se le agregan 4 estados en los
cuales los nmeros del Registro
CI son complementados e
incrementados.
incrementados
La complementacin se realiza si C es igual a 1 y la
incrementacin se realiza si I es igual a 1
1.
18-01-2012
Pgina
El anterior controlador conjuntamente con los Registros de

Complementacin e Incrementacin (CI)
(CI), Sumador,
Sumador
Acumulador (Acc) y de Entrada-Salida (R y R) organizados
en la Arquitectura usada nos permite realizar las operaciones
aritmticas RR.
Para ello se agrega un Registro

de Instrucciones de 2 bits que
indica cual de las 4 operaciones
se debe realizar RR .
Pgina
18-01-2012
CONTROLADORES
Si en cambio se utiliza el controlador con Registros de Desplazamiento ya visto la resolucin del problema es ms fcil
fcil.
18-01-2012
Resulta evidente que es innecesario agregar 4 controladores

diferentes para realizar las 4 operaciones RR.
Se podra realizar 1
C t l d para cada
Controlador
d
una de las 4
operaciones, lo que
incrementa
innecesariamente la
circuitera.
25
18-01-2012
Pgina
23
CONTROLADORES
La arquitectura mostrada
(con algo de intervencin
humana) permite realizar
una gran cantidad de
operaciones
i
aritmticas.
it ti
El sistema tiene una RAM
de 64x8,
64x8 direccionada con
6 bits (26=64).
La RAM tiene una entrada
de habilitacin y otra de
lectura/escritura que
q
permiten leer escribir el
bus general de 8 bits.
La posicin de memoria a
leer/escribir est dada por
l 6 bit
los
bits d
de di
direcciones.
i
18-01-2012
18-01-2012
Pgina
24
UNA COMPUTADORA SENCILLA

Las direcciones ms bajas
(0 a 6) de la memoria
contienen las instrucciones
del programa a ejecutar.
Los 2 bits ms altos
indican la operacin
Y los 6 bits ms bajos

j
indican la direccin de
memoria donde est
el operando o donde
guardar el resultado
Pgina
26
18-01-2012
Pgina
27
CONTROLADORES
UNA COMPUTADORA SENCILLA

Teniendo en cuenta la
Tabla de Instrucciones:
-(49)+(-79)-(52)+(121)+(82)
El resultado es transferido
del Acumulador a la
posicin
i i de
d memoria
i 39.
39
Finalmente, la mquina
para y queda a la espera
de una intervencin
humana
humana.
18-01-2012
Pgina
28
CONTROLADORES
Los 2 bits de la izquierda del
Registro de Instrucciones
(IR) estn disponibles
exclusivamente para el
Controlador.
La
L
nica
i operacin
i d
dell
Contador de Programa (PC)
es incrementar su contenido.
El Controlador tiene salidas
de control que corresponden
a cada lnea de entrada de
control de cada Registro y
de la Memoria.
18-01-2012
2) Memoria
29
CONTROLADORES
UNA COMPUTADORA SENCILLA. OPERACIN
Pgina
30
CONTROLADORES
La Tabla muestra las micro-operaciones que se realizan en un
Ciclo de Bsqueda:
Para ejecutar cada instruccin esta computadora tiene un

Ciclo de Bsqueda y un Ciclo de Ejecucin
Ejecucin.
q
accede a la memoria p
para obtener la
En el Ciclo de Bsqueda
nueva instruccin que luego ser ejecutada en el Ciclo de
Ejecucin
Ejecucin.
31
18-01-2012
Pgina
32
CONTROLADORES
La Tabla muestra las micro-operaciones que se realizan en un
Ciclo de Ejecucin
Ejecucin.
3
PC=PC+1
18-01-2012
Pgina
33
CONTROLADORES
Las micro-operaciones que
se realizan en un Ciclo de
Ejecucin son:
3) IR(6 bits Dir
Dir.)) MAR
4) Memoria
IR
BUS
CI
5) Complementa CI: CI
CI
5-6
6)) Incrementa CI: CI=CI+1
2 1) Habilita Memoria
2.1)
7) Copia Sumador en Acc: S Acc

A continuacin comienza un
nuevo Ciclo de Bsqueda
y Ejecucin para la nueva
instruccin (ya apuntada
correctamente por el PC).
PC)
2.2) Pone Lectura=1

2.3) Transfiere Memoria
al IR va bus general
general.
2.4) PC=PC+1
18-01-2012
18-01-2012
S
Supongamos que ell C
Contador
d d
de P
Programa (PC) y ell R
Registro
i
Acumulador (Acc) estn inicialmente borrados.
MAR
Pgina
Supongamos
p g
q
que el contenido de la Memoria RAM ((datos e
instrucciones) es ingresado manualmente.
Pgina
Las micro-operaciones que

se realizan en un Ciclo de
Bsqueda son:
18-01-2012
Veamos como funciona esta computadora que, aunque no lo

hemos dicho explcitamente,
explcitamente es sincrnica (tiene un Reloj)
Reloj).
CONTROLADORES
1) PC
La ALU puede leer o

escribir el bus de 8 bits
bits.
El Registro de Instrucciones
(IR) puede
d ser escrito
i
desde el bus de 8 bits.
El Registro de Direcciones
de Memoria (MAR) tiene 2
entradas de control que
permiten transferir al MAR
p
los 6 bits del Contador de
Programa (PC) o los 6 bits
de la derecha del Registro
de Instrucciones (IR)
(IR).
Ahora, los anteriores

Registros de Datos R y R
son sustituidos por
posiciones de la Memoria
RAM.
Los anteriores Registros:
de Complementacin e
Incrementacin (CI)
(CI),
Sumador y Acumulador
(Acc) conforman la Unidad
Aritmtico-Lgica (ALU).
En esta ALU se ha omitido
la lnea de Control ZA por
no ser necesaria
necesaria.
Las operacin aritmticas

a realizar son:
CONTROLADORES
Pgina
34
18-01-2012
Pgina
35
18-01-2012
Pgina
7
36
CONTROLADORES
UNA COMPUTADORA SENCILLA. CONTROLADOR
CONTROLADOR PARA COMPUTADORA SIMPLE

HECHO CON REGISTRO DE DESPLAZAMIENTO
Se muestra un controlador alternativo con menos FF y ms

puertas que usa la misma etapa de bsqueda del anterior.
Excepto en instruccin Alto, el paso 1 de la secuencia es TIR=1
(Transferir al Registro de Instrucciones).
El Controlador se realiza con Registros de Desplazamiento

para mayor simplicidad
simplicidad.
Las operaciones son sincronizadas por un Reloj (no mostrado).
Al cerrar un conmutador
t d empieza
i
lla secuencia
i d
de microi
operaciones.
Los 2 primeros pasos de la secuencia buscan la instruccin
(Ciclo de Bsqueda) y la cargan en el Registro de
Instrucciones.
Luego
g comienza el Ciclo de Ejecucin
j
enviando al
Controlador los 2 bits superiores que se aplican a un
decodificador de 4 salidas.
Tambin puede armarse un Controlador con menos Flip-Flops
pero con mayor cantidad de puertas
puertas.
18-01-2012
Pgina
37
18-01-2012
Pgina
38

HECHO CON 5 FLIP-FLOPS
FLIP FLOPS

FLIP FLOPS
En el 2 paso la Suma y la Resta tienen una operacin comn

mientras que la operacin almacena es alternativa.
Los pasos 3 y 4 (complemento e incremento) solo se ejecutan
para la Resta.
El paso 5 slo se ejecuta para la Suma y la Resta para guardar

el resultado en el Registro Acumulador de la ALU.
18-01-2012
Pgina
40
18-01-2012
INTERRUPCIONES
Pgina
Pgina
41
18-01-2012
43
Cuando la Respuesta
p
al Pedido de Servicio termina se
resetea el FF Llamada de Interrupcin, borrando la Bandera
(Flag) de Pedido de Servicio .
18-01-2012
Pgina
44
Pgina
39
INTERRUPCIONES
Una vez arrancado los controladores trabajan indefinidamente
indefinidamente,
realizando un Ciclo de Bsqueda y otro Ciclo de Ejecucin,
hasta encontrar una instruccin de Alto que lo detiene
detiene.
Con frecuencia se requiere Interrumpir este ciclo repetitivo de
Bsqueda/Ejecucin para realizar una tarea especial
especial.
Para ello, la fuente que requiere realizar esta tarea hace una
Ll
Llamada
d de
d Interrupcin
I t
i a la
l cuall ell C
Controlador
t l d responde
d
con una Respuesta al Pedido de Servicio.
Es posible modificar el anterior Controlador para que pueda
responder a la Llamada de Interrupcin (retenida en Latch
por sii es d
de corta
t d
duracin)
i ) suspendiendo
di d lla ttarea que estaba
t b
realizando (previa finalizacin del Ciclo de Bsqueda y
Ej
Ejecucin
i en curso).
)
Al finalizar la Respuesta al Pedido de Servicio el Controlador
puede continuar con la tarea suspendida
suspendida.
18-01-2012
INTERRUPCIONES
GN=1 Operacin
p
Normal
GI=1 Respuesta al Pedido de Servicio. Inicia cuando acaba
la secuencia Bsqueda/Ejecucin en curso.
18-01-2012

FLIP FLOPS
Pgina
42
PRESENTACIN (HANDSHAKING)
Muchas veces es necesario intercambiar informacin entre
dispositivos que operan asincrnicamente entre s y que, a
menudos tienen velocidades muy distintas
menudos,
distintas.
Por ejemplo, esta situacin puede ocurrir en un sistema de
transmisin de datos entre el Transmisor y el Receptor
Receptor.
Adems de los bits de datos (en caso de una transmisin tipo
paralelo),
l l ) para iindicar
di
que lla iinformacin
f
i enviada/recibida
i d / ibid es
correcta el Transmisor dispone de una seal de Dato Vlido
(DAV) y el Receptor dispone de una seal de Dato Aceptado
(DAC).
18-01-2012
Pgina
45
Supongamos
p g
q
que estamos iniciando un p
proceso de envo de
datos desde el Transmisor al Receptor. En este caso ser
DAV=1 y DAC=0 (dato vlido pero an no aceptado).
Recin cuando DAC=1 (dato aceptado) y luego DAC=0 podr
hacerse DAV=0 e iniciarse un nuevo ciclo.
Del mismo modo, cuando DAV=0 y DAC=1 no deber enviarse
un nuevo dato hasta que DAC=0.
Con este sistema, seguramente el Receptor/Transmisor deber
esperar al Transmisor/Receptor segn cual sea ms rpido.
La figura muestra 2 memorias (MA y MB) con los Buses de

Datos conectados entre s.
Si ambas memorias trabajan
j sincrnicamente ((mismo Reloj)
j) y
se quiere copiar el contenido de MA en MB en las mismas
direcciones, basta con hacer que RA/WA)=1, (RB/WB)=0 y poner
ambos Contadores de Direcciones en paralelo (IA=IB).
Luego, secuencialmente se pondra EA= EB=1 para leer MA y
escribir
ibi MB
MB, y lluego se pondra
d EA= EB=0
0 y se avanzara
ell
Contador de Direcciones.
Supongamos que ambas memorias trabajan con 2 seales de

reloj separadas e independientes (y quizs incoherentes) ClA y
ClB de
d ffrecuencias
i fA y fB.
Incluso pudiera ser que fA y fB cambien en el tiempo en forma

inconexa entre ellas.
En tal caso se requiere que ambos sistemas, adems de
interconectar sus buses de datos
datos, tengan Controladores que
generen las seales DAV (en el transmisor) y DAC (en el
receptor).
Los controladores (del transmisor y del receptor) se disean a
partir de los siguientes Diagramas de Flujos:
18-01-2012
Pgina
46
18-01-2012
Diagrama de
Flujo:
Transmisor
18-01-2012
Pgina
47
Diagrama d
Di
de
Flujo:
R
Receptor
t
Pgina
49
18-01-2012
Pgina
50
18-01-2012
Pgina
48
COMPUTADORAS
TEMA 6b
6b-1:
1
MICROPROCESADORES
Parte 1
Captulos Dos, Tres y Cuatro:

Microcomputadoras.
Siemens Marcombo,
Siemens.
Marcombo Boixareu Editores
Editores.
Captulo Nueve:
B
Bases
d
de los
l Microprocesadores
Mi
d
y ell 6800.
6800
Ron Bishop. Arb.
18-01-2012
Pgina
18-01-2012
COMPUTADORAS
Los programas de operaciones y todo lo relacionado
con ellos se denomina Software.
COMPUTADORAS
Antao
Antao, el trmino computadora
comp tadora se utilizaba
tili aba para
equipos grandes, voluminosos y costosos
alrededor de la cual trabajaban grupos de
personas cuya finalidad era resolver problemas
personas,
cientficos o administrativos y, por lo tanto, las
computadoras
t d
estaban
t b disponibles
di
ibl para un grupo
reducido de p
personas y de actividades.
Con el advenimiento de las microcomputadoras,
devenidas luego en computadoras personales
personales, las
computadoras resultan accesibles a todo tipo de
personas, y se utilizan en un sinnmero de
actividades que desarrolla el hombre.
Pgina
CPU
Memoria
El Programa le indica a la CPU cuando hacer cada

operacin.
operacin
El Programador elige de entre todas las instrucciones

disponibles aquellas que necesita para un dado fin.
Interfaz Entrada/Salida
L
La secuencia
i l
lgica
i d
de ttodas
d estas
t iinstrucciones
t
i
constituye
y el Programa.
g
18-01-2012
Pgina
18-01-2012
MICRO-COMPUTADORA
Pgina
18-01-2012
Pgina
18-01-2012
Pgina
MICROPROCESADOR
Un microprocesador es un circuito de gran escala de
integracin que contiene la CPU completa de una
computadora en un nico circuito integrado
integrado.
Los microprocesadores se emplean en muchas
aplicaciones que requieren funciones de control y
supervisin,
p
, entre las que
q se incluye
y el control
industrial, el control de motores, etc.
Un microprocesador contiene varias unidades
unidades, cada
una de ellas diseada para realizar un trabajo
especfico.
fi
Se denominan arquitectura
q
del microprocesador
p
a la
estructura y organizacin de las unidades que lo
componen
componen.
El Sistema de Buses est compuesto por:

Bus de Direcciones.
Bus de Datos.
Bus de Control.
Bus
18-01-2012
Pgina
La CPU toma las instrucciones desde memoria (ROM)

y dispone de los siguientes Tipos de Instrucciones:
Instrucciones de Transferencia
Transferencia. Permiten mover
mover
datos:
En
E ell iinterior
t i d
de lla CPU
Desde o hacia la Memoria
Desde
D d o hacia
h i lla Interfaz
I t f Entrada/Salida
E t d /S lid
Instrucciones de Enlace. Permiten ejecutar:
Operaciones aritmticas
p
lgicas
g
Operaciones
Instrucciones de Decisin. Permiten bifurcar
dependiendo del resultado de la Operacin previa
previa.
Instrucciones Especiales. P.e.: ir o volver de una
Subrutina; atender o volver de una interrupcin,
interrupcin etc
etc.
MICRO-COMPUTADORA
Una Micro-computadora
Micro computadora tiene 3 partes fundamentales
fundamentales,
interconectadas mediante un Sistema de Buses:
La unidad central de procesamiento (CPU) que
La
contiene a la unidades de control y de procesamiento.
Las memorias RAM (Datos) y ROM (Programa).
(Programa)
Las
La unidad de entrada-salida (E/S) que vincula con
equipos perifricos (mundo exterior) .
18-01-2012
Pgina
La Memoria que contiene el programa a ejecutar

(ROM) y que guarda los datos de los clculos (RAM).
COMPUTADORAS. INSTRUCCIONES
COMPUTADORAS. PROGRAMA
Al igual
g
q
que los Controladores yya vistos la operacin
p
de la CPU es secuencial, ya que lee una operacin de
memoria
i y lluego d
de ejecutarla
j
t l llee lla siguiente
i i t
operacin, y as siguiendo.
Se denomina Hardware
a los componentes de la
computadora:
t d
Bsicamente, una computadora est compuesta por 3

Bsicamente
mdulos principales:
La
L unidad
id d C
Central
t ld
de
Procesamiento (CPU), que
ejecuta las instrucciones de
que
control y de clculo q
estn en un programa.
La Interfaz de Entrada/Salida
que se comunica con los
equipos perifricos (teclado
(teclado,
pantalla, impresora, etc.)
18-01-2012
Pgina
MICROPROCESADOR
La arquitectura determina el conjunto de instrucciones
y el proceso de ejecucin de dichas instrucciones.
En la figura se muestran las tres unidades bsicas
comunes
co
u es a todos los
os tipos
t pos de microprocesadores.
c op ocesado es
MICROPROCESADOR
Unidad Aritmtico Lgica (ALU)
MICROPROCESADOR. Registros
La ALU es el elemento central porque realiza todos

llos procesos d
dell microprocesador.
i
d
Est gobernada por la unidad de control para realizar
operaciones aritmticas como la suma y la resta, as
como las operaciones lgicas como NOT, AND, OR y
XOR.
XOR
La ALU opera con datos que se obtienen de los
registros.
18-01-2012
Pgina
10
MICROPROCESADOR. Unidad de control

La Unidad de Control se encarga de procesar las
18-01-2012
Pgina
11
MICROPROCESADOR. BUSES
El microprocesador tambin dispone de un sistema de
Buses compuestos por el Bus de Direcciones, el Bus
d Datos
de
D t y ell Bus
B d
de Control.
C t l
instrucciones.
Esta Unidad de Control proporciona las seales de
temporizacin y control para extraer e introducir los
datos en el microprocesador y para sincronizar la
ejecucin de las instrucciones.
Durante la ejecucin de un programa, los datos y

direcciones se almacenan temporalmente en los
registros.
La ALU puede acceder a los registros muy
p
, haciendo que
q el p
programa
g
se ejecute
j
en
rpidamente,
forma eficaz.
Algunos registros se clasifican como de propsito
general, lo que significa que pueden emplearse para
cualquier
l i propsito
it di
dictado
t d por ell programa.
Otros registros tienen capacidades y funciones
especficas y no se pueden utilizar como registros de
propsito general.
general
18-01-2012
Pgina
12
Bus de Direcciones
El contenido del Bus de Direcciones determina la
di
direccin
i d
de lla celda
ld d
de memoria
i d
desde
d lla cuall ell
microprocesador quiere leer o escribir.
Por ejemplo, con 16 lneas de direcciones hay 216 =
y ) de direcciones que
q la CPU
65.536 (( 64 Kbytes)
puede elegir, desde 0000H hasta FFFFH.
Las lneas del Bus de Direcciones son salidas del
microprocesador.
Bus de Datos:
Es un bus bidireccional para transferir datos entre el
microprocesador y una memoria o un puerto de E/S.
El Bus de Datos puede ser de 8
8, 16
16, 32 o 64 bits
bits.
18-01-2012
Pgina
13
18-01-2012
El microprocesador utiliza el bus de control para
coordinar operaciones y comunicarse con los
dispositivos externos.
Este bus tiene seales que permiten leer y escribir
datos en la memoria o en los puertos de E/S en el
instante apropiado.
Adems las lneas de control se utilizan para arbitrar
Adems,
el uso de el Bus de Datos, particularmente cuando
ms de un dispositivo intenta usar este bus al mismo
tiempo
tiempo.
Pgina
14
18-01-2012
16
RAM: este tipo de memoria se utiliza para almacenar

temporalmente datos durante el procesamiento. Los
datos son nmeros y otras informaciones en formato
binario Esta informacin se pierde al desenergizar
binario.
desenergi ar la
memoria, yya que
q el contenido de la RAM es voltil.
ROM (PROM, EPROM, EEPROM, etc.): este tipo de
memoria se utiliza para guardar el programa a
ejecutar incluido la inicializacin de los perifricos (y
ejecutar,
de parte de la memoria RAM si correspondiera).
18-01-2012
Pgina
Pgina
15
MICROPROCESADOR.
Puertos de Entrada-Salida:
MICROPROCESADOR.
Unidad de Memoria
B d
Bus
de Control
C t l
18-01-2012
Pgina
17
Entradas
Generalmente, el microprocesador recibe informacin
de un dispositivo de entrada a travs de un Puerto de
Entrada.
Algunos microprocesadores no utilizan puertos, sino
que se comunican con los dispositivos de E/S a
travs de posiciones de memoria especficamente
reservadas para el dispositivo de E/S
E/S.
El teclado el ratn (Mouse) son ejemplos de
dispositivos de entrada a los que accede la CPU,
normalmente a travs de puertos de E/S
normalmente,
E/S.
18-01-2012
Pgina
18
MICROPROCESADOR.
Puertos de Entrada-Salida:
MICROPROCESADOR.
CPU como una unidad de temporizacin
Salidas
El microprocesador
p
p
puede ser visto como una unidad
La computadora
p
enva informacin a los dispositivos
p
de salida a travs de un puerto de salida o a travs
de temporizacin muy compleja:
que tiene como salida direcciones de
de posiciones de memoria reservadas a tal fin.
memoria o de puertos de E/S en su bus de
Un ejemplo de un dispositivos de salida con el que
direcciones;
una computadora se comunica a travs de un puerto

de salida es el monitor.
que lee
l y escribe
ib d
datos
t en su b
bus d
de d
datos;
t
y que sincroniza todas estas actividades con
Pgina
19
18-01-2012
MICROPROCESADOR.
Ciclo de trabajo
El titiempo que necesita

it ell procesador
d para b
buscar una
g ejecutarla
j
se
instruccin en memoria y luego
denomina ciclo de instruccin, que est conformado
por uno o ms ciclos de mquina que,
que a su vez
vez, est
compuesto por varios ciclos de reloj.
Un ciclo de mquina corresponde, en general, a un
acceso a memoria o una operacin de entrada-salida
entrada-salida.
Pgina
22
MCM6810 Memoria de Acceso Aleatorio (RAM);
MC6821 Adaptador para Interfase con Perifricos

(PIA);
MCM6830 Memoria de Solo Lectura (ROM);

(
);
MC6850 Adaptador para Interfase de

Comunicacin Asincrnica (ACIA).
18-01-2012
El microprocesador (MPU)
(
) tiene 6 Registros internos, 3
de 8 Bits y 3 de 16 Bits.
Acumulador A (A)
( )
Acumulador B (B)
R i t ndice
Registro
di (X)
Contador Programa (PC)
Puntero de Pila (SP)
Registro Cdigos de Condicin (CC)
Pgina
25
Pgina
Bsqueda de la instruccin;
Decodificacin de la operacin a realizar;
Bsqueda
q
de los operandos;
p
Ejecucin de la operacin;
18-01-2012
Pgina
21
MICROPROCESADOR. M6800
Por simplicidad, tomaremos como base el

microprocesador
i
d M6800 y un conjunto
j
d
de di
dispositivos
ii
)
de la familia del M6800 ((dcada del 80):
18-01-2012
20
MICROPROCESADOR.
M6800
En el microprocesador todos los procesos se

d
desarrollan
ll con un ritmo
i
d
determinado,
i d esto es, en
p p
perfectamente definidas como
unidades de tiempo
mltiplos del ciclo del reloj.
18-01-2012
Pgina
Para ejecutar
j
una instruccin el microprocesador
realiza los siguientes pasos:
Almacenamiento del resultado.

Los operandos pueden estar en la Memoria o en los
Registros de la ALU.
su bus de control
control.
18-01-2012
MICROPROCESADOR.
Ciclo de trabajo
23
El microprocesador M6800 (MPU)

(
) selecciona estos
dispositivos
p
a travs de un bus de direcciones de 16
bits, y realiza la transferencia de informacin a travs de
un bus de datos de 8 bits (lneas de control no
mostradas).
18-01-2012
Pgina
24
1) Los Acumuladores A y B son Registros de 8 bits

que se usan como almacenamiento temporario para
las operaciones realizadas por la Unidad AritmticoAritmtico
Lgica (ALU).
3) El C
Contador
t d d
de P
Programa (PC) es un R
Registro
i t d
de 16
bits q
que contiene la direccin de memoria donde
est la prxima instruccin. Se incrementa en forma
automtica
t ti cada
d vez que su contenido
t id es
transferido al bus de direcciones.
2) El Registro de ndice (X) es de 16 bits y se usa para

modificar
difi
direcciones
di
i
especificadas
ifi d en ell modo
d
indexado.
Puede incrementarse, decrementarse y
cargarse/almacenarse
/ l
en memoria
i o compararse
con algn
co
a g valor
a o indicado
d cado po
por p
programa.
og a a
4) El Puntero de Pila (SP) es un Registro de 16 bits

que contiene la direccin (normalmente de una
RAM) donde comienza (cabeza) la Pila
Pila donde se
guarda el estado de todos los Registros del
Microprocesador cuando se atiende una
interrupcin o se va a ejecutar una subrutina
subrutina.
18-01-2012
Pgina
26
18-01-2012
Pgina
27
5) En la Pila los Registros se guardan en el siguiente

orden:
(Puntero de Pila)-0
byte inferior de (PC)
(Puntero de Pila)-1
Pila) 1
byte superior de (PC)
(Puntero de Pila)-2
byte inferior de (X)
(Puntero de Pila)-3
byte superior de (X)
(Puntero de Pila)-4
Pila) 4
(A)
(Puntero de Pila)-5
(B)
(P t
(Puntero
de
d Pila)-6
Pil ) 6
(CC)
La recuperacin
p
se hace en el orden inverso.
El SP decrementa/incrementa automticamente toda
vez que apila/desapila.
apila/desapila
18-01-2012
Pgina
28
6) El Registro de Cdigos de Condiciones (CC) tiene 8

bits.
bits
g
CC es usado p
por las instrucciones de
Este Registro
bifurcaciones (o condicionales) para determinar si el
Mi
Microprocesador
d d
debe
b di
discontinuar
ti
lla secuencia
i d
de
p
q
que vena ejecutando
j
p
para iniciar otra
operaciones
secuencia.
L bif
Las
bifurcaciones
i
d
dell programa se producen
d
d
de
acuerdo ((o no)) al estado de determinados bits de
este Registro CC.
18-01-2012
Pgina
29
18-01-2012
6 a) El Bit de Arrastre o Carry

6.a)
Carr (C) toma el valor
alor 1
cuando una operacin aritmtica produce arrastre
o transporte desde el bit ms significativo del
resultado.
resultado
EJEMPLO
INSTRUCCIN ABA (Suma A y B, y guarda resultado en A)
ANTES
6) Distintas operaciones afectan de distinta forma los
bits de este Registro Cdigo de Condiciones (CC).
Los bits 6 y 7 del Registro CC estn siempre a 1.
Pgina
30
6 b) El Bit de Desborde o Overflow(V)

6.b)
Overflow (V) toma el valor
1 cuando en una operacin aritmtica en
complemento a 2 se produce desborde de la
capacidad del Acumulador (rango -128/+127 para
8 bits)
bits).
EJEMPLO
INSTRUCCIN DECA (Decrementa A en 1, o sea A=A-1 )
ANTES
DESPUES
6.c) El Bit de Cero (Z) toma el valor 1 cuando el

resultado de una operacin aritmtica es 0
0.
EJEMPLO
INSTRUCCIN DECA (Decrementa A en 1
1, o sea A=A-1
A A1)
DESPUES
ANTES
DESPUES
Nmero
00000001
Complemento a 1
11111110
C
Complemento
l
t a2
=
11111111
Contenido Registro A
= + 10000000
Complemento a 2 del resultado = 1 01111111
18-01-2012
Pgina
31
18-01-2012
Pgina
32
18-01-2012
Pgina
33
6.d) El Bit de Negativo (N) toma el valor 1 cuando el

resultado de una operacin es Negativo (el Bit ms
significativo del resultado es 1).
6 ) C
6.e)
Cuando
d ell Bi
Bit para Mscara
M
d
de IInterrupciones
i
(I)
adopta el valor 1 el microprocesador inhibe todas
las Interrupciones Enmascarables (IRQ) que
recibe.
Este Bit (I) se puede ajustar a 1 con la instruccin
SEI Tambin se ajusta automticamente a 1
SEI.
1
cuando se produce una Interrupcin Enmascarable
(IRQ) o cuando
d se ejecuta
j
t lla iinstruccin
t
i
Interrupcin por Software (SWI).
Este bit (I) toma el valor 0 cuando se ejecuta la
p
fue causada p
por
instruccin ((RTI)) y la interrupcin
la lnea IRQ, y tambin cuando se ejecuta la
instruccin CLI.
CLI
6 f) El Bi
6.f)
Bit d
de Arrastre
A
IIntermedio
di (H) toma ell valor
l 1
cuando una operacin aritmtica (ABA, ADC A/B
ADD A/B) produce arrastre o transporte desde el
Bit 3 al Bit 4 del resultado.
EJEMPLO
INSTRUCCIN LDA #$80 (Carga inmediata A con 80 Hexa)
DESPUES
ANTES
18-01-2012
Pgina
34
18-01-2012
Pgina
35
EJEMPLO
INSTRUCCIN ABA (Suma A y B, y guarda resultado en A)
ANTES
18-01-2012
DESPUES
Pgina
36
MICROPROCESADOR. M6800. Terminales

1) Masa (1 y 21): Al terminal negativo de fuente de alimentacin
alimentacin.
( ) Cuando se pone
p
a 0 el micro completa
p
la
2)) Parar ((HALT)) (2):
instruccin en curso y se detiene. Al detenerse las lneas de
control toman los siguientes estados Bus
Bus Disponible (BA) a 1
1
y Direccin Vlida (VMA) a 0, mientras que
L t /E it
Lectura/Escritura
(R/W) y los
l Buses
B
de
d Datos
D t y de
d Direcciones
Di
i
se ponen en estado de alta impedancia (Tri-State).
Las interrupciones (IRQ NMI) no son atendidas mientras el
micro est detenido.
La lnea HALT es til para ejecutar el programa de a una
operacin por vez para depuracin (Debugging)
(Debugging).
3) Fase 1 (3): Entrada de la Fase 1 del reloj.
18-01-2012
Pgina
37
18-01-2012

4)
5)
Pedido
P
did d
de IInterrupcin
t
i (IRQ) (4) Continuacin:
C ti
i Terminada
T
i d lla
anterior subrutina que atiende a las interrupciones se
reponen todos los Registros y se continua con el programa
original
g
interrumpido.
p
La instruccin SWI realiza las mismas operaciones que
cuando se activa la lnea IRQ
IRQ, con la excepcin que el micro
carga el Contador de Programa (PC) con el contenido de las
direcciones FFFA y FFFB (en lugar de FFF8 y FFF9), que
contienen la direccin de comienzo de la subrutina que
atiende este tipo de interrupciones por software.
Direccin Vlida de Memoria (VMA) (5): Esta seal indica (a
los dispositivos que la usan) que la Direccin puesta en el
Bus de Direcciones es vlida
vlida. Esta seal no es Tri
Tri-State.
State
18-01-2012
Pgina
40

7)
Buses Disponibles (BA) (7): En condiciones normales esta

lnea est a 0 indicando que los Buses de Datos y de
Direcciones estn siendo usados por el microprocesador.
p
est detenido p
por hardware
Cuando el microprocesador
(lnea HALT=0) o por software (instruccin WAI) la lnea Bus
Disponible est a 1
1 indicando a los dispositivos externos
que los Buses de Direccin y de Datos estn disponibles.
8) + 5 Volt (8): Al terminal positivo de fuente de alimentacin
alimentacin.
9) Bus de Direcciones (A0 a A15) (9 a 20 y 22 a 25): Estas 16
lneas tri-state son usadas por el microprocesador para
seleccionar dispositivos externos.
10) Bus de Datos (D0 a D7) (26 a 33): Estas 8 lneas tri
tri-state
state son
usadas por el microprocesador para leer/escribir dispositivos
externos.
t
18-01-2012
Pgina
43
Pgina
38

6)
Pedido de Interrupcin no Enmascarable (NMI) (6): La

activacin de esta lnea p
por un dispositivo
p
externo
desencadena el mismo proceso que lRQ con las siguientes
diferencias:
a) No es enmascarable, es decir, su ejecucin no depende
d l valor
del
l d
dell Bi
Bit I del
d lR
Registro
i
CC
CC;
b) El micro carga el Contador de Programa (PC) con el
contenido de las direcciones FFFC y FFFD (en lugar de
FFF8 y FFF9), que contienen la direccin de comienzo de la
subrutina que atiende este tipo de interrupciones no
enmascarables.
enmascarables
18-01-2012
Pgina
41

4)
Pedido
P
did d
de IInterrupcin
t
i (IRQ) (4):
(4) Si algn
l dispositivo
di
iti externo
t
activa esta lnea, entonces el microprocesador ejecuta la
secuencia
i d
de operaciones
i
para atencin
i a iinterrupciones,
i
previo completar la instruccin corriente y siempre que las
interrupciones no estn enmascaradas (Bit I=1 en el CC).
Como p
primer p
paso de esta secuencia se almacenan los
contenidos de los Registros de ndice (X), Contador de
Programa (PC), Acumuladores (A y B) y Cdigo de
Condiciones (CC) para poder recuperarlos luego de atendida
la interrupcin
interrupcin, y se ajusta I=1
I 1 en el Cdigo Condiciones
Condiciones.
Luego, el micro carga el Contador de Programa (PC) con el
contenido de las direcciones FFF8 y FFF9,
FFF9 que contienen la
direccin de comienzo de la subrutina que atiende este tipo
de interrupciones y que termina con la instruccin RTI
RTI.
18-01-2012
Pgina
39
Pgina
42
MICROPROCESADOR
M6800.
Interrupciones
18-01-2012
11) Lectura/Escritura (R/W) (34): Indica que el Bus de Datos esta

por el microprocesador
p
p
para leer ((R/W=1)) o
siendo usado p
escribir (R/W=0).
Esta lnea se pone en Tri
Tri-State
State cuando est activa la lnea
de control de Tri-State (TSC=1) o en caso de detencin del
microprocesador (HALT=0).
14) Control de Tri

Tri-State
State (TSC) (39): Cuando esta lnea de control
est activa (TSC=1) coloca en Tri-State las lneas de
direcciones (A0 a A15) y la lnea R/W
R/W.
Adems, la lnea Direcciones Vlidas de Memoria (VMA) y la
lnea Buses (de Datos y de Direcciones) Disponibles (BA)
pasan a 0 evitando falsas lecturas/escrituras en dispositivos
controlados por VMA
VMA.
Cuando se pone TSC=1 tambin se debe ajustar la lnea
Fase 1 en 1
1 y la lnea fase 2 en 0
0 para detener la
ejecucin del programa y liberar el bus de direcciones para
uso de otros dispositivos
dispositivos. Esta condicin debe mantenerse
por poco tiempo porque el micro debe ser refrescado a
tiempos inferiores a 10 seg.
seg por ser un
n dispositi
dispositivo
o dinmico
dinmico.
El estado Tri-State del Bus de Datos no depende de esta
seal
l (TSC)
(TSC).
12) Habilitacin Barra de Datos (DBE) (36): Cuando est activa

esta seal (DBE=1) habilita los amplificadores Tri-State de
las salidas de datos para escribir el Bus de Datos.
13) Fase 2 (37): Entrada de la Fase 2 del reloj.
18-01-2012
Pgina
44
18-01-2012
Pgina
45
MICROPROCESADOR. M6800. Arranque
15) R
Resett (RES) (40):
(40) Se
S utiliza
tili para arrancar ell micro
i
cuando
d se
energiza. Luego que la tensin de alimentacin supere 4,75
V se debe mantener la lnea RES=0 al menos 8 ciclos de
reloj.
j
Luego, cuando RES =1 el Contador de Programa (PC) se
carga con el contenido de las direcciones FFFE y FFFF que
contienen la direccin de comienzo del programa a ejecutar.
N
Normalmente,
l
t ell programa comienza
i
con lla iinicializacin
i i li
i d
dell
microprocesador y sus perifricos.
Al finalizar, o durante, la inicializacin se pueden habilitar las
Interrupciones
p
con la instruccin CLI ((Borrar I)) q
que ajusta
j
I=0
en el Registro de Cdigo de Condiciones (CC) ya que el
micro siempre arranca con I=0 (interrupciones bloqueadas)
bloqueadas).
18-01-2012
Pgina
46
MICROPROCESADOR. M6800. Reloj
Pgina
Pgina
47
18-01-2012
El Reloj
R l j es bif
bifsico
i pues ttrabaja
b j con lla F
Fase 1 y lla F
Fase 2
2.
18-01-2012
18-01-2012
18-01-2012
Pgina
48
a) Cuando Fase 1=1 se transfiere el contenido del Contador de

Programa (PC) al Bus de Direcciones y simultneamente la
seal Direccin Vlida de Memoria (VMA) se ajusta a 1.
Con el flanco decreciente de Fase 1 se incrementa el
contenidos del Contador de Programa (PC).
49
Pgina
50
b)
Cuando Fase 2=1 en el Bus de Datos aparece la informacin

a transferir desde los perifricos.
Luego, con el flanco negativo de Fase 2 dicha informacin se
lee en el microprocesador. As se completa un ciclo de
lectura del microprocesador.
En un ciclo de escritura del microprocesador se invierten los
roles.
18-01-2012
Pgina
51
TEMA 6b
6b-2:
2
MICROPROCESADORES
Parte 2
MICROPROCESADOR. RAM
MICROPROCESADOR. ROM
La RAM mostrada es de 128x8 (128 palabras de 8 bits)

bits).
Tiene un Bus de Direcciones de 7 bits (A0 a A7) que se
conectan a las correspondiente lneas del Micro.
Las 6 lneas Selectoras (CS0 a CS5) tambin pueden
para direccionar agregando
g g
la lgica
g
necesaria.
usarse p
La ROM mostrada es de 1024x8 (1024 palabras de 8

bits). Tiene un Bus de Direcciones de 10 bits (A0 a A9)
que se conectan a las correspondiente lneas del Micro.
Las 4 lneas Selectoras (CS0 a CS3) tambin pueden
para direccionar agregando
g g
la lgica
g
necesaria.
usarse p
Captulos Nueve y Diez:

B
Bases
d
de los
l Microprocesadores
Mi
d
y ell 6800.
6800
Ron Bishop. Arb.
18-01-2012
Pgina
18-01-2012
MICROPROCESADOR. PIA
Pgina
La Interfaz Adaptadora de Perifricos (PIA) se comunica

con el micro a travs del Bus de Datos (D0 a D7) de 8
bits.
La PIA se comunica
L
i con ell mundo
d exterior
t i a ttravs
d
de 2
buses bidireccionales de 8 bits cada uno, donde cada
lnea puede ser programada como entrada o salida.
Cada lado A/B de la PIA

tiene 3 Registros:
Este direccionamiento se
hace en el Registro de
Direccin de
Transferencia (DDR A/B)
d d un1
donde
1 0 en cada
d
Bit indica que es Salida o
Entrada el correspondiente
Bit del Registro
g
de Datos
del Perifrico (PDR A/B).
Registro de Datos del

Perifrico (PDR A/B).
18-01-2012
Si el Bit 2 del Registro de

Control es 1 (CR A/B2=1)
se accede al Registro de
Datos del Perifrico (PDR
A/B).
A/B)
Si el Bit 2 del Registro de
Control es 0 (CR A/B2=0)
se accede al Registro
g
de
Direccin de
Transferencia (DDR A/B)
A/B).
18-01-2012
Pgina
Pgina
18-01-2012
El Bit 2 del Registro de Control (CR A/B2) junto con las lneas
de Seleccin de Registro (RS0 y RS1) se utilizan para definir a
cual registro A/B se accede
accede.
Los Registros de Datos del Perifrico (PDR A/B) tienen 8 Bits,

(PA/B0 a PA/B7), y cada Bit puede ser direccionado como entrada
o salida
salida.
Registro de Control
(CR A/B)
A/B).
Pgina
Pgina
El micro direcciona la PIA va 3 lneas selectoras (CS0 a CS2),

requiriendo un decodificador externo para asignar a la PIA una
direccin determinada
determinada.
Registro de Direccin
de Transferencia
(DDR A/B).
18-01-2012
18-01-2012
Pgina
Las lneas CA/B1 son entradas que pueden generar un pedido de

interrupcin al microprocesador mediante las lneas IRQ A/B.
Esta Lnea CA/B1 pone a 1
1
la Bandera de Interrupcin,
Bit 7 del Registro de
Control (CR A/B), cuando en
ella ocurre el flanco activo
programado con el Bit 1 del
Registro de Control (CR
A/B). El pedido de
interrupcin pasa a la lnea
IRQA/B del micro si el Bit de
Mscara de Interrupcin del
Registro de Control (CR
A/B) est desactivo (Bit 0=1)
0=1).
18-01-2012
Pgina
Las lneas CA/B2 actan como entradas/salidas si el Bit 5 del

Registro de Control (RC A/B) est ajustado en 0/1.
Actuando
A
t
d como entradas
t d
las lneas CA/B2 se
manejan en forma similar a
las lneas CA/B1 con los
siguientes Bits del
Registro del Control (CR
A/B): la Bandera de
Interrupcin es el Bit 6, el
flanco activo se programa
con el Bit 4, y la Mscara
de Interrupcin es el Bit 3.
18-01-2012
Pgina
Las lneas CA/B2 se programan como salidas cuando se ajusta a
1 el Bit 5 del Registro de Control (RC A/B).
En este caso la Bandera
de Interrupcin (IRQA/B2),
Bit 6 del Registro de
Control (RC A/B)
A/B), adopta
el nivel 0 (Interrupcin no
activa), y la lnea de
Interrupcin al micro
(IRQA/B) est desactiva
(nivel 1)
1 ).
18-01-2012
DIRECCIONAMIENTO DE REGISTROS LADO A
CONTENIDO DEL REGISTRO DE CONTROL CR A/B
RS1 RS0
Registro de Direccin de
Transferencia A ((DDR A))
Registro de Datos A (DR A)
Registro de Control A (CR A)
DIRECCIONAMIENTO DE REGISTROS LADO B

RS1 RS0
Pgina
10

6
5
4
3
2
1
0
IRQA/B2 Control CA/B2 DDR A/B Control CA/B1
DDR A/B (Bit 2): El Bit 2 permite seleccionar si se accede al

Registro
g
de Datos A/B ((Bit 2=1)) o al Registro
g
de
Direcciones A/B (Bit 2=0) , juntamente con lnea de seleccin
RS0=0 y previo direccionamiento del Lado A/B con la lnea de
seleccin RS1=0/1.
18-01-2012
Registro seleccionado
Pgina
13
Bit 4=0 y Bit 3=0 (CR A/B): Este Modo de Reconocimiento
Mutuo (Handshake) se usa cuando un perifrico transmite
informacin al micro. El perifrico debe indicar cuando tiene
informacin disponible y el micro debe indicar que ha recibido la
informacin. Una secuencia tpica es:
CR B (Bit 2)
Registro seleccionado
Registro
R
i t d
de Di
Direccin
i d
de
Transferencia B (DDR B)
Registro de Datos B (DR B)
18-01-2012
7
IRQA/B1
CR A (Bit 2)
g
de Control B ((CR B))
Registro
Pgina
Pgina
16
18-01-2012
Pgina
12
CA/B2 como Salida (Bit 5=1 en el CR A/B). En este caso se

tienen 4 posibilidades de operacin seleccionadas con los Bits 3 y
4 del Registro de Control (CR A/B).
7
IRQA/B1
6
5
4
3
2
1
0
IRQA/B2 Control CA/B2 DDR A/B Control CA/B1
Control CA/B2 (Bits 3 a 5): CA/B2 es una lnea de entrada o

salida a la PIA.
Entrada: Si Bit 5=0 la lnea CA/B2 es una entrada y su manejo
para la lnea CA/B1 donde ahora:
es similar al yya visto p
Bit 6: Es la Bandera de Interrupcin IRQA/B2.
Bit 4: Determina el flanco activo la lnea CA/B1.
Bit 3: Enmascara si/no el Pedido de Interrupcin
Salida: Si Bit 5=1
5 1 la lnea CA/B2 es una salida,
salida y la Bandera de
Interrupcin siempre es 0 (Bit 6=0), y la lnea de interrupcin al
micro est siempre desactiva (IRQA/B2=1 )).
18-01-2012
Pgina
MICROPROCESADOR
PIA
14
Bit 4=0 y Bit 3=0 (CR A/B): Modo de Reconocimiento Mutuo

(Handshake).
Bit 4=0 y Bit 3=1 ((CR A/B):
) Modo Pulso.
Bit 4=1 y Bit 3=0 (CR A/B): Modo Esttico 0.
Bit 4=1 y Bit 3=1 (CR A/B): Modo Esttico 1.
18-01-2012
Pgina
15
Paso 1)
CA/B2 como Salida (Bit 5=1

en el CR A/B) Cont.:
Bit 4=0 y Bit 3=1 (CR A/B):
En este Modo Pulso el
micro genera un pulso para
indicar al perifrico que la
informacin ingresada en el
Registro de Datos (DR
A/B) ya fue leda:
Modo de Reconocimiento
Mutuo (Handshake)
P
Paso
2)
1) El perifrico enva una seal por la lnea de interrupcin CAB1

para activar la bandera de Interrupcin (IRQ A/B1), Bit 7 del
R i t de
Registro
d Control
C t l (RC AB),
AB) avisando
i
d as all micro
i
que
tiene informacin para transmitir.
2) Como respuesta a la interrupcin el micro levanta la lnea
CA/B2. y as inhibe q
que el p
perifrico cambie los datos.
3) Despus de leer los datos (DR A/B) el micro baja la lnea
CA/B2, avisando al perifrico que los datos fueron ledos.
ledos
18-01-2012
11
7
6
5
4
3
2
1
0
IRQA/B1 IRQA/B2 Control CA/B2 DDR A/B Control CA/B1
Control CA/B1 ((Bits 0 y 1):
) CA/B1 es una lnea de entrada a la
PIA y se usa para generar una interrupcin al microprocesador.
Bit 7: Es la Bandera de Interrupcin IRQA/B1, se pone a 1
1
cuando en la lnea CA/B1 se produce el flanco activo, y se
pone a 0
cuando el micro lee el Registro de Datos (DR
(
A/B).
/ )
Bit 1: Determina el flanco activo la lnea CA/B1.
Si Bit 1=0/1 el flanco activo es el Flanco Negativo/Positivo.
Bit 0: Enmascara si/no el anterior Pedido de Interrupcin,
permitiendo que baje no/si la lnea lado micro IRQ A/B.
Si Bit 2=0/1 entonces no/si enmascara
enmascara.
Paso 3)
Bit 4=1 y Bit 3=0 (CR A/B): En este Modo Esttico 0 se ajusta
CA/B2 a 0.
Bit 4=1 y Bit 3=1 (CR A/B): En este Modo Esttico 1 se ajusta
CA/B2 a 1
1.
18-01-2012
Pgina
17
18-01-2012
Pgina
18
Pueden existir varios disposip
tivos que generen pedidos de
interrupcin que se conectan
interrupcin,
a una de las lneas de interrupciones del micro (IRQ o NMI).
NMI)
Vimos como el microprocesador se comunica con el
En estos casos es preferible utilizar la transmisin de
mundo exterior mediante la PIA que puede enviar y
informacin en formato serie,

serie para lo cual
c al se requiere
req iere 1
recibir informacin en grupos de 8 bits.

bits Usando esta PIA
lnea de datos ((ms la tierra o comn).

)
L Interfase
La
I t f
Ad t d
Adaptadora
d Comunicacin
de
C
i
i Asincrnica
A i i
bits en paralelo.
((ACIA)) utiliza transmisin serie con el dispositivo

p
Para ello, necesita tener una

Rutina de Encuesta de
Fuentes de Interrupcin,
Interrupcin
cuyo diagrama de flujo se
muestra la en figura.
figura
Pgina
COMUNICACIN ASINCRNICA
se requiere que el dispositivo perifrico trabaje con 8
Por eso, cuando ocurre una

interrupcin el micro debe
averiguar que dispositivo (en
este caso PIAs) la produjo.
18-01-2012
Si el dispositivo perifrico est ubicado muy lejos puede
perifrico
ser imprctico (y antieconmico) disponer de 8 lneas de
microprocesador, funcionando como un conversor serie-
d t (ms
datos
( la
l tierra
ti
o comn)
) para la
l comunicacin.
i
i
paralelo y viceversa,
viceversa segn sea la direccin de la
18-01-2012
Pgina
20
As, la informacin transmitida no est sujeta a ningn

tipo de sincronismo.
Para caracterizar la transmisin serie se utiliza la
Velocidad de Transferencia (Baude Rate) que indica
la inversa del tiempo que requiere un bit de la palabra
en ser transmitido.
transmitido
Transmisin
paralelo-serie
22
18-01-2012
Pgina
paralelo
con
el
25
Pgina
Pgina
21
En este tipo de comunicacin, el dispositivo transmisor

agrega bits de arranque y parada a la informacin
transmitida para que el receptor sepa donde comienza y
donde termina el bloque de informacin.
Transmisin
serie-paralelo
18-01-2012
18-01-2012
La transmisin serie es asincrnica.
asincrnica
Pgina
comunicacin
comunicacin.
19
18-01-2012
23
Bit de Arranque: Primer bit de un bloque (palabra de

informacin). Indica el comienzo de la transmisin de un
grupo de
d bits
bit o palabra.
l b
E t bit suele
Este
l detectarse
d t t
como
una transicin de 1 a 0
Bits de Parada: ltimo/s bit/s de un bloque (palabra de
informacin) Indica el final de la transmisin de un
informacin).
grupo de bits. Esto/s bit/s suelen tener nivel 1.
Bit de
d Paridad:
P id d Bit anterior
t i a el/los
l/l bit/s
bit/ de
d parada.
d Se
S
usa paridad/impar que consiste en poner a 1/0 este bit
de modo tal que el nmero total de 1 (incluyendo el bit
de paridad) sea par/impar. As se detectan errores
cuando la cantidad de bits errneos es impar.
18-01-2012
Pgina
24
MICROPROCESADOR. ACIA
La Interfase Adaptadora de Comunicacin Asincrnica

(ACIA) es un dispositivo utilizado por el micro como
medio
di de
d transmisin
t
i i y recepcin
i serie
i de
d hasta
h t 8 bits.
bit
Lado Micro La ACIA se comunica mediante el Bus de

Datos bidireccional (D0 a D7). Tiene 3 lneas selectoras
(CS2 a CS0) que se usan para direccionar
di
i
agregando
d la
l
lgica
g
necesaria.
18-01-2012
Pgina
26
18-01-2012
Pgina
27
Lado Micro La ACIA tiene lneas de Pedido de InterrupInterrup

cin (IRQ), Lectura/Escritura (R/W) y Habilitacin (E)
que se conecta
t a Fase
F
2 del
d l reloj.
l j
Lado Micro Junto con la lnea R/W,

R/W la lnea Seleccin
de Registro (RS) se utiliza para seleccionar en la ACIA
l Registros
los
R i t
d Datos
de
D t de
d Entrada/Salida
E t d /S lid y los
l Registros
R i t
de Control/Estado.
Lado MODEM La informacin seriada a transmitir/recibir

debe enviarse a un MODEM (Modulador-Demodulador)
d d es adecuadamente
donde
d
d
t acondiciona.
di i
18-01-2012
Pgina
28
18-01-2012
Lado MODEM Para comunicarse con un MODEM,
MODEM la
ACIA tiene 5 lneas de entrada ( RX DATA, RX CLOCK,
TX CLOCK,
CLOCK DCD y CTS) y 2 lneas
l
d salida
de
lid (RTS y TX
DATA).
Pgina
29
Lado MODEM. Lneas de Control

Libre para Transmitir (CTS Clear
Clear to Send
Send)).
Esta seal de entrada a la ACIA p
provee un control
Register Empty TDRE).

TDRE)
31
18-01-2012
30
Lado MODEM.
MODEM Lneas de Control
Pedido de Transmisin (RTS Request to Send)
Esta seal de salida de la ACIA permite al micro
controlar un Perifrico o MODEM.
MODEM
Esta salida se ajusta con los Bits 5 y 6 del Registro de
Control (CR), siendo RTS=0 si Bit 6=0 si Bit 5=Bit 6=1.
Esta seal de salida RTS puede usarse para manejar la
entrada del MODEM Terminal de Datos Lista (Data
Terminal Ready DTR).
estado Registro de Transmisin Vaco (Transmiter
Pgina
Pgina
automtico del extremo transmisor inhibiendo el bit de
18-01-2012
18-01-2012
Pgina
32
18-01-2012
Pgina
33
Lado MODEM.
MODEM Lneas de Control
Deteccin de portadora (DCD Data Carrier Detect)
Esta seal de entrada a la ACIA provee un control
automtico del extremo receptor.
La entrada DCD inhibe e inicializa la seccin receptora
d la
de
l ACIA cuando
d toma
t
ell valor
l 1.
1
Una transicin p
positiva en la lnea DCD g
genera , si est
habilitada, un pedido de interrupcin al micro para
advertir que se ha detectado la prdida de la portadora.
portadora
La lnea DCD se conecta a tierra cuando no es usada.
Lado MODEM.
MODEM Lneas de informacin seriada
La ACIA tiene 2 lneas para la transferencia de
informacin: Recepcin de Datos (RX DATA) y
Transmisin de Datos (TX DATA).
Lado MODEM.
MODEM Entradas de Reloj Externo
La ACIA tiene 2 entradas de reloj separadas para la
sincronizacin de la informacin recibida y transmitida:
18-01-2012
Pgina
34
El formato de la palabra a transmitir/recibir se especifica

mediante los Bits 2 a 4 del registro de Control.
El formato de la palabra contempla 1 Bit de Arranque, 7
u 8 Bits de Datos,
Datos 0 1 Bit de Paridad (Par o Impar),
Impar) y 1
2 Bits de Parada.
18-01-2012
Pgina
35
Reloj
R
l j de
d Transmisin
T
i i (TXC):
(TXC) El transmisor
t
i
i i i su
inicia
proceso en el flanco negativo
p
g
de este reloj.j
Reloj de Recepcin (TXC): El receptor muestrea la
informacin recibida en el flanco positivo de este reloj.
18-01-2012
Pgina
36
Registros
La ACIA tiene 4 registros de 8 bits cada uno,
uno 2 de
lectura y 2 de escritura:
MICROPROCESADOR.
CESADOR
ACIA
Registros
Registro de Datos de Transmisin (TDR)
La informacin se carga en este registro desde el micro
luego
g de haberse direccionado la ACIA ((CS0 a CS2),
),
estando seleccionado los Registros de Datos de
Transmisin/Recepcin (RS=1),
(RS=1) y realizando el Micro
una operacin de escritura (R/W=0).
Registro de Datos de Transmisin (TDR). Escritura

Registro de Datos de Recepcin (RDR). Lectura
Registro de Estado (SR). Lectura
La carga del Registro de Datos de Transmisin (TDR)

ajusta a 0
0 el Bit de Registro de Transmisin Vaco
(TDRE), Bit 1 del Registro de Estado (SR).
Registro de Control (CR).

(CR) Escritura
Una vez transmitida la palabra se ajusta a 1 el Bit de

Registro de Transmisin Vaco (TDRE).
(TDRE)
18-01-2012
Pgina
37
18-01-2012
Pgina
38
Registros
Registro de Datos de Recepcin (RDR)
Registros
Registro de Datos de Recepcin (RDR) Continuacin
Este registro se lee desde el micro luego de haberse

direccionado la ACIA (CS0 a CS2),
CS2)
estando
seleccionado los Registros de Datos de Transmisin o
Recepcin (RS=1), y realizando el Micro una operacin
de lectura (R/W=1).
(R/W=1)
Cuando el Bit de Registro de Datos de Recepcin Lleno

(RDRF) se ajusta a 1
1 tambin puede ajustarse a 1
1 el
Bit de Interrupcin (IRQ), Bit 7 del Registro de Estado, si
es que est habilitado, Bit 7=1 del Registro de Control
(CR).
(CR)
La presencia de informacin vlida en el Registro de

Datos de Recepcin (RDR) ajusta a 1 el Bit de
Registro de Datos de Recepcin Lleno (RDRF), Bit 0 del
Registro de Estado (SR).
(SR)
Si bien la informacin recibida sigue siendo vlida,

vlida luego
de ser ledo el Registro de Datos de Recepcin (RDR)
se ajustan a 0 el Bit de Registro de Datos de
Recepcin Lleno (RDRF) y el Bit de Interrupcin (IRQ).
(IRQ)
18-01-2012
Pgina
18-01-2012
40
18-01-2012
Pgina
41
Pgina
39
CONTENIDO DEL REGISTRO DE Estado (SR)
7
IRQ
6
PE
5
OVRN
4
FE
3
CTS
2
1
0
DCD TDRE RDRF
Bit 0 (RDRF): Registro de Datos de Recepcin Lleno.

Lleno
RDRF=1: a)
Indica que el Registro de Datos de Recepcin

esta
t lleno
ll
( ha
(se
h recibido
ibid una palabra).
l b )
b)
Si est habilitado, el Bit de Pedido de Interrupcin

(IRQ) pasa a 1 y se mantiene hasta que el micro
lea el Registro de Datos Recibidos (RDR).
Indica que el Registro de Datos de Recepcin fue
ledo p
por el micro. La informacin sigue
g vlida
RDRF=0: a)
b)
O indica que hubo prdida de portadora (DCD=1).
c)
O indica que hubo un Reset general (Reset=0)
18-01-2012
Pgina
42
CONTENIDO DEL REGISTRO DE ESTADO (SR)
7
IRQ
7
IRQ
7
IRQ
6
PE
5
OVRN
4
FE
3
CTS
2
1
0
DCD TDRE RDRF
Bit 1 ((RDRF):
) Registro
g
de Datos de Transmisin Vaco.
TDRE=1: a) Indica que el contenido del Registro de Datos de
Transmisin fue enviado,
enviado y que est listo para
recibir del micro nueva informacin a transmitir.
b) Si est habilitado,
habilitado el Bit de Pedido de Interrupcin
(IRQ) pasa a 1 y se mantiene hasta se escriba el
Registro de Datos de Transmisin (TDR).
(TDR)
TDRE=0: a) Indica que el Registro de Datos de Transmisin
(TDR) est lleno.
b) Si la lnea CTS=1, en el Registro de Estado fuerza
a 1
1 el Bit 3 (CTS) y a 0
0 el Bit 1 (TDRE),
(TDRE)
18-01-2012
Pgina
43
indicando que no
est listo para transmitir.
6
PE
5
OVRN
4
FE
3
CTS
2
1
0
DCD TDRE RDRF
6
PE
5
OVRN
4
FE
3
CTS
2
1
0
DCD TDRE RDRF
Bit 2 (DCD): Deteccin de Portadora.

Portadora
Bit 3 (CTS): Libre para Transmitir.

Transmitir
DCD=1:
CTS=1:
a)
Habiendo ajustado la lnea CTS=1 se le indica al

MODEM que el micro no est listo para recibir
informacin.
CTS=0:
a)
Habiendo ajustado la lnea CTS=0 se le indica al

MODEM que el micro si est listo para recibir
informacin.
a)
b)
c)
DCD=0:
18-01-2012
a)
Indica que no hay portadora en el MODEM.

Si est habilitado, el Bit de Pedido de Interrupcin
(IRQ) pasa a 1 y se mantiene hasta se lea el
Registro de Estado (SR) y el Registro de Datos de
Recepcin (RDR), o hasta que se produzca un
Reset.
Enclava en 0 el Bit de Registro de Datos de
Recepcin Lleno (RDRF).
Indica que hay portadora en el MODEM.
Pgina
44
18-01-2012
Pgina
45
7
IRQ
7
IRQ
7
IRQ
6
PE
5
OVRN
4
FE
3
CTS
2
1
0
DCD TDRE RDRF
a)
FE=0:
Indica que la palabra recibida no est enmarcada

correctamente entre los Bits de arranque y de
parada El Bit FE se mantiene en 0
parada.
0 1durante
1 durante
todo el tiempo que est disponible la palabra en el
Registro de Datos de Recepcin (RDR).
a)
Indica que la palabra recibida tiene los Bits de

arranque y de parada que corresponden.
18-01-2012
5
OVRN
4
FE
3
CTS
2
1
0
DCD TDRE RDRF
Bit 5 (OVRN): Superposicin de Recepcin.

Recepcin
Bit 4 (FE): Error de Trama o Enmarque.

FE=1:
6
PE
Pgina
46
OVRN =1: a)
Indica que se han sobre-escrito una o ms

palabras que no fueron ledas por el micro desde
el Registro de Datos de Recepcin (RDR).
La Bandera de Superposicin de Recepcin
(OVRN) se borra luego de la lectura del Registro
de Datos de Recepcin (RDR), o luego de un
Reset.
Indica que no se ha producido superposicin de
palabras recibidas.
b)
OVRN =0:a)
18-01-2012
Pgina
47
6
PE
5
OVRN
4
FE
3
CTS
2
1
0
DCD TDRE RDRF
Bit 6 (PE): Error de Paridad.

Paridad
PE =1:
a) Indica que la cantidad de 1 recibidos en una
palabra,
l b
i l id ell Bit de
incluido
d Paridad,
P id d no se
corresponde con la paridad par o impar
seleccionada.
l
i
d La
L indicacin
i di
i de
d error de
d Paridad
P id d se
mantiene todo el tiempo en que est disponible la
palabra recibida en el Registro de Datos de
Recepcin (RDR).
PE =0:
0
I di que no hubo
h b error de
d paridad,
id d o que se ha
h
a)) Indica
seleccionado transmitir sin paridad.
18-01-2012
Pgina
48
CONTENIDO DEL REGISTRO DE CONTROL (CR)
7
IRQ
6
PE
5
OVRN
4
FE
3
CTS
2
1
0
DCD TDRE RDRF
Bit 7 (IRQ): Pedido de Interrupcin.

Interrupcin
IRQ =1:
IRQ =0:
a)
Indica que existe un pedido de interrupcin que ha

forzado la lnea IRQ a 0. Este Bit IRQ se borra
por una lectura del Registro de Datos de
Recepcin (RDR) o por una escritura del Registro
de Datos de Transmisin (TDR).
a)
Pgina
49
Bits 0 y 1 (CDS): Seleccin de Divisin del Contador.

Contador
Estos 2 Bits determinan la relacin de divisin a utilizar en el reloj
d l receptor
del
t y del
d l transmisor
t
i
d la
de
l ACIA.
ACIA
Adems, se utiliza para generar un RESET interno en la ACIA.
CR 1
0
0
1
1
Indica que no hay interrupcin pendiente.
18-01-2012
RIE Control TX Formato Palabra Divisin Contador
CR 0
0
1
0
1
18-01-2012

Bits 2 a 4 (WS): Seleccin de Palabra.
Palabra
Bit 4 Bit 3 Bit 2 N Bits Palabra Paridad N Bits Parada
0
P
Par
Impar
Funcin
Par
1
1
16
64
Reset
Impar
p
Nula
Pgina
50
Nula
Par
Impar
18-01-2012
Pgina
INICIALIZACIN

Bits 5 y 6 (TC): Control del Transmisor.
Transmisor
Pgina
Despus de conectar la alimentacin al sistema, la

Rutina de Inicializacin debe generar un RESET en la
ACIA, ajustando a 1 los Bits 0 y 1 del Registro de
Control (CR).
(CR)

Bit 7 (RIE): Habilitacin de Interrupcin del Receptor.
Receptor
Bit 6 Bit 5 FUNCIN

0
0 Lnea RTS=0 e interrupciones inhibidas
inhibidas. Canal de
comunicacin preparado, y no en condiciones de
transmitir
0
1 Lnea RTS=0 y canal de comunicacin inicializado. Cdigo
usado para generar IRQ va bit TDRE del Registro Estado
1
0 Lnea RTS=1 e interrupciones inhibidas. Cdigo utilizado
para liberar canal de comunicaciones.
1
1 Lnea RTS=0 y canal de comunicaciones activo. Enviando
seal break (nivel 0 permanente). Estado usado para
interrumpir sistema lejano (MODEM)
(MODEM).
18-01-2012
52
Bit 7 FUNCIN
0
18-01-2012
Habilita interrupciones producidas por:

a) Bit Registro de Datos de Recepcin Lleno
(RDRF) en 1
b) Transicin positiva
positi a en lnea deteccin portadora
Inhibe interrupciones producidas por Bit Registro de
Datos de Recepcin Lleno (RDRF),
(
) o por prdida
de portadora
Pgina
51
53
Luego, la Rutina de Inicializacin debe programar en el

registro de Control (CR) los Bits que determinan: El
factor de divisin del reloj (Bits 0 y 1), el formato de la
palabra (Bits 2, 3 y 4) y la interrupcin de transmisin
(Bits 5 y 6).
18-01-2012
Pgina
54
MICRO. ACIA
RUTINA DE TRANSMISIN
RUTINA DE
RECEPCIN
18-01-2012
Pgina
55
18-01-2012
Pgina
56
TEMA 6b
6b-3:
3
MICROPROCESADORES
Parte 3
Captulos Seis, Siete y Ocho:

B
Bases
d
de los
l Microprocesadores
Mi
d
y ell 6800.
6800
Ron Bishop. Arb.
18-01-2012
Pgina
MICROPROCESADOR. PROGRAMACIN
DIAGRAMA DE FLUJO
Un programa consiste en un conjunto de

i
instrucciones
i
almacenadas
l
d en memoria
i que iindica
di llas
p
q
que debe ejecutar
j
el microprocesador.
p
operaciones
Los programas se denominan habitualmente
Software en contraposicin con la circuitera que
Software,
se denomina Hardware.
Escribir un programa requiere slo papel y lpiz, una
vez que el programa ha sido escrito
escrito, puede colocarse
en una memoria ROM.
A este programa contenido en la memoria ROM se lo
suele denominar firmware.
firmware .
Antes de comenzar a escribir un programa es prctica

habitual generar un Diagrama de Flujo de las
actividades que se desea que el programa ejecute
ejecute.
18-01-2012
Pgina
Un Diagrama de Flujo usa los siguientes smbolos:

Continuacin o
fin de funcin
Proceso o
accin
Conexin entre
pginas
i
d
dell
Diagrama de Flujo
D i i
Decisin
Entrada
E
t d
o Salida
Pgina
ENSAMBLADORES (ASSEMBLERS)
Los programas escritos en cdigo mnemnico se
denominan Programa Fuente.
La primera forma es manual. Para ello, dado el

mnemnico de una instruccin se busca en el manual
del micro el cdigo binario. Esta traduccin o
conversin es muy tediosa, insume mucho tiempo, y
es propensa a que se cometan mltiples errores
errores.
Pgina
18-01-2012
Sentido del Flujo

Pgina
ENSAMBLADORES (ASSEMBLERS)
La segunda forma para convertir el Programa Fuente
al Lenguaje de Mquina es automtica (y ms
profesional).
profesional)
U
Una vez escrito
it ell Programa
P
Fuente
F
t se puede
d
g j de Mquina
q
de 2 distintas
convertir al Lenguaje
maneras.
18-01-2012
DIAGRAMA DE FLUJO
DIAGRAMA DE FLUJO
Diagrama de Flujo
(usado la clase pasada)
para la Rutina de
Encuesta de Fuentes de
Interrupcin que el
microprocesador utiliza
para determinar cul de
todas las PIAs gener un
pedido de Interrupcin.
Interrupcin
18-01-2012
CONCEPTOS GENERALES
Esta segunda
g
forma consiste en utilizar un p
programa
g
Ensamblador (Assembler) que normalmente es
provisto
i t por ell ffabricante
bi
t d
dell microprocesador.
i
d
Programa
Fuente
18-01-2012
Computadora
y Programa
g
Ensamblador
Pgina
Lenguaje
Mquina
Un
U Diagrama
ag a a de Flujo
ujo es una
u a representacin
ep ese tac g
grfica
ca
que ilustra los pasos lgicos, clculos y decisiones, y
la secuencia en que deben ejecutarse los mismos,
para llevar a cabo una tarea especfica.
Luego
g de g
generar un Diagrama
g
de Flujo
j es
relativamente simple escribir el programa.
18-01-2012
Pgina
CDIGOS MNEMOTCNICOS
Los micros operan solamente con nmeros binarios.
No
N obstante
b t t ello,
ll los
l fabricantes
f bi
t definen
d fi
un cdigo
di
((Mnemnico)) de dos, tres o cuatro letras para cada
instruccin del micro que describe elementalmente la
operacin que realiza la instruccin
instruccin.
A su vez, este Cdigo Mnemotcnico tiene un
equivalente
i l t bi
binario
i d
denominado
i d Cdigo
Cdi
de
d Mquina.
M i
Por ejemplo, el mnemnico ABA representa la
instruccin Sumar el contenido del acumulador A
con el contenido del acumulador B, y dejar el
resultado en el acumulador A, y tiene el valor
hexadecimal 1B.
1B
18-01-2012
Pgina
LENGUAJES DE ALTO NIVEL
El p
propsito
p
de los lenguajes
g j de alto nivel ((Fortram,,
Basic, C++, MatLab, etc.) es permitir escribir el
programa en un lenguaje similar al lenguaje cotidiano.
Estos lenguajes de alto nivel tambin utilizan
mnemnicos para las operaciones.
operaciones
La
L ttraduccin
d
i d
dell llenguaje
j d
de alto
lt nivel
i l a llenguaje
j
mquina se realiza a travs de compiladores o
intrpretes.
18-01-2012
Pgina
Los Intrpretes recorren el programa tomando las
instrucciones una a una, y luego las traducen y las
ejecutan.
ejecutan
Por lo tanto, la utilizacin de un Intrprete puede
resultar en un tiempo de ejecucin del programa
extremadamente lento.
Por ejemplo,
ejemplo si el programa contiene un lazo cerrado
el Intrprete contina interpretando y ejecutando las
instrucciones del lazo una y otra vez.
18-01-2012
Pgina
10
MICRO 6800: REGISTROS
... registros que tiene la ALU del micro 6800 (Cont.):
Contador de Programa (PC): Es un registro de 16
Bits (2 Bytes) que contiene la direccin de memoria
donde se encuentra el prximo Byte del Programa
de Mquina (operador u operando).
Los Compiladores traducen el programa completo a
Cdigo de Mquina.
O sea que utilizar
tili
un Compilador
C
il d es similar
i il a utilizar
tili
un Ensamblador.
A diferencia del Intrprete, el Compilador no
necesita estar en la memoria del computador durante
la ejecucin del Cdigo de Mquina.
Mquina
Por eso, tener compilado el Programa Fuente
requiere menos memoria y la ejecucin es ms veloz
que utilizando un Intrprete.
Intrprete
18-01-2012
Pgina
11
... registros que tiene la ALU del micro 6800 (Cont.):
Registro de ndice (X) : Es un registro de 16 Bits
(2 Bytes) que es usado para indicar direcciones de
memoria (direccionamiento indexado)
indexado).
Puntero de Pila (SP): Es un registro de 16 Bits (2

Bytes) que contiene la direccin de memoria (RAM)
donde, se puede guardar los contenidos de los
Registros del micro cuando sea requerido.
18-01-2012
Pgina
13
MICRO 6800: MODOS DIRECCIONAMIENTO
modos de direccionamiento (Continuacin):
Direccionamiento Inherente o Implcito: Cuando
para su ejecucin la instruccin no requiere ningn
operando
d ubicado
bi d en una posicin
i i d
de memoria.
i
El cdigo de mquina de este tipo de instrucciones
tiene un solo Byte.
Por ejemplo la instruccin INX que incrementa el
contenido del Registro de ndice (X)
(X).
18-01-2012
Pgina
16
18-01-2012
Pgina
14
Direccionamiento por Acumulador: Cuando la
instruccin utiliza uno o ambos de los AcumulaAcumula
dores (A B) y no requiere datos en memoria para
su ejecucin.
j
i El cdigo
di d
de mquina
i d
de este
t titipo d
de
y
instrucciones tiene un solo Byte.
Por ejemplo la instruccin COM A que
complementa el contenido del Acumulador
Ac m lador A
A.
O tambin la instruccin ABA que suma los
contenidos de los Acumuladores A y B, y guarda el
resultado en el Acumulador A
A.
18-01-2012
Pgina
17
Antes de continuar con temas de programacin,
resulta oportuno y conveniente recordar los distintos
registros que tiene la ALU del micro 6800:
Acumuladores A y B: Son registros de
procesamiento de 8 Bits (1 Byte) usados para
manejo de datos,
datos almacenamiento temporario
temporario, y
otras funciones aritmticas y lgicas.
Cdigo de Condiciones (CC): Es un registro de 8
Bits (1 Byte) usados para verificar estados
operativos y resultados de operaciones.
18-01-2012
Pgina
12
El primer Byte de toda instruccin indica la operacin
a realizar mientras que los siguientes Bytes (de 0 a 2)
p
indican la direccin del operando.
El micro 6800 dispone de los siguientes modos de
direccionamiento:
Direccionamiento Inherente o Implcito
Direccionamiento por Acumulador
Direccionamiento Inmediato
Direccionamiento
Di
i
i
Directo
Di
Direccionamiento Extendido
Direccionamiento Indexado
Direccionamiento Relativo
18-01-2012
Pgina
15
Direccionamiento Inmediato: Cuando el operando
se encuentra en la primera (Registro 8 Bits) o en las
2 primeras (Registro 16 Bits) posiciones de
memoria que siguen a la posicin de memoria
donde est el cdigo de mquina de la instruccin.
P ejemplo
Por
j
l lla iinstruccin
t
i LDA A que carga en ell
contenido del Acumulador A.
18-01-2012
Pgina
18

Direccionamiento
Di
i
i t Directo:
Di
t Cuando
C
d ell segundo
d
Byte
y de la instruccin contiene la direccin del
operando.
D d que ell micro
Dado
i
titiene capacidad
id d para di
direccionar
i
y )
216 posiciones de memoria ((direcciones de 2 Bytes),
este tipo de direccionamiento implica que el primer
Byte de la direccin es 00
00 hexadecimal.
hexadecimal
O sea que el rango de direcciones es de 0000 a
00FF en hexadecimal (o sea las 256 posiciones
de memoria ms bajas)
bajas).

Direccionamiento Extendido: Cuando el segundo
18-01-2012
Pgina
19
Direccionamiento Relativo: Cuando el segundo
Byte
y e de la
a instruccin
s ucc (O
(Offset)
se ) se su
suma
a (co
(con ssigno)
g o)
o no se suma, a la direccin de la instruccin que
est a continuacin para determinar la direccin de
la prxima instruccin a ser ejecutada.
Estas instrucciones se denominan de bifurcacin
o condicionales
condicionales (branch) y su ejecucin dependen
del estado de algn Bit del Registro Cdigo de
C di i
Condiciones
(CC) determinado
d t
i d por la
l ejecucin
j
i de
d
la instruccin p
previa.
18-01-2012
Pgina
22
MICRO 6800: INSTRUCCIONES
Si el operador no es precedido por el signo
g numeral
(#), entonces el byte (direccionamiento directo) o los
2 bytes (direccionamiento extendido) que siguen al
cdigo de la instruccin indican la direccin del
operando: LDA $86 (directo)/LDA $FA00 (extendido).
El signo
g p
pesos ($) antes del operando
p
indica q
que est
expresado en Hexadecimal.
El direccionamiento indexado se representa con un
nmero hexadecimal (precedido del signo $), seguido
de una coma (,) y de la letra X en mayscula.
Ejemplo: LDA $10,X.
$10 X
18-01-2012
Pgina
25
Direccionamiento Indexado: Cuando el segundo
y ell ttercer Byte

B t de
d la
l iinstruccin
t
i contienen
ti
lla
B t de
Byte
d la
l iinstruccin
t
i (d
(desplazamiento)
l
i t ) es
direccin del operando.

p
sumado al contenido del Registro

g
de ndice ((X)) p
para
En este caso, el micro puede hacer uso pleno de
indicar la direccin del operando.
toda su capacidad para direccionar 216 posiciones
En este caso, el micro puede hacer uso pleno de
de memoria (direcciones de 2 Bytes)

Bytes).
toda su capacidad para direccionar 216 posiciones
O sea que el rango de direcciones es de 0000 a
de memoria (direcciones de 2 Bytes), o sea desde
FFFF en hexadecimal.
0000 a FFFF en hexadecimal .
18-01-2012
Pgina
20
Para una misma operacin realizada con distintos
modos de direccionamiento los cdigos de mquina
puede requerir
q
distinta
son distintos y la instruccin p
cantidad de Bytes.
Por ejemplo,
ejemplo la instruccin Cargar Acumulador A
dispone de 4 posibles modos de direccionamiento:
Direcionamiento Cdigo Operando
Inmediato
C6
Contenido del Byte siguiente
Directo
D6
Direccin en Byte siguiente
Extendido
F6
Direccin en 2 Bytes siguientes
Indexado
E6
Offset en Byte siguiente.
Direccin operando = (X)+Offset
(X)+Offset.
18-01-2012
Pgina
23
El Micro 6809 tiene un Registro
g
de Cdigo
g de
Condiciones cuyos bits se ajustan a 1 0 como
resultado
lt d d
de lla operacin
i realizada:
li d
(
y)
Bit 0: C,, Arrastre (Carry)
Bit 1: V, Desborde (Overflow)
Bit 2
2: Z,
Z Cero
C
(Z
(Zero)
)
Bit 3: N,, Negativo
g
(Negative)
(
g
)
Bit 4: I, Mscara de Interrupciones (Interrup Mask)
Bit 5
5: H,
H Arrastre
A
t Intermedio
I t
di (H
(Half-Carry)
lf C
)
Bitss 6 y 7: S
Siempre
e p e a 1.
18-01-2012
Pgina
26
18-01-2012
Pgina
21
El micro 6800 tiene 72 instrucciones diferentes.
Dado que cada instruccin puede tener entre 1 y 4
modos
d d
de di
direccionamiento
i
i t existen
i t 197 cdigos
di
d
de
operacin
p
vlido, p
por lo q
que alcanza 1 Byte
y ((256
combinaciones) para indicar cada tipo de instruccin
en cdigo de mquina.
mquina
El direccionamiento inmediato se indica con el signo
g
numeral (#) antes del operando (que es el contenido
de la direccin siguiente a la direccin de la
instruccin): LDA #$86
18-01-2012
Pgina
24
MICRO 6800: INSTRUCCIONES.
INSTRUCCIONES EJEMPLOS
ABA: Suma el contenido de B a A (A+B A)
Afecta los siguientes Bits del CC: H, N, Z, V y C.
18-01-2012
Pgina
27
ADC: Suma el Arrastre (C) con el contenido de A
B ms el contenido de una posicin de memoria.
18-01-2012
Pgina
28
ADD (Cont.):
ADC (Cont.):
ADD: Suma sin Arrastre (C) el contenido de A B

con el contenido de una posicin de memoria.
Direccionamiento
Extendido:
ADC A $7168
18-01-2012
Pgina
29
AND: Hace Bit a Bit la operacin AND entre el
contenido de A B y el contenido de una posicin de
memoria.
Afecta los siguientes Bits del CC: N y Z.
Direccionamiento
Inmediato :
ADD B #$21
18-01-2012
Pgina
30
AND (Cont.):
Direccionamiento
Indexado:
AND B $10,X
$10 X
D d
Donde:
X=$0320
$
y
X+$10=$0330
18-01-2012
Pgina
31
ASL: Desplaza una posicin hacia la izquierda a A
B al contenido de una posicin de memoria.
Pone el Bit 7 en el bit C del CC, y ajusta a 0
0 el Bit 0.
Afecta los siguientes Bits del CC: N, Z, V y C.
V=1 si NC=1
18-01-2012
Pgina
32
ASL (Cont.):
Pgina
Pgina
33
ASR: Desplaza una posicin hacia la derecha a A
B al contenido de una posicin de memoria.
Pone el Bit 0 en el bit C del CC.
Direccionamiento
Extendido:
ASL $67AD
V=1 si NC=1
C 1 sii Bit 7
C=1
7=1
1 antes
t d
dell
desplazamiento
18-01-2012
18-01-2012
C 1 sii Bit 0
C=1
0=1
1 antes
t d
dell
desplazamiento
34
18-01-2012
Pgina
35
18-01-2012
Pgina
36
ASR (Cont.):
Instrucciones de Bifurcacin:
Direccionamiento
por Acumulador:
ASR A
Instrucciones de Bifurcacin (Cont.):
Excepto las bifurcaciones incondicionales Bifurque
Si se cumple o no la condicin de bifurcacin el
Siempre (Branch Always ) y Bifurcacin a
segundo Byte de la instruccin (Offset) se suma (con
Subrutina ((Branch
Branch To Subrutine)
Subrutine ), el resto de las
signo) o no se suma
suma, a la direccin de la instruccin
instrucciones de bifurcacin dependen del estado de
que est a continuacin para determinar la direccin
distintos Bits del Registro Cdigo de Condiciones
de la prxima instruccin a ser ejecutada.
(CC).
(CC)
L iinstrucciones
Las
t
i
de
d bifurcacin
bif
i no alteran
lt
ell
contenido
co
e do de
del Registro
eg s o Cd
Cdigo
go de Co
Condiciones
d c o es (CC)
(CC).
18-01-2012
Pgina
37
Instrucciones de Bifurcacin (Cont.):
18-01-2012
Pgina
Pgina
38
BSR: El programa bifurca a otro subprograma
(subrutina). En las posiciones de memoria indicadas
por el contenido del Puntero de Pila
Pila, (SP) y (SP)
(SP)-1,
1 se
guarda el contenido del Contador de Programa (PC)
que corresponde a la instruccin siguiente al BSR.
De esta manera,
manera cuando en la subrutina se ejecuta la
ltima instruccin, RTS (Retorno de Subrutina), el
contenido del Contador de Programa (PC) ser
recuperado desde la Pila
Pila, y el programa seguir
j
la instruccin posterior a BSR.
ejecutando
40
18-01-2012
Pgina
41
BIT: Realiza AND bit a bit entre el contenido del
Acumulador A o B y el contenido de una direccin de
memoria. No afecta los contenidos de A o B ni de la
memoria. Afecta los siguientes Bits del CC:
N=1 si Bit 7=1 luego del AND
C=1 si Todos los Bits son 0 luego del AND
V=0
BSR (Cont.):
(
)
Direccionamiento
Relativo:
18-01-2012
18-01-2012
Pgina
43
18-01-2012
Pgina
44
18-01-2012
Pgina
39
BSR (Cont.):
(
)
La tcnica de programacin de utilizar subrutinas
permite ejecutar varias veces las misma operaciones,
quizs con distintos parmetros en cada caso
caso, en
lugar
g de repetir
p
varias veces la misma p
porcin de
programa.
La instruccin BSR no afecta los Bits del Registro
Cdigo de Condiciones (CC)
(CC).
18-01-2012
Pgina
42
CBA: Resta el contenido del Acumulador B al
contenido del Acumulador A.
No afecta los contenidos de A ni de B.
B
Afecta los Bits del CC: N, Z, V y C.
Tiene Direccionamiento por Acumulador.
CLC: Borra el Bit de Arrastre.
Hace C=0 en el Registro Cdigo de Condiciones.
Tiene Direccionamiento por Acumulador
Acumulador.
CLI: Borra el Bit de Mscara de Interrupcin.
Hace I=0 en el Registro Cdigo de Condiciones.
Tiene Direccionamiento por Acumulador
Acumulador.
18-01-2012
Pgina
45
CLR: Borra el contenido de A B de una posicin
de memoria.
Afecta los siguientes Bits del CC: N=V=C=0
N V C 0 y Z=1.
Z 1.
Tiene Direccionamiento por Acumulador, Extendido e
Indexado.
Indexado
18-01-2012
Pgina
46
COM: Complementa
p
cada Bit del Acumulador A o B
CLR (Cont.):
CLV: Hace V=0 en Registro de Cdigo Condiciones
Tiene Direccionamiento por Acumulador.
CMP:
CMP : Resta al Acumulador A o B el contenido de
una direccin de memoria sin modificar A y B.
Af t llos siguientes
Afecta
i i t Bit
Bits d
dell CC
CC: N
N, Z
Z, V y C
C.
18-01-2012
Pgina
47
CPX: Compara
p
el contenido del Registro
g
ndice ((X))
18-01-2012
Pgina
DAA: Ajuste
j
Decimal Acumulador A. Se usa luego
g
o del contenido de una posicin de memoria. Afecta
con el contenido de 2 posiciones sucesivas de
de la suma de 2 nmeros BCD para expresar
los siguientes Bits del CC: N, Z, y hace V=0 y C=1.
memoria. La posicin de memoria ms baja contiene
automticamente el resultado en BCD.
el Byte ms significativo.
significativo
Afecta los siguientes Bits del CC: N

N, Z y C
C.
Afecta los siguientes Bits del CC: N, Z y V.
El Bit C indica transporte en BCD.
18-01-2012
Pgina
49
DEC: Resta 1 al contenido del Acumulador A o B,,
o al contenido de una posicin de memoria.
18-01-2012
Pgina
50
DES: Resta 1 al contenido del Registro Puntero
de Pila (SP)
(SP). No afecta los Bits del CC
CC.
Afecta los siguientes Bits del CC: N, Z y V.
DEX: Resta 1 al contenido del Registro de ndice
48
18-01-2012
Pgina
51
EOR: Realiza la operacin EOR entre cada bit del
Acumulador A o B, y los correspondientes bits del
contenido de una posicin de memoria.
El resultado queda en el Acumulador correspondiente
y el contenido de la memoria no se afecta
afecta.
Afecta los siguientes Bits del CC: N, Z, y hace V=0
(X). Afecta los siguientes Bits del CC: Z.
18-01-2012
Pgina
52
18-01-2012
Pgina
53
18-01-2012
Pgina
54
INC: Suma 1 al contenido del Acumulador A o B, o
al contenido de una posicin de memoria.
Afecta los siguientes Bits del CC: N, Z, y V.
INX: Suma 1 al contenido del Registro
g
de ndice
(X). Afecta los siguientes Bits del CC: Z.
JMP:
JMP : Salto incondicional. Carga el Contador de
Programa (PC) con una direccin (que no es la
siguiente del programa). No afecta los Bits del CC.
INS:
INS : Suma 1
1 al contenido del Registro Puntero
JSR: Salto Incondicional a Subrutina.
Carga el Contador de Programa (PC) con la direccin
donde comienza una Subrutina
Subrutina, y guarda en la Pila la
direccin de la instruccin siguiente a JSR.
Esta instruccin permite utilizar un subprograma
varias veces en lugar
g de repetir
p
este subprograma
p g
las
mismas veces dentro del programa.
La subrutina debe finalizar con la instruccin RTS.
RTS
La instruccin JSR no afecta los Bits del CC.
de Pila (SP). No afecta los Bits del CC.

18-01-2012
Pgina
55
LDA: Carga
g el Acumulador A o B con el contenido
de una posicin de memoria sin modificar dicho
contenido.
contenido
Afecta los siguientes Bits del CC: N, Z, y V=0.
18-01-2012
Pgina
58
18-01-2012
Pgina
56
LDS: Carga el Registro Puntero de Pila (SP) con el
contenido de una posicin de memoria sin modificar
dicho contenido.
contenido El Byte ms significativo del SP (Bits
15 a 8) es el contenido de la posicin de memoria
especificada en la instruccin
instruccin, mientras que el Byte
menos significativo (Bits 7 a 0) es el contenido de la
siguiente posicin de memoria.
V 0.
18-01-2012
Pgina
59
LSR: Desplazamiento Lgico a Derecha del

contenido del Acumulador A o B o de una posicin de
memoria.
memoria
El Bit 7 se pone en 0 y el Bit 0 se desplaza hacia el
Bit C del Registro Cdigo de Condiciones (CC)
(CC).
Afecta los siguientes Bits del CC: Z, C, N=0 y
V=NC.
NEG: Reemplaza el contenido del Acumulador A o

B o de una posicin de memoria por su complemento
a2
2.
Afecta los siguientes Bits del CC: Z, N, C y V.
18-01-2012
Pgina
57
LDX: Carga el Registro ndice (X) con el contenido
de una posicin de memoria sin modificar dicho
contenido El Byte ms significativo del SP (Bits 15 a
contenido.
8) es el contenido de la posicin de memoria
especificada en la instruccin
instruccin, mientras que el Byte
menos significativo (Bits 7 a 0) es el contenido de la
siguiente posicin de memoria.
V 0.
18-01-2012
Pgina
60
ORA: Realiza la operacin
p
lgica
g
OR entre cada Bit
del Acumulador A o B y el contenido de una posicin
d memoria.
de
i
g
Bits del CC: N,, Z y V=0.
Afecta los siguientes
NOP: No operar. Esta instruccin hace que el

Contador de Programa (PC) apunte a la direccin
g
de memoria. No afecta a los Bits del CC.
siguiente
18-01-2012
Pgina
61
18-01-2012
Pgina
62
18-01-2012
Pgina
63
PSH: Almacena el contenido del Acumulador A o B

como contenido de la posicin de memoria apuntada
por ell P
Puntero
t
de
d Pil
Pila (SP).
(SP) L
Luego d
de lla operacin
i d
de
j el contenido del SP se decrementa en 1.
almacenaje
No afecta los Bits del Cdigo de Condiciones (CC).
PUL: Carga
g el contenido del Acumulador A o B con
el contenido de la posicin de memoria apuntada por
ell P
Puntero
t
de
d Pil
Pila (SP).
(SP) Antes
A t de
d la
l operacin
i d
de
g el contenido del SP se incrementa en 1.
carga
ROL: Rota a la Izquierda el contenido del

Acumulador A o B o de una posicin de memoria.
El Bit 7 se transfiere al Bit C del Registro Cdigo de
Condiciones (CC) el cual previamente se transfiere al
Bit 0.
Afecta los siguientes Bits del CC:
N, Z, V=NC y C=Bit 7 (previo a
l rotacin).
la
i )
18-01-2012
Pgina
64
ROR: Rota a la Derecha el contenido del
Acumulador A o B o de una posicin de memoria.
El Bit 0 se transfiere al Bit C del Registro Cdigo de
Condiciones (CC) el cual previamente se transfiere al
Bit 7.
Afecta los siguientes Bits del CC:
N, Z, V=NC y C=Bit 0 (previo a
l rotacin).
la
i )
18-01-2012
Pgina
65
RTI: Retorno de Interrupcin.
p
18-01-2012
Pgina
66
RTS: Retorno de Subrutina.
La ejecucin de esta instruccin recupera de las
El programa bifurca a otro subprograma (subrutina)
direcciones de memoria (Pila) indicada por el
cuando se ejecutan las instrucciones BSR o JSR.
contenido del Puntero de Pila,

Pila direcciones (SP) a
La ltima instruccin de la subrutina debe ser RTS,

RTS
((SP)-6,
) los contenidos del Contador de Programa
g
que cuando se ejecuta

j
recupera desde la Pila, ((SP)) y
(PC), del Registro ndice (X), de los Acumuladores B y
(SP)-1, el contenido del Contador de Programa (PC)
A, y del Registro Cdigo de Condiciones (CC).
que indica la direccin de la instruccin siguiente a la
No afecta los Bits del Cdigo de Condiciones (CC)

(CC).
instruccin BSR o JSR.

JSR
18-01-2012
Pgina
67
SBA: Resta al contenido del Acumulador A el
contenido del Acumulador B, dejando el resultado en
el Acumulador A y el contenido del Acumulador B sin
cambio.
cambio
g
Bits del CC: N, Z, C y V.
18-01-2012
Pgina
68
SBC: Resta al contenido del Acumulador A o B la
suma del contenido de una posicin de memoria y el
Arrastre o Carry
Carry (0 1),
1) dejando el resultado en el
Acumulador A o B y el contenido de la memoria sin
cambio.
g
Bits del CC: N,, Z,, V y C.
18-01-2012
Pgina
69
SEC: Ajusta
j
a 1 el Bit de Arrastre o Carry
y ((C).
)
Afecta los siguientes Bits del CC: C=1.
SEI: Ajusta a 1 el Bit Mscara de Interrupciones
(I) El micro no atiende interrupciones
(I).
interr pciones enmascarables
((IRQ)) mientras este Bit est en 1.
Afecta los siguientes Bits del CC: I=1.
SEV: Ajusta a 1 el Bit de Desborde u
Overflow (V).
Overflow(V)
Afecta los siguientes Bits del CC: V=1.
18-01-2012
Pgina
70
18-01-2012
Pgina
71
18-01-2012
Pgina
72
STA: Almacena el contenido del Acumulador A o B
en una posicin de memoria.
Afecta los siguientes Bits del CC: N
N, Z
Z, y V=0
V=0.
18-01-2012
Pgina
73
SUB:
SUB : Resta al contenido del Acumulador A o B el
contenido de una posicin de memoria, dejando el
resultado en el Acumulador.
STS:
STS : Almacena el contenido del Registro Puntero
en una posicin de memoria.
18-01-2012
Pgina
74
SWI: Interrupcin por Programa.
76
18-01-2012
Pgina
77
TAB: Transfiere el contenido del Acumulador A al

Acumulador B.
Afecta los siguientes Bits del Registro Cdigo de
Condiciones (CC): N, Z, y V=0.
TBA: Transfiere el contenido del Acumulador B al

Acumulador A.
Condiciones (CC): N, Z, y V=0.
TAP: Transfiere el contenido del Acumulador A (Bits

5 a 0) al Registro Cdigo de Condiciones (CC)
(CC).
TPA: Transfiere el contenido del Registro Cdigo de

Condiciones (CC) (Bits 7 a 0) al Acumulador A
A.
18-01-2012
Pgina
79
18-01-2012
Pgina
18-01-2012
Pgina
75
SWI (Cont.):
(
)
Se utiliza cuando se requiere realizar alguna

operacin
i especial,
i l similar
i il a lla que se realiza
li cuando
d
p
g
generada p
por la lnea IRQ.
Q
ocurre una interrupcin
Antes de atender esta interrupcin se guarda en la
direccin de memoria (Pila) indicada por el contenido
del Puntero de Pila (SP),
(SP) direcciones (SP) a (SP)-6
(SP) 6,
Registro ndice (X), de los Acumuladores B y A, y del
Registro Cdigo de Condiciones (CC)
(CC).
Pgina
STX:
STX : Almacena el contenido del Registro ndice (X)
de Pila (SP) en una posicin de memoria.
los contenidos del Contador de Programa (PC), del
18-01-2012
80
El Contador de Programa (PC) se carga con el

contenido de las direcciones FFFA y FFFB, que es la
direccin donde comienza la rutina de atencin a esta
interrupcin SWI.
La rutina de atencin debe terminar con una
instruccin RTI.
Condiciones (CC): I=1.
18-01-2012
Pgina
78
TST: Prueba de Cero y Negativo.
g
Verifica si el
contenido del Acumulador A o B, o de una posicin de
memoria es Negativo o Cero.
Condiciones ((CC):
) N y Z.
18-01-2012
Pgina
81
TSX: Transfiere el contenido del Registro
g
de Pila
WAI: Esta instruccin se utiliza cuando se desea
WAI ((Cont.):
) Luego
g se suspende
p
la ejecucin
j
del
(SP) como contenido del Registro ndice (X).
esperar la ocurrencia de un evento externo va una
programa hasta que ocurra una interrupcin externa,
No afecta los Bits del Registro Cdigo de Condiciones
interrupcin.
va las lneas IRQ o NMI (activas bajas).
(CC).
(CC)
TXS: Transfiere el contenido del Registro ndice
(X)
como contenido del Registro de Pila (SP)
(SP).
No afecta los Bits del Registro Cdigo de Condiciones
(CC).
18-01-2012
Pgina
82
WAI ((Cont.):
) La rutina de atencin a interrupciones
p
debe terminar con la instruccin RTI.
La ejecucin de la instruccin RTI recupera de las
contenido del Puntero de Pila, direcciones ((SP)) a
(SP)-6, los contenidos del Contador de Programa
(PC), del Registro ndice
(X), de los Acumuladores B y

A y del Registro Cdigo de Condiciones (CC)
A,
(CC).
Pgina
85
MICRO 6800: Ensamblador (ASSEMBLER)
Reglas
g
p
para el Programa
g
Fuente ((Cont.)) :
Nmero de lneas:
El Programa Fuente debe tener una instruccin
por lnea
lnea.
Cada lnea debe empezar con un Nmero de
Lnea que debe tener entre 1 y 5 dgitos.
Cada Nmero de Lnea debe ser mayor que el
Nmero de Lnea anterior.
El Nmero de Lnea es para uso exclusivo del
Ensamblador
Ensamblador.
18-01-2012
Pgina
Para generar interrupcin cuando IRQ=0 se requiere

adems que sea 0 el Bit I del Registro
g
Cdigo
g de
del Puntero de Pila (SP), direcciones (SP) a (SP)-6,
Condiciones (CC).
los contenidos del Contador de Programa (PC), del
Si ocurre la interrupcin va IRQ NMI el Contador de
Registro ndice (X),

(X) de los Acumuladores B y A
A, y del
Programa (PC) se carga con el contenido de las
Registro Cdigo de Condiciones (CC).
direcciones FFF8 y FFF9 FFFC y FFFD.
18-01-2012
Pgina
83
Ya fueron vistos los p
principios
p
bsicos de un
Ensamblador (Assembler) cuya finalidad es facilitar
el trabajo de un Programador.
Programador
Tambin fueron vistos las instrucciones q
que tiene el
micro 6800 con los modos de direccionamiento
asociados.
i d
direcciones de memoria (Pila) indicada por el
18-01-2012
Al ejecutarse esta instruccin se guarda en la

direccin de memoria ((Pila)) indicada por el contenido
88
Ahora se ver en detalle el Ensamblador del 6800 que

transforma un Programa Fuente, escrito en cdigo
mnemotcnico,
t i
en un Programa
P
Objeto,
Obj t o sea en un
programa
p
g
escrito en Lenguaje
g j de Mquina.
q
18-01-2012
Pgina
86
Reglas para el Programa Fuente (Cont.) :
Rtulos:
Los Rtulos son tiles para las instrucciones de
bifurcacin o salto.
Los Rtulos estn compuesto por 1 a 6
caracteres alfanumricos, debiendo ser alfabtico
el primer carcter. Estn prohibido Rtulos de un
solo carcter que sea A, B X.
El Rtulo debe comenzar dejando un espacio
l
luego
d
dell Nmero
N
de
d Lnea.
L
Un Rtulo p
puede usarse una sola vez.
18-01-2012
Pgina
89
18-01-2012
Pgina
84
El Programa
g
Fuente debe ser escrito aplicando
p
una
serie de Reglas para que el Ensamblador lo pueda
t d y lo
entender
l pueda
d t
traducir
d i a Lenguaje
L
j de
d
q
Estas reglas
g
se aplican
p
a:
Mquina.
Nmero de lneas
Rtulos
Sentencias
S t
i fuentes
f
t
Comentarios
Directivas para el ensamblador
18-01-2012
Pgina
87
Reglas para el Programa Fuente (Cont.) :
Sentencias Fuentes:
Si no hay Rtulo las Sentencias Fuentes deben
empezar en la tercera (o subsiguientes) posicin
posterior al Nmero de Lnea;
Si hay Rtulo las Sentencias Fuentes deben
empezar en la segunda (o subsiguientes) posicin
posterior al Rtulo.
18-01-2012
Pgina
90
Reglas para el Programa Fuente (Cont.):
Sentencias Fuente (Cont.):
L signos
Los
i
($)
($), (@)
(@), (%) ()
( ) indican
i di
operando
d
hexadecimal, octal, binario un carcter ASCII.
La ausencia de smbolo indica operando decimal.
Sentencias Fuente (Cont.):

Las Sentencias Fuente deben indicar el Modo de
Direccionamiento utilizado.
El signo numeral (#) indica el modo inmediato, o
sea que el operando est a continuacin de la
instruccin.
instruccin
La X seguida por una coma indica modo indexado.
100 TEMP STA A $52
100 STA A GUARDA

Doble espacio
Simple espacio
Simple espacio
100 LDA A #%11001100
Comentarios:
A veces resulta conveniente insertar comentarios
a un programa para mayor claridad.
Los comentarios se insertan a continuacin de un
smbolo asterisco (*)
( ) puesto luego de un blanco
siguiente al Nmero de Lnea ;o al final de una
Sentencia Fuente dejando dos blancos:
100 * CALCULA
100 LDA A $4F CALCULA
Simple espacio
Doble espacio
18-01-2012
Pgina
91

Directivas para el Ensamblador:
1)) La especificacin
p
de la Representacin
p
Numrica ya vista - signos ($), (@), (%) () para el Ensamblador.
es una Directiva p
2) La sentencia ORG (Origen) indica la direccin
de comienzo.
comienzo Si ORG no est presente la
direccin inicial es $0000. Requiere doble
espacio luego del nmero de lnea
Simple espacio
18-01-2012
Pgina
92

3) La sentencia EQU (Igual) asigna valor a un
smbolo:
93

4) La sentencia RMB (reservar) reserva espacio
de memoria para Rtulos:
Simple espacio
100 PIA1AC EQU $4005

105 ORG $500
110 LDA A PIA1AC
Doble espacio
Simple espacio
Pgina
Simple espacio
100 ORG $42F

105 LDA A #$63
Doble espacio
18-01-2012
100 PIA1AC EQU $4005

105 ORG $500
110 LDA A PIA1AC
Simple espacio
Doble espacio
Simple espacio
Doble espacio
18-01-2012
Pgina
94
18-01-2012

5) La sentencia NAM (nombre) asigna un
nombre al programa:
100 NAM VHERTZ
6) La sentencia SPC (espacio) genera lneas en
blanco en el listado de la salida ensamblada.

7) La sentencia FCB (Formar Constantes de un
Byte) asigna constantes de 1 Byte como
contenidos de posiciones de memoria
consecutivas:
18-01-2012
Pgina
96

8) La sentencia FDB (Formar Constantes de dos
Byte) asigna constantes de 2 Bytes como
contenidos de posiciones de memoria
consecutivas:
Doble espacio Simple espacio
200 ORG $400

205 TABLA FDB 0
0, $2500
$2500, $FEC2
Simple espacio
97
Pgina
200 ORG $400

205 TABLA FCB 0
0, $25
$25, $FE
$FE, $40
100 SPC 2
Pgina
18-01-2012
18-01-2012
95
D bl espacio
Doble
i Simple
Si l espacio
i
Pgina
Simple espacio
98
18-01-2012
Pgina
99

9) La sentencia FCC (Formar Constantes de un
Carcter) asigna caracteres ASCII, delimitados por 1 carcter no numrico, como contenidos de p
posiciones de memoria consecutivas:

9) La sentencia MON (monitor) indica que luego
de ensamblar el Programa Fuente se
devuelva el control al sistema operativo:

10)La sentencia END (fin) se utiliza para
ensamblar ms de un Programa Fuente a la
vez (solo con la sentencia MON finaliza el
Ensamblador):
)
Doble espacio

Delimitador
Doble espacio
200 MON
200 ORG $400

205 TABLA FCC GRANDE
GRANDE PA!
PA!
201 END
No debe usarse Rtulo con esta directiva
Simple espacio
18-01-2012
Pgina
100
18-01-2012

11) La sentencia PAGE (pgina) se utiliza para
iniciar una nueva pgina cuando se imprime
el programa:
Pgina
101
18-01-2012

12) La sentencia OPT (opciones) provee
formatos opcionales a la salida para el
programa.
Las opciones
p
se separan
p
con comas:

12) Algunas de las opciones de la sentencia
OPT son:
M/NOM = SI/NO almacenar programa objeto en memoria.
S/NOS = SI/NO imprimir rtulos (nombre y su direccin) al final
final.
L/NOL = SI/NO imprimir listado programa ensamblado.
Doble espacio Opciones
P/NOP = SI/NO imprimir encabezado programa en cada pgina.
201 OPT S,M,G
G/NOG = SI/NO imprimir

p
slo p
primera lnea de datos p
para
Directivas FCC, FCB y FDB
Simple espacio
18-01-2012
Pgina
103
18-01-2012
Ejemplo de Programa Fuente:

DIRECTIVAS
PROGRAMA
18-01-2012
Pgina
Pgina
104
102
Doble espacio
201 PAGE
Pgina
Ejemplo de Programa Fuente (Cont.):
Asigna al programa nombre RONB

Almacena cdigo en Memoria (M), lista tablas de
smbolos (S), imprime programa ensamblado (L).
110 PIA1AC EQU $4005 Asigna
A i
valor
l h
hexadecimal
d i l 4005 all rtulo
t l PIA1AC
115 TEMP EQU $251
Asigna valor hexadecimal 4005 al rtulo TEMP
120 ORG $10
Asigna valor hexa 10 al rtulo COIN, hexa 11 a
125 COIN RMB 5
COIN+1. y hexa 14 a COIN+4
130 ORG $20
Asigna valor hexa 30 al rtulo TAB.
135 TAB FCB $
$10,$20,$30
,$ ,$
En direcciones $
$20,$21y$22
,$ y$ carga
g $
$10,$20y$30
,$ y$
140 ORG $30
Asigna valor hexa 30 al rtulo TAB1.
145 TAB1 FCB $1000,$2000,$3000 En direcciones $30-$31,$32-$33 y
$34-$33
$34
$33 carga $1000
$1000, $2000 y $3000
150 PAGE
Salta a pgina siguiente
155 ORG $60
Asigna valor hexa 60 al rtulo TYPE.
160 TYPE FCC *HELP*
En direcciones $60
$60,$61,$62y$63
$61 $62y$63 guarda carac
carac.
ASCII: H,E,L,P
165 SPC 6
Imprime 6 lneas en blanco
170 *COMIENZA PROGRAMA PRINCIPAL Imprime
I
i
C
Cartel
t l
100 NAM RONB
105 OPT M, S, L
106
18-01-2012
Pgina
107
18-01-2012
Pgina
105
TEMA 7:
Ente Nacional Regulador de la
Anexos
TRANSMISIN DE INFORMACIN
Electricidad (Argentina)
"Gua general de diseo y normas de estaciones

transformadoras"
Resolucin ENRE 0059/2003.
II
"Gua de diseo y normas de edificios de estaciones

transformadoras"
III
"Gua de diseo y normas del sistema de servicios auxiliares"
IV
"Gua de diseo y normas para puesta a tierra de estaciones

transformadoras"
1/2003; Res. SEyP 21/97
"Gua de diseo y normas de protecciones"
REGLAMENTO DE DISEO DE INSTALACIONES Y
VI
"Gua
Gua de diseo y normas de sistema de teleproteccin
teleproteccin"
EQUIPOS VINCULADOS AL SISTEMA DE
VII
"Gua de diseo y normas para sistemas de control"
TRANSPORTE EN ALTA TENSION
VIII
"Gua
"G
de
d diseo
di y normas del
d l sistema
i
de
d comunicaciones
i i
por
onda portadora"
B l t Ofi
Boletn
Oficial
i l n 30.088,
30 088 pp. 31
31-32,
32
Captulo Uno: INTRODUCCIN

Si t
Sistemas
d
de Comunicacin.
C
i
i
A. Bruce Carlson. McGraw-Hill .
mircoles
co es 12 de febrero
eb e o de 2003,.
003,
Citas Legales: Dec. 2743/92; Res. SE 137/92; Res. SE
Captulo Uno: RESPUESTA EN FRECUENCIA

DE LOS SISTEMAS LINEALES
Transmisin de la Informacin, Modulacin y
Ruido. Mischa Schwartz
Ruido
Schwartz. McGraw-Hill.
McGraw Hill
18-01-2012
Pgina
TRANSMISIN DE LA INFORMACIN
CONCEPTOS GENERALES (ABC,
(ABC 1
1.1)
1)
Pgina
Pgina
SISTEMA DE COMUNICACIN (ABC
(ABC, 1
1.1)
1)
La Ingeniera de las Comunicaciones es una rama de

la ingeniera que est en continua evolucin.
p de sistemas de
Existen innumerables tipos
comunicacin, pero todos tienen el mismo propsito:
transmitir Informacin
Informacin.
Por ello, centraremos nuestra atencin en los
elementos
l
t que componen un sistema
i t
de
d ttransmisin
i i
genrico, analizando sus funciones y problemas
asociados.
Pondremos especial nfasis en el problema de
interpretar las seales recibidas, es decir, en el
procesamiento de seales,
seales especialmente digitales
digitales.
18-01-2012
18-01-2012
La informacin (despus veremos su significado) se

transmite desde una fuente hasta un destino.
El sistema de comunicacin involucra a todos los
elementos que permiten dicha transmisin de
informacin.
informacin
18-01-2012
Pgina
(ABC, 1
1.1)
1)
(ABC, 1
1.1)
1)
Dejando de lado los trasductores de entrada y salida,

el sistema de comunicacin tiene 3 partes esenciales:
Transmisor
Receptor
Canal de Transmisin
Transmisor: Realiza varias funciones para lograr una

transmisin eficiente y efectiva.
particular procesa
p
el mensaje
j p
para adaptarlo
p
al
En p
Canal de Transmisin.
Este procesamiento se denomina Modulacin.
Modulacin
18-01-2012
Pgina
18-01-2012
Pgina
"Gua
"G
de
d diseo
di y normas del
d l sistema
i
d comunicaciones
de
i i
por
Pgina
3
fibra ptica
IX
18-01-2012
(ABC, 1
1.1)
1)
El mensaje
j ((informacin a transmitir)) p
puede tener
distintas fuentes (voz, comandos, protecciones, etc.), y
habr un trasductor en la entrada o en la salida que lo
convierta en una seal elctrica
elctrica.
18-01-2012
Pgina
(ABC, 1
1.1)
1)
Receptor: Realiza varias funciones para lograr una
correcta recuperacin del mensaje.
procesamiento se denomina Demodulacin.
Este p
Puede tener varios amplificadores cuando la seal
recibida es dbil.
dbil
18-01-2012
Pgina
SISTEMA DE COMUNICACIN (ABC,
(ABC 1
1.1)
1)
Canal de transmisin: Medio fsico que transporta el
mensaje desde el Transmisor al Receptor.
p
o la ionsfera (onda
(
Puede ser un cable,, la tropsfera
electromagntica), un rayo lser, etc. Produce atenuacin e introduce distorsin,
distorsin ruido e interferencia.
interferencia
(ABC, 1
1.1)
1)
Atenuacin: Reduccin de la intensidad de la seal a
medida que se propaga. Depende del medio utilizado.
Desvanecimiento ((Fading):
g) Variaciones aleatorias de
la atenuacin (Ionsfera).
(ABC, 1
1.1)
1)
Interferencia: Alteracin de la seal por la presencia
de otras seales similares.
Distorsin: Alteracin de la seal debido a respuesta
imperfecta
p
del sistema.
Multitrayectoria: Seal que se transmiti por mltiples

caminos llegando a diferentes tiempos al receptor y
Se diferencia del ruido y la interferencia porque

desaparece cuando no hay seal.
que se componen traslapadamente.

18-01-2012
Pgina
10
(ABC, 1
1.1)
1)
18-01-2012
Pgina
11
SISTEMA DE COMUNICACIN
Pgina
13
(ABC, 1
1.1)
1)
Pgina
12
(ABC, 1
1.1)
1)
El ancho de banda (o espectro) de una seal es una
medida de la velocidad la seal. Similarmente, un
sistema de transmisin est caracterizado por su
ancho de banda.
La
L transmisin
t
i i de
d una gran cantidad
tid d de
d iinformacin
f
i en
pequea
q
cantidad de tiempo
p requiere
q
sistemas de
una p
banda ancha para transmitir adecuadamente la
informacin.
informacin
A su vez, cuando mayor es el ancho de banda del
sistema de transmisin, mayor ser la cantidad de
ruido captado.
captado
Ruido: Seales aleatorias impredecibles

p
p
presentes en
el canal de transmisin que enmascaran la seal.
El nivel del ruido puede ser superior al nivel de la
seal.
En la entrada de un receptor es importante tener ms
seal que ruido
ruido.
La entrada de un receptor esta caracterizada por la
relacin Seal/Ruido (S/N).
Existen tcnicas para recuperar una seal inmersa en
ruido (patrones de comportamiento).
18-01-2012
18-01-2012
18-01-2012
Pgina
14
TRANSMISIN DE INFORMACIN (ABC, 1.1)
18-01-2012
Pgina
15
TRANSMISIN DE INFORMACIN (ABC, 1.1)
La modulacin es la modificacin de una seal

(portadora) para que transporte la informacin a
transmitir (moduladora o mensaje)
mensaje).
La modulacin se utiliza:
Para facilitar la radiacin (antenas)
Para reducir ruido e interferencias
Por asignacin de frecuencia
Para multicanalizacin (telefona)
Para superar limitaciones del transmisor
transmisor-receptor
receptor
Etc.
18-01-2012
Pgina
16
18-01-2012
Pgina
17
18-01-2012
Pgina
18
TRANSMISIN DE INFORMACIN (MS, 1-1)
EJEMPLO SISTEMA DIGITAL (MS,
(MS 1-1)
1 1)
EJEMPLO SISTEMA DIGITAL (MS,
(MS 1-1)
1 1)
Se q
quiere transmitir un mensaje
j digital
g
((o binario),
) o
sea una secuencia de unos y ceros codificados como
pulsos rectangulares.
rectangulares
pulsos estn espaciados
p
a intervalos regulares
g
Estos p
de 1/R segundos (intervalo binario).
O sea que la fuente est generando R dgitos binarios
por segundo, o R bits/s (binary digits).
Esta secuencia de smbolos binarios es transmitida por

un sistema de comunicacin digital.
Los 2 filtros, uno en el transmisor y otro en el receptor,
representan tanto el filtrado natural como el filtrado
i l id a propsito.
incluido
it
Se usa modulacin de amplitud (AM), en el cual una
portadora senoidal ajusta su amplitud con la seal de
entrada (moduladora o modulante)
modulante).
18-01-2012
Pgina
19
TRANSMISIN DE INFORMACIN (MS, 1-1)

Shannon demostr que la probabilidad que ocurra un error
puede (idealmente) reducirse tanto como se quiera utilizando
una adecuada
d
d codificacin
difi
i d
de lla seal
ld
de entrada,
t d siempre
i
que
la velocidad de transmisin de smbolos binarios (R en bits/s)
sea menor que la Capacidad del Canal ,la que se determina a
partir de la potencia del transmisor (P), del ruido del canal (N)
y de la respuesta en el tiempo del canal (ancho de banda).
Si se transmiten smbolos binarios a una velocidad mayor que la
Capacidad del Canal empezar a aumentar la cantidad de
errores.
18-01-2012
Pgina
20
El ruido es
introducido
durante la
transmisin.
transmisin
El filtro del
receptor elimina
parcialmente el
ruido pero
ruido,
distorsiona an
ms
lla seal,
l y
falsea la
informacin
recibida.
18-01-2012
Pgina
21
INFORMACIN - CAPACIDAD SISTEMA (MS, 1-2)
Los sistemas de comunicaciones transmiten informacin.
Si la informacin est relacionada con cambios

impredecibles... porqu no cuantificar la seal V en
pasos de tensin infinitesimales?.
infinitesimales?
Esto carece de sentido porque, por ejemplo, el
cuantificador es un medidor que tiene errores y, por lo
tanto el paso de la cuantificacin debe ser mayor que
tanto,
el error.
La informacin se caracteriza por cambios impredecibles.

Si la informacin est en formato digital,
g , en secuencia de 1 y
ceros, no se conoce de antemano dicha secuencia.
Supongamos tener un diagrama de tensin entre 0 y 3 V que
corresponde a un tiempo T igual a 10 segundos.
Cuanta informacin respecto de V puede transmitirse en un
tiempo
p T?
Usaremos indistintamente los trminos Capacidad

p
del Canal y
Capacidad del Sistema (Canal = medio de transmisin para
algunos autores).
autores)
18-01-2012
Pgina
22

Porqu no cuantificar la seal V a intervalos de tiempo
infinitesimales?.
Esto tambin carece de sentido porque las variables
fsicas V en nuestro caso,
fsicas,
caso no varan instantneamente
porque la energa no vara instantneamente.
18-01-2012
Pgina
23
Pgina
25
Pgina
24
INFORMACIN - CAPACIDAD SISTEMA ((MS,, 1-2))
Entonces, hay un tiempo mnimo () que se requiere
Entonces, la cantidad de informacin transmitida en

T segundos es el nmero de combinaciones diferentes
y distinguibles
g
de amplitudes
p
de la seal q
que p
pueden
transmitirse en ese mismo tiempo.
O sea que la cantidad de informacin transmitida es
limitada, por lo que la capacidad del sistema resulta
li it d
limitada.
para que la energa cambie, por ejemplo = 1 seg.

Tambin
T
bi h
hay una variacin
i i mnima
i
d
detectable
t t bl en lla
p
de V ((V).
) Si adoptamos
p
V = 1 Volt
amplitud
tendremos 4 niveles, y variaciones menores a 1 V no
se podrn distinguir de las variaciones indeseables por
ruido.
ruido
18-01-2012
18-01-2012
18-01-2012
Pgina
26
18-01-2012
Pgina
27
La capacidad
p
del sistema, o velocidad mxima a la
Se puede deducir una expresin de la capacidad del

sistema
i t
sii se supone que para T
T=10
10 segundos
d lla
informacin transmitida esta relacionada con la
cantidad de combinaciones diferentes de amplitud que
se pueden producir en ese tiempo T
T.
En el primer intervalo son posible n=4 valores, dem
en el segundo intervalo , y as siguiendo.
que puede transmitirse informacin, depende de ,

(ti
(tiempo
entre
t muestras)
t ) y de
d n (niveles
( i l cuantizacin
ti
i d
de
la amplitud).
p
)

Si la cantidad de niveles fuera genricamente n en
lugar de 4 y el tiempo de cada intervalo fuera
genricamente
i
t , ell nmero
d
de combinaciones
bi
i
posibles resultara ser:
p
T
Por otra parte, se observa intuitivamente que la

informacin transmitida debera ser proporcional al
ti
tiempo
d
de ttransmisin
i i T,
T cosa que sucede
d sii aplicamos
li
logaritmo a la anterior expresin:
Informacin transmitida
18-01-2012
Pgina
28
18-01-2012
Pgina
29
18-01-2012
Pgina
log n
30
TRANSMISIN DGITOS BINARIOS (MS,
(MS 1-3)
1 3)
El factor de proporcionalidad de la anterior expresin

depende de la base logartmica. Si se usa base 2 (ya
que transmitimos unos y ceros):
Podemos ahora determinar la Capacidad del Sistema

en bits/s:
Informacin
1
El uso del logaritmo en base 2 para definir el contenido

de Informacin y la Capacidad del Sistema puede
explicarse de otra forma.
I f
Informacin
i
log
l 2n
La
L unidad
id d d
de iinformacin
f
i es ell bit ya mencionado.
i
d
Para el ejemplo
j p q
que venamos desarrollando con n=4
T=10 y =1 resulta:
Informacin
10
log 2 4 20 bits
1
18-01-2012
Pgina
31
(MS 1
1-3)
3)
El proceso de reemplazar la seal continua por la seal
discreta se llama proceso de cuantizacin.
La seal se transmite
enviando los valores
cuantizados sucesivos a
medida q
que aparecen.
p
El contenido de la
informacin est
relacionado con los 8
posibles niveles de
tensin (0 V a 7 V)
V).
18-01-2012
Pgina
34
C=
log 2 n
Entonces,, la Capacidad
p
del Sistema es inversamente
proporcional al mnimo intervalo de tiempo ( ) en que
puede cambiar la seal,
seal y es proporcional al logaritmo
de la cantidad de niveles de cuantificacin (n).
Estos dos parmetros del sistema (o su inversa, el
ancho de banda)) y n ((o como se ver,, la relacin
seal/ruido del sistema) son parmetros bsicos de un
sistema de transmisin.
transmisin
18-01-2012
Pgina
32
(MS 1
1-3)
3)
Existe otra forma de enviar esos 8 niveles que no
requiera el envo de 8 nmeros (decimales).
Esta otra forma consiste en emplear la codificacin
binaria que puede realizarse con comparadores de
nivel
i ld
de ttensin:
i
18-01-2012
Pgina
35
Suponiendo que la seal

a transmitir vara entre 0
y 7 V, sin preferencia por
ningn intervalo de
t
tensin
i y, adems,
d no
cambia apreciablemente
en un intervalo .
18-01-2012
Pgina
33
(MS 1-3)
1 3)
Por lo tanto, se requiere enviar 3 bits para cada
muestra tomada. Si la seal fuera discretizada (o
cuantificada) en 16 niveles se necesitaran 4 bits para
cada muestra tomada, y as siguiendo.
Si se ttransmite
it lla iinformacin
f
i d
de 3 iintervalos
t
l
sucesivos, cada uno de ellos cuantizados en 8 niveles,
entonces ser necesario transmitir 9 bits.
Entonces,
Entonces el contenido de informacin depende del
nmero de bits de utilizados en la cuantizacin. Para
una seal cuantizada en T/ intervalos y n niveles
deben transmitirse:
T
Informacin
log 2 n
18-01-2012
Pgina
36
RELACIN ENTRE CAPACIDAD DE SISTEMA

Y CONTENIDO DE INFORMACIN (MS
(MS, 1
1-4)
4)

(MS, 1
1-4)
4)

(MS, 1
1-4)
4)
Vimos q
que la Capacidad
p
del Sistema es la mxima
Veamos q
que significa
g
el Contenido de Informacin de
una seal.
Un ejemplo es el caso ya visto de una tensin V
cuantificada en 8 niveles con igual probabilidad de
ocurrencia donde el Contenido de Informacin
resulta:
Intuitivamente vemos q
que el Contenido de
cantidad de informacin que puede ser transmitida por

unidad de tiempo (bits/segundo).
Ahora veremos las relaciones existentes entre la
Capacidad del Sistema y el Contenido de
Informacin
Informacin de las seales que se transmiten.

Conocida esta relacin se podr determinar la
Capacidad del Sistema requerida para transmitir una
seal con un dado Contenido de Informacin.
18-01-2012
Pgina
37
Pgina
con el nmero de combinaciones posibles de la seal a

transmitir sino tambin con su probabilidad de
ocurrencia o frecuencia relativa de ocurrencia.
La disminucin del Contenido de Informacin debido
log 2 n
a seales desigualmente probables reduce los
Otro ejemplo sera la transmisin de palabras en

ingles donde, por ejemplo, la vocal e tiene mayor
probabilidad de ocurrencia que la consonante z.
18-01-2012
Informacin de un mensaje se relaciona no solamente
requerimientos de Capacidad del Sistema para

transmitir la informacin.
38
18-01-2012
Pgina
39

(MS, 1
1-4)
4)

(MS, 1
1-4)
4)

(MS, 1
1-4)
4)
Para p
poder cuantificar el Contenido de Informacin
de un mensaje compuesto de seales con distinta
probabilidad
b bilid d d
de ocurrencia
i partimos
ti
d
de lla suposicin
i i
p
de ocurrencia.
de independencia
Aplicado al idioma castellano esta independencia
i li que lla ocurrencia
implica
i d
de una lletra
t no est
t
previa de otra letra. Por
condicionada a la ocurrencia p
ejemplo, luego de una letra q es igualmente probable
l lletra x o la
la
l lletra u o cualquier
l i otra lletra. E
Esta
suposicin, no siempre vlida, simplifica el anlisis.
Recordemos la expresin de la Frecuencia Relativa

(P) de ocurrencia de un evento:
Por ejemplo, para n niveles de seal (eventos)

igualmente probables la Frecuencia Relativa (P) de
ocurrencia cada evento es: P 1 n
La informacin que lleva la aparicin de cualquier
evento en un dado intervalo es:
18-01-2012
Pgina
40
nmero
dde veces que ell evento

t ocurre
nmero total de posibilidades
Donde el nmero total de posibilidades debe ser muy

superior
i all nmero
d
de veces que ell evento
t ocurre.
j p ,p
para calcular la p
probabilidad de q
que
Por ejemplo,
aparezca una dada letra (1 de 26 letras) en un texto, el
t t debera
texto
d b tener
t
muchas
h ms
letras
l t
que 26 ((por
j p , ms de 10.000 letras).
)
ejemplo,
18-01-2012
Pgina
41
H1 log 2 n = - log 2 P
bits/intervalo
En m intervalos de (s) hay m veces ms informacin:

H mH1 m log 2 n = - m log 2 P
bits en m intervalos
La informacin total disponible

p
en T ((s),
) con m=T/, es:
H-
log 2 P =
18-01-2012
log 2 n
bits en T segundos
Pgina
42

(MS, 1
1-4)
4)

(MS, 1
1-4)
4)

(MS, 1
1-4)
4)
Veamos ahora el caso de n niveles de seal ((eventos))

con distintas Frecuencia Relativa de ocurrencia.
Para el caso de 2 niveles (0 y 1) supongamos que el
nivel 0 tiene probabilidad p y el nivel 1 probabilidad q:
As,
s , el
e Co
Contenido
te do de Informacin
o ac de un
u mensaje
e saje
La informacin q
que lleva un mensaje
j compuesto
p
p
por 0
N dde veces que ocurre 0

N 0 total de posibilidades
N dde veces que ocurre 1

N 0 total de posibilidades
Donde p+q=1 ya que siempre habr un 0 un 1.

Por ejemplo,
ejemplo sobre 1
1.000.000
000 000 nacimientos
nacimientos, 480
480.00
00
fueron varones y 520.000 fueron mujeres. Por lo tanto
ser:
480.000
520.000
p
18-01-2012
1.000.000
=0,48
Pgina
1.000.000
=0,52
compuesto de 0 y 1 (respectivamente con probabilidad
y 1 ser la suma de los correspondientes bits de
p y q) es:
informacin.
I f
Informacin
i para ell 0 log
l 2p
I f
Informacin
i para ell 1 log
l 2q
Si p q , o sea que el 0 ocurre ms frecuentemente

logg 2 q logg 2 p indica
que el 1, entonces la expresin
q
p
Si el 0 aparece 802 veces y el 1 aparece 198 veces

veces, el
Contenido de Informacin es:
H 802 log 2 0,802 198log 2 0,198
que la ocurrencia de un 1 (el evento de menor
H 1000 0,802 log 2 0,802 0,198log 2 0,198
ocurrencia) conlleva ms informacin (porque es
H 1000 p log 2 p q log 2 q
menos frecuente).
frecuente)
43
18-01-2012
Pgina
44
18-01-2012
Pgina
45

(MS, 1
1-4)
4)
Para g
generalizar el caso de 2 niveles ((0 y 1)) se
intervalos de segundos. Hay entonces m=T/
Para m>>1/p 1/q el 0 aparecer mp
mp=(T/
(T/)p veces y
el 1 aparecer
p
mq=(T/
q ( )q veces.
La informacin contenida en un mensaje de duracin T
18-01-2012
bits en T segundos
Pgina
H
p log 2 p q log 2 q
m
C pprom
y q=1 p=1 y q=0 q

que resultan en Hprom=0.
p log 2 p q log 2q
bits segundo
A modo de comprobacin tomemos igual probabilidad

de ocurrencia para el cero y el uno (p
(p=q=0,5):
q 0 5):
H prom p log 2 p q log 2 q log 2 2 1
O bien:
46
H prom
18-01-2012
log 2 2

(MS, 1
1-4)
4)
Otra comprobacin puede hacerse para los casos p=0
bits intervalo
Un sistema de comunicaciones que transmita esa

informacin debera tener una capacidad promedio de:
probabilidad
b bilid d d
de ocurrencia
i d
de un 0 d
de un 1.
1
H m p log 2 p q log 2 q
Y la informacin promedio por cada intervalo es:

H prom
considera un tiempo de T segundos dividido en
es:

(MS, 1
1-4)
4)
Estos casos corresponden a un mensaje

completamente determinado (todos 1 todos 0), el
cual por consiguiente no contiene informacin
informacin.
bits intervalo
bits en T segundos
Pgina
47
18-01-2012
Pgina
48

(MS, 1
1-4)
4)

(MS, 1
1-4)
4)

(MS, 1
1-4)
4)
Para los mensajes compuestos de unos y ceros

siempre se cumple que q=1-p por lo que Hprom puede
expresarse en funcin de p (o de q) y que tiene el
grfico mostrado.
E t grfico
Este
fi alcanza
l
el valor mximo de 1
bit/intervalo cuando
p=q=1/2 es decir
p=q=1/2,
cuando ambas
probabilidades son
iguales.
g
Ahora analicemos el caso ms general de tener n

niveles de discretizacin o smbolos en un intervalo de
segundos. Los smbolos podran ser las letras del
alfabeto.
Tratemos de hallar una expresin para el Contenido
de Informacin de un mensaje de T segundos de
duracin (T>) y la Informacin Promedio para el
intervalo de segundos.
segundos
Si la Frecuencia o Probabilidad de Ocurrencia de
cada uno de los n smbolo (letra
(
del alfabeto)
f
) es P1,
P2,,Pn, entonces: P1 P2 Pn 1 donde 0 Pj 1
Se supone que la ocurrencia de un smbolo es

independiente de la ocurrencia previa de otro smbolo.
El nivel o smbolo j contiene log
log2Pj bits de informa
informacin en cualquier intervalo.
E m intervalos
En
i t
l j aparecer,
en promedio,
di mP
Pj veces.
Sumando la contribucin de cada smbolo en los m
intervalos se obtiene la siguiente expresin para la
n
Informacin:
18-01-2012
Pgina
49
18-01-2012
Pgina
50

(MS, 1
1-4)
4)

(MS, 1
1-4)
4)
El Promedio de Informacin para cada intervalo de

smbolo () de un mensaje con n smbolos de
probabilidades P1 a Pn es:
Se p
puede verificar la expresin
p
de la Informacin
contenida en un mensaje de T segundos para el caso
de mensajes que contienen n smbolos de igual
probabilidad, o sea P1= P2= = Pn=1/n, para el cual
resulta:
l
H prom Pj log 2 Pj
bits/intervalo
j1
Con intervalos de segundos,

g
, la velocidad de
transmisin de informacin es 1/ de smbolos por
segundo.
d L
La Capacidad
C
id d necesaria
i para que ell sistema
i t
transmita esta informacin es:
C prom
18-01-2012
H m log 2 n
Tambin se puede verificar para el mismo caso la

expresin de la Informacin Promedio en cada
intervalo de segundos:
P log P
j 1
Pgina
H prom
bits/s
52
18-01-2012
H
log 2 n
m
bits/intervalo
Pgina
53
H -m Pj log 2 Pj
j1
H-
P log P
j 1
18-01-2012
Pgina
bits en T segundos
51
TEMA 8
8:
Captulo Dos: RESPUESTA

RESPUESTA EN FRECUENCIA
DE LOS SISTEMAS LINEALES
T
Transmisin
i i de
d la
l Informacin,
I f
i Modulacin
M d l i y
Ruido.. Mischa Schwartz. McGraw
Ruido
McGraw-Hill.
Hill.
18-01-2012
Pgina
RTA. EN FRECUENCIA SISTEMAS LINEALES.

CONCEPTOS GENERALES (MS
(MS, 2-0)

(MS, 2-0)
En las redes existen elementos que almacenan
Para ver la importancia de estas relaciones frecuenciatiempo

i
se puede
d citar
i algunos
l
ejemplos:
j
l
energa (L y C) y, por lo tanto, no pueden variar

instantneamente sus corrientes (L) o tensiones (C)
(C).
Estas limitaciones introducen limitaciones en las
respuestas temporales (transitorias) de las redes las
cuales
l estn
t relacionadas
l i
d di
directamente
t
t con llas
p
en frecuencia de dichas redes.
respuestas
Repasaremos las relaciones existentes entre el
comportamiento en frecuencia y el comportamiento en
el tiempo
tiempo.
18-01-2012
Pgina
Las estaciones radiodifusoras operan en frecuencias de la

banda 500 - 1300 kHz, usan AM y estn espaciadas 10 kHz.
Las estaciones de TV abiertas operan
p
en 2 bandas de
frecuencia (canales 2 a 7, y canales 8 a 13), usan FM y estn
p
entre s 6 MHz.
espaciadas
Para permitir un uso eficiente del espectro de

frecuencia ambas transmisiones,
transmisiones radio y TV
TV, utilizan
anchos de banda muy estrechos (10 kHz y 6 MHz) lo
que introduce limitaciones a la velocidad de
transmisin de informacin.
informacin
18-01-2012
Pgina

(MS, 2-0)

(MS, 2-0)

(MS, 2-0)
Repasemos las funciones senoidales con diferentes

f
frecuencias
i (armnicas
(
i
1 a n):
)
A medida que n aumenta, consecuentemente aumenta

l mxima
la
i
velocidad
l id d d
de variacin
i i con ell tiempo.
i
p
Este hecho se observa en la derivada temporal:
Ahora veamos una seal senoidal con su amplitud

modulada
d l d por otra seall senoidal:
id l
f t a1se
sen 0 t ;;a 2sen
se 2
0 t ;......;
;......;a n se
sen n
0 t ;
Las anteriores seales

senoidales p
pueden ser
representadas en un
diagrama que muestra
la amplitud en funcin
de la frecuencia, o sea
el espectro amplitudes
La figura muestra
las 2 primeras
p
sinusoides:
fundamental (n=1) y
segunda armnica
(n=2).
18-01-2012
Pgina
18-01-2012
df t
n0 a n sen n0 t
dt
f t A 1 cos m t cos 0 t
m 0
Fundamental
Normalmente, la frecuencia de la portadora es mucho

mayor que la frecuencia de la moduladora o modulante.
Pgina
18-01-2012
Pgina

(MS, 2-0)

SERIE DE FOURIER (MS,
(MS 2-1)

(MS 2-1)
La anterior onda de amplitud modulada puede

expresarse como la
l suma d
de 3 ondas
d senoidales:
id l
Los casos anteriores trataban sobre ondas senoidales

que, como tales,
l
no llllevan iinformacin
f
i (l
(las ondas
d que
llevan informacin varan constantemente en forma
impredecible).
Sin embargo,
embargo cualquier onda que exista durante un
determinado intervalo de tiempo puede ser
descompuesta en una suma de ondas senoidales
(Serie de Fourier).
Esta serie de Fourier representa a la onda en el
i t
intervalo
l d
de titiempo especificado,
ifi d y repite
it
peridicamente la misma onda en intervalos sucesivos.
Una funcin peridica de periodo T puede ser

expresada como una Serie de Fourier:
f t A 1 cos m t cos 0 t
A
Acos 0 t cos 0 - m t cos 0 m t
2
La anterior expresin indica la presencia de la portadora

de amplitud A y dos bandas laterales de amplitud A/2
A/2.
Las bandas laterales
aumentan el apartamiento
respecto
p
de la p
portadora
cuando aumenta la
frecuencia modulante.
18-01-2012
Pgina
18-01-2012
Pgina
f t A 0 A n cos n t Bn sen n t
con n = n
n=1
f t
a0 2
a n cos n t b n sen n t
T T n=1
2
T
Los coeficientes de la Serie de Fourier se obtienen

con:
+T 2
an
-T 2
bn
+T 2
-T 2
18-01-2012
f t cos n t dt
n=0,1,2,3...
f t sen n t dt
n=1,2,3...
Pgina
RTA. EN FRECUENCIA. SISTEMAS LINEALES.

(MS 2-1)
Otra forma de expresar la Serie de Fourier es:
f t
a0 2
a 2n b 2n cos n t n
T T n=1
con n tan -1
-b n
an
La forma exponencial compleja de la Serie de Fourier:

1
f t c n e jn t
T nn=-
con c n a b e
2
n
j n t
f te

(MS 2-1)
La funcin peridica
compuesta por una serie
infinita de pulsos de ancho
y amplitud Am tiene la
siguiente Serie de Fourier:
La grfica de la funcin sen x/x es:
T 2
2
n

(MS 2-1)
- jn t
dt
T 2
cn
j nt
A m e- j
dt
A m - j
e j nt
jn
Am
2
e jn - e- jn 2A m

sen n
jn
n
2
Esta expresin puede reescribirse como:

Los coeficientes complejos cn proporcionan el espectro
completo de frecuencia (negativas y positivas):
18-01-2012
Pgina
10
c n A m
sen (
( n 2)
sen x
A m
n 2
x
18-01-2012
Pgina
con x
Esta funcin sen x/x tiende a cero cuando x tiende a

infinito y tiene sus mximos/mnimos donde los tiene
infinito,
el sen X ,excepto en el origen donde sen x/x es
mxima y sen x es cero
cero.
n
2
11
18-01-2012
Pgina
12

(MS 2-1)

(MS 2-1)

(MS 2-1)
Para el caso analizado la funcin sen x/x es la

envolvente del diagrama de los coeficientes cn, pero
la funcin toma valores discretos como se muestra en
la figura
f
para un caso donde <<T
T (pulsos
(
angostos):
)
Las componentes del espectro de frecuencia se

separan entre s a medida que disminuye el periodo
T (ms pulsos por segundo), mostrando que
variaciones
i i
ms
rpidas
id en ell titiempo se corresponden
d
con componentes de frecuencia ms altas.
Las componentes de frecuencia se aproximan entre s

a medida
did que aumenta
t ell periodo
i d T,
T dando
d d un
espectro que tiende a ser continuo con componentes
muy prximas entre s, y concentrando la mayor parte
de la energa en la bajas frecuencias.
18-01-2012
Pgina
13
18-01-2012
Pgina
14
18-01-2012
Pgina
15

(MS 2-1)

(MS 2-1)

(MS 2-1)
Tambin se observa que a medida que disminuye el

ancho
h d
dell pulso
l ell contenido
t id espectral
t l se extiende
ti d
y
y los lbulos son ms
hacia las frecuencias mayores
anchos. El primer cruce por cero, en n=2/, se
d
desplaza
l
h
hacia
i ffrecuencias
i mayores.
Si <<T (pulsos
(
muy angostos) la
mayor parte de la
energa estar en
el intervalo:
0<n<2/
Para espectros que decrecen cuando la frecuencia

aumenta (prcticamente
( i
todas
d llas seales
l tienen
i
este
p
), el p
primer cruce por
p cero de la
comportamiento),
envolvente del espectro se define como el ancho de
banda (por similitud con la teora de redes).
redes)
Para el caso del
tren de pulsos el
ancho de banda
(B) es:
B 1/ (Hz)
B=1/
(H )
Un caso especial de un tren de pulsos rectangulares

es cuando el ancho de los pulsos () tiende a cero y la
p
((Am) tiende a infinito,, generando
g
un tren de
amplitud
impulsos).
El rea de
los impulsos
mostrados
t d
es unitaria
(Am=1)
pero puede
tener otro
valor
valor.
18-01-2012
Pgina
16
B=2/ ((Rad/s))
18-01-2012
Pgina
17
18-01-2012
Pgina
18

INTEGRAL DE FOURIER (MS,
(MS 2-2)

INTEGRAL DE FOURIER (MS,
(MS 2-2)

INTEGRAL DE FOURIER
FOURIER. EJEMPLOS (MS,
(MS 2-2)
Las funciones peridicas son representables por

Serie de Fourier.
informacin
Pero las funciones peridicas no llevan informacin.
Una mejor aproximacin de las seales que se
transmiten en los sistemas de comunicaciones son las
funciones no peridicas (y mejor an
an, las funciones
aleatorias).
Para analizar la correspondencia tiempo-frecuencia en
las funciones no peridicas se utiliza la integral de
Fourier.
Los pares transformado para Serie e Integral de Fourier

son:
1
2 n
c n e j t
con n
Funciones p
peridicas f t T n=T
n=
(Serie de Fourier)
T 2
Espectro
p
discreto
c
f t e- j t dt
Un ejemplo interesante para comparar funciones

peridicas
idi
y no peridicas
idi
y sus respectivos
ti
espectros
t
son las funciones tren de pulsos y nico pulso:
18-01-2012
Pgina
19
c n V
T 2
Funciones no
peridicas
idi
(Integral de Fourier)
E
Espectro
t continuo
ti
18-01-2012
f t
F()
donde n
1
F(())e jt dt
2 -
2 n
T
F() Lim c n V
1
j
j( )
f ( t )e- jt
d F() e- j()t
2 -
Pgina
sen(n 2)
n 2
20
sen(( 2)
2
Si se achica el ancho del pulso

se ensancha el lbulo principal
18-01-2012
Pgina
21

INTEGRAL DE FOURIER
(MS 2-2)

INTEGRAL DE FOURIER
(MS 2-2)

INTEGRAL DE FOURIER
(MS 2-2)
Otro ejemplo de seal no peridica es el pulso

triangular de amplitud V y ancho de la base 2:

cosenoidal de amplitud V y ancho de la base :
Otro ejemplo de seal no peridica es el pulso coseno

descentrado de amplitud V y ancho de la base 2:
sen( 2)
F() V
f(t) Vcos
si t
V
t
1 cos si t
2

sen( )
F() V
2
1-
f(t)
2 V cos(( 2)
F()
1- ( )2
Este pulso triangular tiene la misma amplitud y rea

que el pulso rectangular recin visto
visto. Sin embargo el
espectro est ms concentrado alrededor del origen,
y decrece con el cuadrado de la frecuencia debido a
que tiene transiciones ms suaves
suaves que el pulso
pulso.
18-01-2012
Pgina
22
Este pulso es continuo en el tiempo. El espectro

decrece con el cubo de la frecuencia debido a que la
derivada primera es continua en t. Aunque el ancho del
pulso es 2 se toma como ancho real, y se toma
B=1/
B
1/ como ancho
ancho de banda
banda .
Este pulso es continuo en el tiempo y su derivada

primera
i
es di
discontinua.
ti
El espectro
t d
decrece con ell
que tiene
cuadrado de la frecuencia debido a q
transiciones ms suaves que el pulso. Se toma el
primer cruce por cero como ancho
ancho de banda
banda .
18-01-2012
Pgina
23
18-01-2012
Pgina
24

INTEGRAL DE FOURIER
(MS 2-2)

INTEGRAL DE FOURIER
(MS 2-2)

INTEGRAL FOURIER
FOURIER. PROPIEDADES (MS
(MS, 2-2)

gaussiano:
i
Otro ejemplo de seal no peridica es el pulso sen x/x,

d d se aprecia
donde
i lla d
dualidad
lid d tiempo-frecuencia:
i
f
i
Cambio de escala:
sii f(t) F() entonces f( t ) F( )
Componente de CC igual a rea de f(t):
2
2
f(t) Ve-t 2
F(() V 2 e
f(t) V
- 22 2
Un posible ancho del pulso es 2 y un posible ancho

ancho
de banda es B=1/2. El pulso gaussiano es el que
tiene variaciones ms suaves de todos los analizados
porque
p
q todas sus derivadas son continuas. No est
limitado ni en tiempo ni en frecuencia, por eso el
ancho en tiempo y en frecuencia son arbitrarios
arbitrarios .
ancho
18-01-2012
Pgina
25
sen(( t T)
( t T)
F(0)
f(t) dt
F() VT si T
Siendo el ancho de banda B=/T se puede definir

como ancho
ancho de pulso
pulso el espacio entre 2 cruces por
cero , donde =2T.
En este caso, el espectro en frecuencia est limitado
mientras que la seal temporal no est limitada
limitada.
18-01-2012
Pgina
26
f(t) funcin par/impar:

si f(t) par F() F()
si f(t) impar F() F()
Derivada n-sima de f(t):
si f(t) F() entonces
18-01-2012
Pgina
d n f(t)
( j)n F()
dt n
27

INTEGRAL FOURIER
(MS, 2-2)

INTEGRAL FOURIER
(MS, 2
2-2)
2)

SISTEMAS ESTACIONARIOS LINEALES (MS,
(MS 2-3)
2 3)
Desplazamiento en el tiempo:
Ejemplo de espectros de amplitud (par) y fase (impar):

1
F() e j()
f(t)=e- t F()
Trataremos con sistemas estacionario lineales que

tienen las siguientes propiedades:
si f(t) F() entonces f(t-t 0 ) e
-jt 0
F()
Desplazamiento en la frecuencia:
si f(t) F() entonces f(t)e
jt 0
con F(())
F( - 0 )
Ejemplo, seal modulada en amplitud:

f(t) cos (0 t) f(t)
1
2
() tan 1
1) Principio de Estacionaridad: Las relaciones entre

l entrada
la
t d y lla salida
lid son iinvariantes
i t en ell titiempo.
F( 0 ) F( 0 )
e j0 t e- j0 t
2
2
2) Principio de Superposicin: La respuesta a una

suma de excitaciones es igual a la suma de las
respuestas a esas mismas excitaciones aplicadas
en forma separada.
F() es una funcin compleja donde, excepto para

algunas seales (p.e. exp. compleja), la amplitud y la
fase son funciones par e impar respectivamente.
respectivamente
18-01-2012
Pgina
28
18-01-2012
Pgina
29
18-01-2012
Pgina
30

(MS 2-3)
2 3)

(MS 2-3)
2 3)

(MS 2-3)
2 3)
2) Principio de Superposicin (cont.): Si una entrada

f1(t) da una salida g1(t) y otra entrada f2(t) da una
salida g2(t),
(t) entonces la entrada af1(t)+bf2(t),
(t) con a y
b constantes reales, producir la salida:
g(t)= ag1(t)+bg2(t).
2) Principio de Superposicin (cont.): Si expresamos

la anterior relacin entrada-salida en el dominio de la
El conocimiento de H(() ((transferencia)) p

permite
determinar el efecto que tiene el sistema (lineal) sobre
l seales
las
l que se aplican
li
en su entrada.
t d
Particularmente,, el ancho de banda del sistema lineal
tiene un rol significativo.
frecuencia resulta G()=H()F() donde H() es la

transferencia de la red lineal, y g(t) y f(t) se obtienen
aplicando la transformada de Fourier a G() y F() .
Utilizando los espectros de amplitud y fase de H()

(transferencia) se puede determinar las distorsiones
que introduce la red, o especificar los filtros necesarios
para obtener determinadas formas de onda.
18-01-2012
Pgina
31
18-01-2012
Pgina
32
18-01-2012
Pgina
33

(MS 2-3)
2 3)

(MS 2-3)
2 3)

(MS 2-3)
2 3)
Un ejemplo
j p simple
p de H(() ((transferencia)) es un filtro
pasabajos que tiene un Ancho de Banda Bs (Hz)
Para este ejemplo la transferencia es:
Si aplicamos
p
a H(() una seal pulsante
p
F(() con un
ancho de banda tal que B>Bs, BBs y B<Bs, se tendr:
P
Para
B B hay
B>Bs
h mucha
h di
distorsin,
t i llas caracterstica
t ti d
de
p
y la salida q
queda
la seal de entrada desaparecen
conformada por el ancho de banda Bs.
2Bs (rad/s), y cuyo espectro es similar al que tiene

una seal exponencial (e-t) ya visto:
18-01-2012
Pgina
34
H() 1 1 j 0
H() 1
1 0
Si se toma como ancho de banda el punto de 3 dB

(0.707) de cada respecto de la mxima amplitud, el
ancho de banda es 2Bs=0 (rad/s) Bs=0/ 2 (Hz).
18-01-2012
Pgina
35
18-01-2012
Pgina
36

(MS 2-3)
2 3)
Si aplicamos
p
a H(() una seal pulsante
p
F(() con un
ancho de banda tal que B>Bs, BBs y B<Bs, se tendr:
Q ell caso BBs
Que
B B es mejor
j que ell caso B>Bs,
B B aunque
todava el sistema distorsiona la seal de salida.
18-01-2012
Pgina
37

RTA REDES IDEALIZADAS (MS
RTA.
(MS, 2
2-4)
4)
A este filtro pasabajos ideal le aplicamos un pulso
rectangular centrado en t=0, de amplitud V y ancho , y
y transformada de Fourier es F(()):
cuya
F() V
sen 2
2

(MS 2-3)
2 3)
Si aplicamos a H() una seal pulsante F() con un

ancho
h d
de b
banda
d ttall que B
B>Bs,
B B
BBs
B y B<Bs,
B B se tendr:
t d
prcticamente igual
g
a la
Si B<Bs la seal de salida es p
seal de entrada. Esto indica que cuanto menor es el
ancho de banda de la seal (B) respecto de aquel del
sistema (Bs) menor ser la distorsin de la seal.
18-01-2012
Pgina
38

RTA.
(MS, 2
2-4)
4)
Siendo la transformada de Fourier de la salida G():
G()) H())F())
sen 2
- jt
si - 2Bs 2Bs
Ae
V
G()
2
en caso contrario
0
Con
C lla ttransformada
f
d iinversa d
de F
Fourier
i se obtiene
bti
g(t):
(t)
1
1
jjt
jjt
g(t)
G()e d
H()F()e d
2
2
g(t)
2 B
sen 2 j t-t
AV
d
2 e
2 2 B
s
18-01-2012
Pgina
40
18-01-2012
Pgina
41

RTA.
(MS, 2
2-4)
4)
Analicemos en forma cuantitativa un filtro pasabajos
id l caracterizado
ideal
i d por ell mdulo
d l A() y la
l ffase ()
de su transferencia H(()):
A()e j() Ae- jt

La grfica del mdulo A() y la fase () de H() es:
H() H() e
j()
18-01-2012
Pgina
39

RTA.
(MS, 2
2-4)
4)
Operando con el exponencial del integrando se obtiene:
2 B
B
sen 2 j t-t
AV
g(t)
e
d
2 2 BB
2
s
g(t
(t)
sen 2
AV
j
(t
(t - t 0 ) d
2 cos (t(t - t 0 ) jsen
2 2 B
2 Bs
Donde hay integrandos par e impar con lmites

simtricos positivo y negativo,
negativo lo que anula la integral
impar, mientras que la integral par se le puede cambiar
el lmite inferior a 0 si se duplica el resultado:
18-01-2012g(t)
AV
2 Bs
sen 2
cos (t - t 0 )d
Pgina
2
42

RTA.
(MS, 2
2-4)
4)

RTA.
(MS, 2
2-4)
4)

RTA.
(MS, 2
2-4)
4)
Operando con el integrando se obtiene:
Las grficas de las funciones SI(x) y senx/x son:
Volvamos al caso analizado de un pulso rectangular
AV
g(t)
2 Bs
sen t t 0 2 sen t t 0 2
d
2
2
aplicado a un filtro pasabajos ideal cuya transferencia

en el dominio del tiempo es SI(x).
Si al argumento de cada seno se lo denomina x:

g(t
( )
AV
2 Bs ( t t 0
2)
sen x
x
AV
2 Bs ( t t 0
2)
Analizaremos 3 casos:
sen x
x
1
5
1
Caso 2) Bs
5
Caso 3) Bs
Caso 1) Bs
La integral de senx/x no puede ser evaluada en forma

cerrada.
ce
ada Denominando
e o
a do a es
esta
a integral
eg a S
SI resulta:
esu a
AV
SI 2Bs t t 0 2 SI 2Bs t t 0 2
18-01-2012
Pgina
43
g(t)
18-01-2012
Pgina
44
18-01-2012
o sea que Bs
o sea que Bs
Pgina
45

RTA.
(MS, 2
2-4)
4)
La figura superior muestra el pulso aplicado y la figura

inferior muestra superpuestas las 3 respuestas (para
B>Bs BBs y B<Bs) en las cuales se observa un
B>Bs,
retardo t0.
Este un retardo
t0
t0 es igual a la

RTA.
(MS, 2
2-4)
4)
1) Bs<<1/: Cuando el ancho de banda del filtro es
mucho menor que la inversa del ancho del pulso, la
salida es mas ancha
ancha que la entrada, y el mximo
alcanzado es pequeo frente a la amplitud del pulso.
L salida
La
lid est
t muy di
distorsionada
t i
d y no se parece a lla
entrada.

RTA.
(MS, 2
2-4)
4)
2) Bs1/: La salida se parece un poco a un pulso de
ancho pero no tiene forma rectangular, ms bien
parece un tringulo.
tringulo
El tiempo de crecimiento de la salida (rise time) es
aproximadamente igual a la mitad del ancho del
p
pulso.
pendiente de la
fase de la
transferencia del
filtro pasabajos.
pasabajos
18-01-2012
Pgina
46

RTA.
(MS, 2
2-4)
4)
3) Bs>>1/: La salida es parecida a un pulso rectangular
de ancho .
Sin embargo an tiene varias diferencias respecto del
pulso rectangular que veremos a continuacin.
18-01-2012
Pgina
49

RTA.
(MS, 2
2-4)
4)
3) Bs>>1/: En definitiva, si solo se requiere discriminar
la presencia del pulso, va su ancho por ejemplo como
es el caso de un radar, entonces la salida obtenida es
apropiada.
En cambio
cambio, si se
requiere reproducir
con fidelidad el
pulso rectangular
de entrada habr
que aumentar el
ancho de banda
del filtro
filtro.
18-01-2012
Pgina
52
18-01-2012
Pgina
47

RTA.
(MS, 2
2-4)
4)
3) Bs>>1/: El pulso de salida tiene un tiempo de
Pgina
50

RTA.
(MS, 2
2-4)
4)
Cualquiera sea la relacin entre Bs y 1/ (Bs>>1/,
Bs1/ Bs<<1/) las correspondientes salidas son
simtricas. Esto es consecuencia directa de la caracterstica plana en amplitud y lineal en fase del filtro
El retraso t0 en la
salida es producido
por la
l caracterstica
t ti
de fase lineal del
filtro. La fase lineal
puede aprox. por
adicin de redes
correctoras de fase
fase.
18-01-2012
Pgina
Pgina
48

RTA.
(MS, 2
2-4)
4)
3) Bs>>1/: Si en cambio el tiempo de subida se mide
d d 0h
desde
hasta
t AV sobre
b lla ttangente
t d
dell punto
t 0
0.5
5 AV
AV,
entonces vale: Tsubida=0.5/Bs. Asimismo,, tanto en el
techo como en la base la salida tiene una ondulacin
superpuesta.
superpuesta
Ms an, en la
b
base
lla oscilacin
il i
aparece ANTES
que el pulso
p
, lo cual
aparezca,
no resulta posible
fsicamente
fsicamente.
crecimiento finito (no es nulo como en el pulso

g
)q
que es inversamente p
proporcional
p
al
rectangular)
ancho de banda del filtro.
Si este tiempo se
mide desde que la
salida toma el valor
0 hasta su primer
mximo (1.09 AV),
entonces
t
vale:
l
Tsubida=0.8/Bs
18-01-2012
18-01-2012
53
18-01-2012
Pgina
51

EFECTO DE LA FASE (MS,
(MS 2
2-5)
5)
Por simplicidad, en anterior ejemplo del filtro se supuso
una respuesta plana en amplitud y lineal en fase.
Los sistemas lineales reales introducen distorsin en la
seal por tener ancho de banda finito y fase no lineal.
Si bien las respuestas de amplitud y fase no son
independientes entre s, a los efectos de simplificar el
anlisis se pueden considerar por separado
separado, y luego
superponer sus efectos.
E ell ejemplo
En
j
l anterior,
t i filt
filtro pasabajos
b j id
ideall con
amplitud constante y fase lineal, el efecto de la
limitacin del ancho de banda produce una distorsin
pulso transmitido.
del p
18-01-2012
Pgina
54

(MS 2
2-5)
5)

(MS 2
2-5)
5)
La onda de salida resulta simtrica alrededor de un

tiempo de retraso t0.
La simetra de la distorsin es consecuencia directa de
l caracterstica
la
t ti de
d fase
f
lineal
li
ld
dell filt
filtro pasabajos
b j id
ideal.
l
La figura muestra:
(a) el pulso aplicado;
((b)) la salida del p
pasabajos
j
ideal, amp. cte. y fase
);
lineal ((distorsin simtrica);
(c) la salida de un pasabajos de amplitud constante y
fase no lineal (distorsin
asimtrica)
asimtrica).
La propiedad de simetra de la salida debida a la fase

lineal del filtro se demuestra a continuacin.
Si se tiene una red ideal cuya
y Trasferencia,, H(),
( ), tiene
amplitud arbitraria, A(), y fase lineal:
18-01-2012
Pgina
55

(MS 2
2-5)
5)
1) Si f(t) es par, o sea que F()=F(-) es una funcin
real, entonces:
H A e-jt0
Esta red tendr una
na salida g(t) cuando
c ando se le aplica una
na
seal de entrada f(t):
G H F
Si la seal de entrada f(t) es par resulta F() real y par,

y si f(t) es impar resulta F() imaginaria e impar:
18-01-2012
Pgina
56

(MS 2
2-5)
5)
2) Si f(t) es impar, o sea que F()=-F(-) es una
funcin imaginaria, entonces:
A F cos t - t 0
par
A F sen t - t 0
A F cos t - t 0
i
impar
impar
A F sen t - t 0
par
Por lo que resulta:
gt
Por lo que resulta:
1
A F cos t - t 0 dd
0
gt
O sea que g(t) tiene simetra impar alrededor de t=t0.
O sea que g(t) tiene simetra par alrededor de t=t0.

18-01-2012
Pgina
58

IMPULSO Y RESPUESTA AL IMPULSO (MS
(MS, 2-6)
2 6)
Ya ha sido visto en TCII como un impulso puede
aproximarse por un pulso cuyo ancho tiende a cero y
su amplitud a infinito
infinito.
Si se recuerda que para un funcin r(t) resulta:
18-01-2012
t r t dt r 0
59
La respuesta R() al impulso de un sistema cuya

transferencia es T() resulta ser:
R D T T
Entonces, en el dominio de la frecuencia la respuesta
al impulso R() de un sistema lineal es igual a su
propia transferencia T().
Y que la transformada de Fourier de un impulso
unitario es:
-jt
te
Pgina

(MS, 2-6)
2 6)
j
A F sen t - t 0 d
0
dt 1
O sea que el impulso unitario tiene un espectro de

frecuencia continuo y plano.
plano
18-01-2012
Pgina

(MS 2
2-5)
5)
La salida g(
g(t)) tiene la siguiente
g
expresin
p
g
genrica:
1
A e-jt0 F e jtd
2
1
A F cos t - t 0 jsen t - t 0 d
2
gt
Donde A() siempre es par por ser la magnitud de

H().
p otra parte,
p
, H()
( ) ser p
par si f(t)
( ) es p
par,, o H()
( )
Y,, por
ser impar si f(t) es impar, o H() tendr partes par e
impar si f(t) tiene partes par e impar.
impar
18-01-2012
Pgina

(MS 2
2-5)
5)
La figura muestra:
(a) El escaln unitario f(t)
f(t), aplicado a una red de fase
lineal;
(b) Las
L componentes
t par e impar
i
d
dell escaln
l aplicado.
li d
((c)) La salida de la red
lineal g(t), simtrica
alrededor de t0 donde
g(t)=0.5.
La red de fase lineal es
ideal, pero se puede
aproximar con redes
correctoras de fase (filtros
pasatodo)
pasatodo).
18-01-2012
Pgina
18-01-2012
Pgina
62
60

(MS, 2-6)
2 6)
As, si se aplica un impulso a un sistema lineal se
excitan todas las frecuencias en forma simultnea.
El sistema lineal selecciona las frecuencias de salida
de acuerdo a su caracterstica de transferencia T().
Por ello, en el dominio de la frecuencia la respuesta al
impulso de un sistema lineal es igual a su propia
( )
transferencia T().
Si R() es la respuesta al impulso D() del sistema
con transferencia
t
f
i T(),
T( ) entonces:
t
R D T T
61
57
18-01-2012
Pgina
r t
1
jt
T e d
2
63

RESPUESTA AL IMPULSO
IMPULSO. CONVOLUCIN (MS
(MS, 2
2-6)
6)
Usando la respuesta al impulso r(t) y su transformada
de Fourier R()=T() es fcil demostrar que la
respuesta R() en el dominio de la frecuencia de un
circuito lineal es el producto de las transformadas de
F i de
Fourier
d lla respuesta
t all iimpulso
l R()=T()
( ) T( ) y d
de lla
excitacin aplicada
p
E():
( )
r t

(MS, 2
2-6)
6)
R R E T E
E e t
18-01-2012
-jt
r e t - d e dt
Pgina
La convolucin puede escribirse como:
r t r t *e t
64

(MS, 2
2-6)
6)
Para la operacin de convolucin existe simetra entre
ambos dominios, tiempo y frecuencia. O sea que:
r t f1 t f2 t
1
F1 *F2
2
Esto es, a un producto de funciones en el dominio

tiempo le corresponde una convolucin en el dominio
( ) ahora implica:
p
frecuencia,, donde el asterisco (*)
R
18-01-2012
1
1
F1 F2 x dx
x F2 dx
F1 2
2
Pgina
67

(MS, 2
2-6)
6)
La funcin impulso puede tambin ser utilizada para
representar seales peridicas.
De esta forma,
forma tanto a las seales aperidicas como a
las peridicas se les puede aplicar la Transformada de
F i
Fourier.
A tal fin, conviene recordar la Trasformada de Fourier
de un impulso y el teorema del desplazamiento o
retardo:
t 1
Pgina
R R E T E
18-01-2012
Pgina
65

(MS, 2
2-6)
6)
La convolucin en el dominio frecuencia es muy til.
Por ejemplo, cuando se tiene un dispositivo cuya
salida
lid es ell cuadrado
d d d
de lla entrada:
t d
gt f 2 t
El espectro
t d
de lla salida
lid resulta
lt ser la
l convolucin
l i d
dell
espectro
p
de la seal de entrada consigo
g misma.
O sea:
Pgina
68
RTA. EN FRECUENCIA. SISTEMAS LINEALES

IMPULSO SEALES PERIDICAS (MS,
IMPULSO.
(MS 2-6)
2 6)
Tambin conviene recordar la simetra de las
transformadas en frecuencia y en el tiempo.
Entonces si se tiene:
Entonces,
f t
1
1
F e jt d e j0t
2
2
Resultan los siguientes pares de transformadas:
e j0t 2 0
e- j0t 2 0
70
18-01-2012
Pgina
66

(MS, 2
2-6)
6)
Siguiendo con el caso del dispositivo con transferencia
cuadrtica en el dominio Tiempo:
Si la entrada tiene un espectro rectangular con
ancho B y amplitud V;
La
L salida
lid tendr
t d un espectro
t ttriangular
i
l con ancho
h
2B y amplitud
p
mxima 2BV2.
Pgina
18-01-2012
Pgina
69

IMPULSO.
(MS 2-6)
2 6)
Ahora se pueden determinar las transformadas de
funciones senoidales en el dominio Tiempo:
F - 0
Ser:
18-01-2012
1
1
F F - x dx
d F **F
2
2
18-01-2012
t - t 0 e- jt0
18-01-2012
R r t
R T r t
r e t - d
Aplicando transformada de Fourier:
La figura
g
muestra la
convolucin de f(t) y
h(t) para los
l casos:
a)) <Bs
b) =Bs
c)) >Bs
Intercambiando el orden de las integraciones y

utilizando el teorema del retardo en el tiempo se
obtiene:
bti
Donde:

(MS, 2
2-6)
6)
71
sen 0 t
e j0t e j0t
2j
jj 0 0
cos 0 t
e jj0t e jj0t
2
0 0
Cualquier otra seal peridica se puede descomponer

en sumas de senos y cosenos.Tanto el mdulo como
la fase de las transformadas de Fourier de un seno o
18-01-2012
Pgina
72
de un coseno:

IMPULSO.
(MS 2-6)
2 6)

IMPULSO.
(MS 2-6)
2 6)
La amplitud y la fase de las transformadas de Fourier

del seno o coseno son funciones impulsos, ver Figura.
Cualquier otra seal peridica se puede descomponer

en sumas de senos y cosenos. Por ejemplo, un tren de
pulsos rectangulares
p
g
de ancho y periodo
p
T:
sen 0 t
e j0t e j0t
2j
j
j 0 0

IMPULSO.
(MS 2-6)
2 6)
Las amplitudes
p
del espectro
p
del tren de p
pulsos
rectangulares son:
Cuya transformada de Fourier es:
22A
Am sen n 2
F
n
T n 2
18-01-2012
Pgina
73

IMPULSO.
(MS 2-6)
2 6)
Si el tren de pulsos se transformara en un tren de
impulsos se obtendra una simetra total, ya que el tren
d iimpulsos
de
l
en ell d
dominio
i i Ti
Tiempo se ttransforma
f
en
un tren de impulsos en el dominio Frecuencia:
f t t nT
T
2
n
T
Por sencillez, en el ejemplo los impulsos son de rea

unitaria:
it i Am 1
18-01-2012
Pgina
76
18-01-2012
Pgina
2n
2
con n
T
74
2Am sen n 2
n
T n 2
18-01-2012
Pgina
con n
2n
T
75
SISTEMAS DE COMUNICACIONES DIGITALES

INTRODUCCIN (MS,
(MS 3-1)
TEMA 9
9a:
Analizaremos algunos
g
sistemas de transmisin
PARTE 1
digitales debido a su impacto tecnolgico y a su uso

masivo en sistemas elctricos en distintas aplicaciones
(protecciones supervisin y control
(protecciones,
control, comunicaciones
comunicaciones,
etc.).
Captulo Tres: SISTEMAS DE

COMUNICACIONES DIGITALES
Ruido. Mischa Schwartz. McGraw-Hill.
18-01-2012
Pgina
Tambin resulta ms fcil desarrollar conceptos de

transmisin de la informacin a partir del anlisis de
sistemas de transmisin digital.
18-01-2012
Pgina

INTRODUCCIN (MS
(MS, 3-1)
El usos extendido de los sistemas de transmisin
di it l se d
digital
debe
b a muchas
h causas, entre
t ellas:
ll
1) La relativa simplicidad de diseo de estos sistemas.
2) La disponibilidad de una gran diversidad de circuitos
integrados que pueden usarse para su construccin.
3) El continuo desarrollo de nuevas tcnicas aplicables a
este tipo de transmisin.
transmisin
4) El uso extendido de computadoras para el manejo de
datos.
g
q
que admiten
5)) La versatilidad de las seales digitales
diversos tipos de codificaciones que permiten
minimizar los efectos del ruido y de las interferencias
interferencias.
18-01-2012
Pgina

INTRODUCCIN (MS,
(MS 3-1)

MUESTREO DE NYQUIST (MS,
(MS 3-2)

(MS 3-2)
Si bien muchas de las seales son digitales en su
El primer paso para convertir una seal analgica f(t) a

digital es tomar muestras con una velocidad de fC
muestras por segundo.
segundo
Este muestreo se realiza en forma electrnica, pero en
el ejemplo se utiliza un interruptor mecnico que gira a
una velocidad igual a fC veces por segundo
segundo.
El interruptor se cierra cada T=1/fC segundos y queda

cerrado durante segundos, siendo <<T.
La salida del interruptor fS(t) es una versin
muestreada de f(t).
T se denomina
d
i iintervalo
t
l d
de
muestro y fC se denomina
frecuencia de muestreo.
Correctamente realizado el
muestreo, la seal fS(t)
contiene toda la informacin
de la seal original
g
f(t).
()
origen, otras tantas seales son analgicas y requieren

ser transformadas en digitales para su transmisin.
Estas seales analgicas requieren primero ser
muestreadas peridicamente y luego cuantificadas, o
sea convertidas a amplitudes discretas. A este proceso
se lo
l d
denomina
i conversin
i analgica
l i a digital
di it l (A/D).
(A/D)
Primero veremos el p
proceso de muestreo de estas
seales analgicas.
18-01-2012
Pgina
18-01-2012
Pgina
18-01-2012
Pgina

(MS 3-2)

(MS 3-2)

(MS 3-2)
Suponemos que la seal f(t) es de banda limitada, es

decir que no contiene frecuencia superiores a B Hertz.
En general
general, las seales reales no tienen un corte
abrupto en frecuencia, pero normalmente el espectro
de amplitudes decae mas o menos rpidamente para
frecuencias fuera del ancho de banda.
banda
En algunos caso se utilizan
filtros pasa bajos para
asegurar que el ancho de
banda quede limitado.
Con la seal f(t) limitada a una banda de B Hertz es

posible demostrar que la seal muestreada fS(t)
contiene la misma informacin que f(t) siempre y
cuando la velocidad de muestreo cumpla con fC2B.
La frecuencia 2B se denomina Velocidad de Muestreo
de Nyquist,
Nyquist siendo su inversa el Intervalo de Muestreo
La seal muestreada fS(t) puede expresarse como una

f
funcin
i d
de lla seal
l original
i i l f(t) y de
d lla seal
ld
de
conmutacin S(t): fS t f t S t
Reemplazando a S(t) por su Serie de Fourier:
18-01-2012
Pgina
Para realizar la demostracin usaremos la seal de

conmutacin
t i S(t) que se
g
muestra en la figura.
18-01-2012
Pgina
sen nd
fS t df t 1
cos 2nf C t ; d= ciclo de trabajo
n
d
T
n 1
En la anterior expresin podemos aplicar el teorema

del desplazamiento en frecuencia:
si f t F() entonces:
f t cos nC t FC ()
18-01-2012
1
1
F( - nC ) F( nC )
2
2
Pgina

(MS 3-2)

(MS 3-2)

(MS 3-2)
Entonces, la transformada de Fourier de la seal

muestreada fS(t) es:
Esta forma del espectro de amplitud de la seal
El efecto del muestreo de f(t) es desplazar su espectro

centrndolo sobre cada una de las armnicas de la
FS dF d
sen nd
F - nC
nd
n -
n 0
; C
2
T
FS() es una suma de

d trminos
i
d
de lla misma
i
fforma que
p
de la frecuencia de
F(() centrados en mltiplos
muestreo y cuya amplitud decrece con la funcin
sen(x)/x.
sen(x)/x
18-01-2012
Pgina
10

(MS 3-2)
El espectro de la seal muestreada tambin puede ser
obtenido
b id aplicando
li
d ell Teorema
T
de
d Convolucin,
C
l i ya
que un p
q
producto de funciones en el tiempo
p se
corresponde con la Integral de Convolucin en el
dominio de la frecuencia
frecuencia. O sea:
fS (t) f(t)S(t) FS
1
1
F *S
F S x dx
2
2 -
S() es una serie infinita de impulsos espaciados C

cuya amplitud vara como sen x/x:
S 2 d
18-01-2012
n -
sen nd
- nC
nd
Pgina
; C
2
T
13
muestreada es similar al espectro de la modulacin de

amplitud de una frecuencia portadora (mltiple porque
p n veces),
), cos nCt,, modulada p
por f(t)
( ) ((seal
se repite
muestreada), con la particularidad que la amplitud de
las bandas laterales disminuyen con el senx/x.
18-01-2012
Pgina
11
Integral de Convolucin, y teniendo en cuenta que:
F ' -x dx F '
-
x
Se obtiene la misma expresin

p
anteriormente hallada
para el espectro de la seal muestreada:
n -
n 0
18-01-2012
sen nd
F - nC
nd
Pgina
; C
Otra forma de visualizar el muestreo es observando

que el producto de una seal peridica S(t) por otra no
peridica f(t) produjo el cambio desde un espectro de
lneas discretas de S(t) hacia el espectro continuo de
f(t) que se repite alrededor de cada lnea discreta del
espectro de S(T).
18-01-2012

(MS 3-2)
Reemplazando la expresin obtenida para S() en la
FS dF d
frecuencia de muestreo nC.
Pgina
12

(MS 3-2)
Viendo el espectro de amplitudes hallado para la seal
muestreada fS(t) se observa que es posible recuperar
sin distorsin la seal f(t) original.
Para recuperar f(t) basta pasar la seal muestreada
fS(t) por un filtro pasabajos con corte abrupto y cuyo
ancho de banda sea superior a B e inferior a fC-B.
2
T
14
18-01-2012
Pgina
15

(MS 3-2)

(MS 3-2)

MUESTREO ANLISIS ADICIONAL (MS,
MUESTREO.
(MS 3-2)
Los sistemas que transmiten seales muestreadas, del

ti fS(t),
tipo
(t) se denominan
d
i
Si t
Sistemas
de
d Modulacin
M d l i de
d
Pulsos o de Datos Muestreados.
Si se diminuye la frecuencia fC comienzan a acercarse
entre s fC y todas sus armnicas,, mezclndose entre
s todas las componentes espectrales, por ejemplo la
componente F(-C) centrada en C se mezclar con
la componente no desplazada F().
Se denomina Aliasing a esta superposicin o

interferencia de los espectros centrados en
armnicas de la frecuencias de muestreo.
La Frecuencia de Muestreo (fC) por debajo de la cual
se produce
d
Ali i
Aliasing,
o Frecuencia
F
i de
d Nyquist
N
i t ya
vista, es (TEOREMA DEL MUESTREO):
Generalmente se utiliza una Frecuencia de Muestreo

(fC) superior a la Frecuencia de Nyquist (2B) para
disminuir los requerimientos del filtro pasabajos que se
aplica a la seal muestreada para recupera la seal
original.
i i l
Si se muestrea con fC<2B se pierde informacin como
se observa en la seal submuestreada de la figura:
18-01-2012
Pgina
16
f C B B f C 2B
18-01-2012
Pgina
17
18-01-2012
Pgina
18

MUESTREO.
(MS 3-2)
El Teorema del Muestreo establece que: Cualquiera
2B muestras independientes por segundo caracteriza
una seal con ancho de banda B.

MUESTREO.
(MS 3-2)

MUESTREO.
(MS 3-2)
Se puede demostrar el Teorema del Muestreo
Dado que la seal f(t) tiene su ancho de banda limitado

a B, entonces n tiene un valor mximo dado por:
aplicando Serie de Fourier a una seal f(t) de perodo

T y con banda limitada a B (por lo que la Serie de
T
n =
Fourier tiene un nmero finito de trminos):
El trmino c0 representa la componente de continua yy,

por lo tanto, no contiene informacin (Informacin
i li variaciones
implica
i i
en ell titiempo d
de lla seal).
l)
Entonces, hay 2BT coeficientes independientes en la
Serie de Fourier (sumando los distintos cn y n, o los
distintos an y bn), y cualesquiera
q
2BT muestras
independientes son suficiente para especificar f(t) en el
intervalo T
T, que es el Teorema del Muestreo.
Muestreo
El Teorema
eo e a del
de Muestreo
uest eo tambin
a b puede e
expresarse
p esa se
como: Cualesquiera 2BT trozos (independientes) de
informacin son suficientes para especificar una seal
en un intervalo T
T.
c
2 BT
f t 0 c n cos n t n
T
T n 1
f t
18-01-2012
Pgina
19
18-01-2012
c0 2 BT
a n sen n t n bn cos n t n
T T n 1
con n =
2n
;
T
c n a 2n b 2n ;
Pgina
n tg -1
2n
=2B siendo n=BT
T
bn
an
20
18-01-2012
Pgina
21

MUESTREO.
(MS 3-2)

MUESTREO.
(MS 3-2)

MUESTREO.
(MS 3-2)
Se puede vincular el Teorema de Muestreo con la ya

vista Capacidad de un Canal (C).
Se conoce como Ley de Hartley al hecho de que la

I f
Informacin
i transmitida
i id es proporcional
i
l a BT.
BT
y de Hartley
y y el Teorema del Muestreo de
La Ley
Nyquist son esencialmente la misma cosa ya que una
seal de banda limitada puede ser vista como una
seal que ha sido transmitida por sistema de banda
limitada.
Segn Hartley la informacin contenida por esa seal
es BT, que es el mismo resultado segn el Teorema
d l Muestreo
del
M
d N
de
Nyquist
i ((sii se considera
id
que =1/2B
1/2B
g de 1/B p
para la Capacidad
p
de Informacin).
)
en lugar
En efecto, si el Contenido de Informacin (H) de un

mensaje de duracin T dividido en subintervalos es:
C=Blog 2 n (bits/s)
con B=Ancho de Banda del canal
En T
T segundos ser transmitida la siguiente Cantidad
de Informacin (H):
H BTlog
l 2 n (bits)
(bit )
A menos de los posibles efectos del ruido, consideraconsidera

dos por el trmino log2n, la Informacin transmitida es
proporcional al producto del Ancho de Banda del
canal por el Tiempo de Transmisin (T
(T).
).
18-01-2012
Pgina
22
18-01-2012
Pgina
23
H=
log 2 n (bits/s)
Y se requiere
i
lla siguiente
i i t Capacidad
C
id d del
d l Canal
C
l (C):
(C)
C=
H 1
1
= log 2 n (bits/s) C= (bits/s) para simbolos binarios
El Ancho de Banda del canal para transmitir pulsos de

ancho debe ser 1/2 B 1/. Adoptando C=2B, en
un tiempo
ti
T se transmite
t
it la
l siguiente
i i t Informacin:
I f
i
H=2BT
H
2BT
18-01-2012
Ley de Hartley
(bits/s)
Pgina
24

DEMODULACIN SEAL MUESTR
MUESTR(MS,
(MS 3-2)

MUESTR(MS,
(MS 3-2)

MUESTR(MS,
(MS 3-2)
Si 2BT muestras determinan completamente una

seall f(t)
f( ) de
d A
Ancho
h d
de B
Banda
d B en ell iintervalo
l T,
T
posible recuperar
p
la seal original
g
a
entonces debe ser p
partir de dichas muestras.
A este proceso se lo denomina Demodulacin.
Demodulacin
Siendo la seal muestreada fS(t):
La figura de arriba muestra el filtro pasabajos ideal

( t abrupto)
(corte
b t )d
de Ancho
A h d
de B
Banda
d B que se requiere
i
si la seal f(t) fue muestreada con la velocidad de
Nyquist (fC=2B).
La figura de abajo
muestra el filtro
pasabajos real (corte
mas suave) que se
requiere si la seal es
muestreada con
velocidad mayor a la de
Nyquist (fC>2B).
>2B)
Como demostracin del proceso de Demodulacin se
sen nd
2nt
fS t df t 1 2
cos
nd
T
n 1
; d=
La forma ms fcil y directa de recuperar f(t) es pasar

fS(t) por un filtro pasabajos de Ancho de Banda B.
18-01-2012
Pgina
25
18-01-2012
Pgina
26
ver que para recuperar la informacin de f(t) resulta

suficiente
fi i t muestrear
t
a la
l velocidad
l id d d
de N
Nyquist
i t (fC=2B),
2B)
y luego
g recuperar
p
la seal con un filtro p
pasabajos
j ideal.
Para ello, a una seal f(t) de Ancho de Banda B se le
aplica la Transformada de Fourier F().
F
f(t)e-jt dt
F 0 si 2B
18-01-2012
Pgina
27

MUESTR(MS,
(MS 3-2)
Luego, se supone que F() es peridica con un
periodo
i d 4B como muestra
t la
l figura:
fi

MUESTR(MS,
(MS 3-2)
Pero como F() es la Transformada de Fourier de f(t),
resulta:
1
f t
2
1
jt
- F e d 2
+2B
F e
-2B
jt
En p
particular, en el tiempo
p t= -n/2B resulta:
F() puede desarrollarse en una Serie de Fourier de
periodo 4B para ser usada en el intervalo 2B:
1 n=+
1 n=+
j 2n 4B
cn e
cn e jn 2B
4B n=-
4 B n=-
F 0
Siendo cn
18-01-2012
2B
2B
F e
-jn 2B
Pgina
2B
2B
28

MUESTR(MS,
(MS 3-2)
Falta demostrar: Como se reconstruye la seal f(t)
a partir de muestras tomadas peridicamente.
Para ello,
ello reemplazamos en la integral de Fourier que
determina f(t)
( ) la expansin
p
en serie de Fourier de F(()):
f t
1
2
+2B
1
2
F e jt d
-2B
+2B
1 n=+ jn 2B jt
cn e
e d

-2B 4 B n=-
Intercambiando
I t
bi d ell orden
d entre
t lla iintegral
t
l y lla sumatoria
t i
f t
n=+
cn
+2B
j(t+
e
n=- 2 4 B -2B
2B
n 2B)
18-01-2012
n=+
c n sen2 B(t
( n 2B))
2B(t
( n 2B))
n=- 2
Pgina
31

MUESTR(MS,
(MS 3-2)
Dado que f(t) se supone
constante dentro
d
d
de un
intervalo y cero fuera
del intervalo, la muestra
i di id l f(n/2B)
individual
f( /2B) tiene
ti
lla
siguiente Transformada
de Fourier (o espectro de
frecuencia):
+
Fn
+2B
F e
-2B
-jn 2B
cn
2
Esto indica que si se tienen valores de f(t) en varios

intervalos de muestreo (por ejemplo t=-3/2B;-2/2B;
-1/2B;0;1/2B, etc.), se pueden calcular los respectivos
coeficientes de Fourier cn.
18-01-2012
Pgina
29

MUESTR(MS,
(MS 3-2)
Pero Cn/2=f(-n/2B) segn se ha visto. Por lo tanto:
n=+
-n sen2 B(t n 2B) n=+ n sen2 B(t n 2B)

f t f
f
n=- 2B 2 B(t n 2B)

n=- 2B 2 B(t n 2B)
Dado que la suma incluye todos los valores positivos y

negativos
ti
d
de n.
que se toma cada muestra
La anterior ecuacin indica q
de f(t), se la multiplica por un factor sen x/x centrado
en el tiempo en que se toma la muestra
muestra, y se suman
los trminos resultantes.
Es decir, se hace exactamente la misma operacin
que hace un filtro pasabajos con frecuencia de corte B.
18-01-2012
Pgina
32

MUESTR(MS,
(MS 3-2)
La amplitud f(n/2B) es el
Y conociendo los coeficientes de Fourier cn puede

hallarse F(). Y finalmente, conociendo F() se
conoce f(t) para todo
t d t.
t
g
, el conocimiento de f(t)
( ) en intervalos
Por consiguiente,
de muestreo separados por 1/2B segundos es
entonces
t
suficiente
fi i t para determinar
d t
i
f(t) para todo
t d t.
t
primera p
parte del p
problema de
Esto demuestra la p
muestrear: Una seal f(t) puede ser reproducida
completamente
l
a partir
i de
d muestras tomadas
d
peridicamente..
peridicamente
18-01-2012
Si tiende a cero la
Vamos a demostrar que

q
la anterior operacin es
i
igual
l a lla h
hecha
h por un
pasabajos
j con
filtro p
frecuencia de corte B.
Para ello, se supone que f(t) est limitada a B hertz, y
se muestrea cada T=1/2B segundos con un ancho de
muestra <<1/2B para que f(t) sea aproximadamente
constante durante el tiempo de toma de muestra .
18-01-2012
34
Supongamos que este impulso es ingresado a un

pasabajos
b j id
ideall d
de ancho
h B y fase
f
nula.
l
p
p
por comodidad. Recordar q
que
La fase nula se supone
la fase lineal con pendiente - retrasa la seal de
salida un tiempo igual al valor de la pendiente -.
18-01-2012
Pgina
33

MUESTR(MS,
(MS 3-2)
La respuesta
p
de este filtro p
pasabajos
j ideal a un
2KB
un impulso
p
de igual
g
rea.
Pgina
30

MUESTR(MS,
(MS 3-2)
muestra se transforma en
n -jn 2B
f t e-jt dt f
e
2B
Pgina
impulso K(t-t0) es:
rea de la muestra.
Que es la expresin de la Transformada de Fourier de

un impulso de amplitud f(n/2B) aplicado en tt=n/2B
n/2B.
18-01-2012
n 1
f
2B 2

MUESTR(MS,
(MS 3-2)
Pgina
35
sen2B t-t 0
2B t-t 0
Y la respuesta gn(t) de este filtro ideal a la muestra

individual f(n/2B)
(
) aplicada
p
en t=n/2B es:
n sen2B tt- n 2B
g n (t) 2Bf
2B 2B t- n 2B
18-01-2012
Pgina
36

MUESTR(MS,
(MS 3-2)

MUESTR(MS,
(MS 3-2)

MUESTR(MS,
(MS 3-2)
El mismo resultado se obtiene con la Transformada de

Fourier hallando la respuesta a la entrada f(n/2B) de
un filtro pasabajos ideal con amplitud unitaria y fase
nula:
Se observa que gn(t) tiene la forma de senx/x y su

valor
l mximo
i
ocurre en t=n/2B
/2B (recordar
(
d que se h
ha
p
un filtro p
pasabajos
j con desfasaje
j nulo),
), y q
que
supuesto
tiene valores nulos para otros n (otras muestras):
El valor mximo de gn(t) en t=n/2B coincide, a menos

d una constante,
de
t t con ell valor
l mximo
i
d
de f(t) para ell
mismo tiempo.
La siguiente muestra (que ocurre 1/2B segundos
p
, o sea en t=(n+1)/2B,
(
)
, produce
p
una salida
despus,
similar a la anterior pero retardada un tiempo t=1/2B, y
con amplitud proporcional a ff=(n+1)/2B
(n+1)/2B, y as
siguiendo.
gn t
n sen22 B t- n 2B
g n t 2Bf
2B 2B t- n 2B
1 2B
n 2B j t-n 2B
Fn e jt d f
d
e
2 -2B
2B 2 -2B
Integrando se obtiene el mismo resultado que antes:

n sen2 B t- n 2B
g n t 2Bf
2B 2B t- n 2B
18-01-2012
Pgina
37
18-01-2012
Pgina
38
18-01-2012
Pgina
39

MUESTR(MS,
(MS 3-2)

MUESTR(MS,
(MS 3-2)

MUESTR(MS,
(MS 3-2)
El valor mximo de cada trmino (muestra) senx/x se

produce en el correspondiente tiempo de toma de la
muestra, tiempo para el cual los otros trminos
(muestras) son nulas.
El valor
l mximo
i
d
de cada
d t
trmino
i ((muestra)
t ) senx/x
/ es
proporcional
p
p
al valor de la muestra correspondiente.
p
Debido a que se ha usado un filtro pasabajos lineal, la

salida total es la suma de las salidas individuales
(principio de superposicin). O sea que:
O sea que la salida g(t), a menos una constante, es
gt
n
g t 2B f
n
n 2B
n
sen2 B t- n 2B
2B f t
2B t- n 2B
idntica a f(t) para todo tiempo (y no solamente en los

instantes de muestreo): g t 2B f t
Si el filtro pasabajos ideal en lugar de fase constante
hubiera tenido de fase lineal, la salida g(t) hubiera
estado
t d retrasada
t
d respecto
t de
d la
l entrada
t d f(t).
f(t)
()p
puede ser obtenida a p
partir de sus
La seal f(t)
muestras. Para ello, se ingresan las muestras de f(t)
en un filtro pasabajos ideal (ancho de banda B y fase
lineal) La salida de este filtro es la seal f(t) retardada.
lineal).
retardada
18-01-2012
Pgina
40
18-01-2012
Pgina
41
18-01-2012
Pgina
42

MUESTR(MS,
(MS 3-2)

MUESTR(MS,
(MS 3-2)

MUESTR(MS,
(MS 3-2)
El factor de proporcionalidad entre salida y entrada del
Entonces, la mayor parte de la energa de la muestra
Para un filtro pasabajos ideal de ancho de banda B y
filtro pasabajos ideal es 2B, ya que: g t 2B f t
de la seal cae fuera del espectro del filtro.
Este factor de proporcionalidad da cuenta de la

relacin entre Ancho de Banda (B) del filtro pasabajos
y Ancho del Pulso de Muestreo ().
Hemos
H
supuesto
t que <<1/2B
1/2B y siendo
i d ell A
Ancho
h d
de
Banda efectivo del Pulso proporcional a 1/ resulta el
ancho espectral del pulso mucho mayor que el ancho
del filtro 2B, porque hemos supuesto que el espectro
del pulso es constante en todo el ancho del filtro
filtro.
18-01-2012
Pgina
43
amplitud unitaria se obtiene la salida g(t)=df(t), donde
Si ell ancho
h d
de lla muestra
t es tan
t pequeo
que su
ell ciclo
i l d
de trabajo
b j d
dell pulso
l resulta
l d=
d /T=2B
/T 2B con
espectro es casi constante, la amplitud de la salida del

filtro se reduce por la relacin entre anchos de bandas
(del pulso y del filtro) 2B.
T=1/2B que resulta concordante con: g t 2B f t

T=1/2B,
El filtro pasabajos usado es ideal pero en la prctica se
puede obtener la aproximacin que se desee.
Las
L consideraciones
id
i
d
de lla operacin
i d
dell filt
filtro h
hechas
h
O sea que la
l salida
lid g(t)
(t) de
d llos filt
filtros pasabajos
b j reales
l
sobre los espectros en el dominio de la frecuencia
pueden reconstruir tan aproximadamente como se
tienen su correlato en el dominio del tiempo.
requiera a la entrada f(t) a partir de sus muestras.
18-01-2012
Pgina
44
18-01-2012
Pgina
45
SISTEMAS COMUNICACIONES DIGITALES. MULTICANALIZACIN SEALES EN TIEMPO (MS

(MS, 3-3)
Los datos analgicos con ancho de banda limitado se
TEMA 9b
9b:
PARTE 2
Captulo Tres: SISTEMAS DE

COMUNICACIONES DIGITALES
18-01-2012
Pgina

(MS, 3-3)
Entonces, es posible transmitir otras seales en los
huecos temporales que deja una seal muestreada.
La transmisin simultnea de seales provenientes de
distintas fuentes de informacin intercalando
t
temporalmente
l
t las
l muestras
t
de
d cada
d ffuente
t se
por divisin de tiempo,
p ,
denomina multicanalizacin p
o simplemente multicanalizacin en el tiempo.
18-01-2012
Pgina

(MS, 3-3)
La figura muestra la multicanalizacin en el tiempo
d 10 seales
de
l d
de voz ((previamente
i
di
digitalizadas)
i li d ) c/uno
/
por lo q
que
limitado a B=3.2 kHz muestreados a 8 kHz p
los sucesivos pulsos estn espaciados 12.5 s.
El filt
filtro entre
t fs(t) y fo(t) se usa para ensanchar
h llos
pulsos, si es necesario, y podra estar en la recepcin.
pueden muestrear, transmitir y demodular con un filtro

pasabajos.
pasabajos
El sistema que transmite estos datos muestreados se
denomina Sistema de Modulacin por Amplitud de
P l
Pulsos
(PAM) .
p
Este sistema PAM consiste en una secuencia peridica
Pgina
cada T segundos, con <<T.

Como se ve en la figura
figura,
resulta muy evidente que
la mayor parte del tiempo
no se est
t ttransmitiendo
iti d
informacin.
de pulsos (portadora) cuya amplitud se modula (o

varia) con la informacin transmitida (modulante o
moduladora)
moduladora).
18-01-2012

(MS, 3-3)
Los datos muestreados fS(t) son: fS t f t S(t)
La funcin de conmutacin S(t) es la portadora (pulsos
sin modular) y f(t) es la seal moduladora.
El proceso de muestreo genera una muestra de ancho
18-01-2012
Pgina

(MS, 3-3)
Principalmente, la multicanalizacin en el tiempo se

(MS, 3-3)
Si las seales a multicanalizar en el tiempo tienen
usa para transmitir seales digitales. Por eso, las

seales analgicas son previamente convertidas a
digitales (Conversin A/D o codificacin).
En general, si N seales en el tiempo de similar ancho
d b
de
banda
d se multicanalizan
lti
li
en ell tiempo,
ti
ell ancho
h d
de
q
p
para la transmisin ser N veces
banda requerido
distintos anchos de banda:

o bien se toman proporcionalmente ms cantidad
de muestras de las seales con mayor ancho de
banda,
o bien
bi se agrupan llas seales
l analgicas
l i
con
menor ancho de banda utilizando tcnicas
mayor que el ancho de banda requerido para la

transmisin de una de las seales (esta aseveracin es
una aproximacin).
aproximacin)
conocidas como multicanalizacin por divisin

de frecuencia o simplemente multicanalizacin
de frecuencia.
frecuencia
18-01-2012
Pgina

(MS, 3-3)
El receptor debe estar sincronizado con el transmisor
(l muestra 1 d
(la
dell canall 1 d
debe
b ser id
identificada
ifi d como
) Hayy varias tcnica: 1)) Pulsos especiales
p
de
tal).
marcacin; 2) Seales senoidales de frecuencia y fase
conocidas embebidas;
embebidas ; 3) Promediacin de los pulsos
durante intervalos largos predefinidos; 4) Etc.
18-01-2012
Pgina

CONVERSIN A/D.
A/D APLICACIN A PCM (MS
(MS, 3-4)
Es muy frecuente la transmisin de seales analgicas
muestreadas y digitalizadas.
Las seales digitales resultantes pueden codificarse
de distintas formas
formas.
Los sistemas que transmiten seales digitalizadas y
codificadas se denominan sistemas de modulacin
por codificacin
difi
i de
d pulsos
l
(PCM)
(PCM).
Los sistemas digitales
g
binarios son la clase ms
comn de sistemas PCM.
18-01-2012
Pgina
18-01-2012
Pgina
18-01-2012
Pgina

CONVERSIN A/D.
(MS, 3-4)

CONVERSIN A/D.
(MS, 3-4)

CONVERSIN A/D.
(MS, 3-4)
Las ventajas de los sistemas PCM binarios son:
El proceso de digitalizacin de una seal analgica se

denomina proceso de cuantizacin, y la seal
resultante se denomina seal cuantizada.
El proceso de cuantizacin produce una prdida de
i f
informacin
i iirreparable,
bl ya que no es posible
ibl recuperar
g
ap
partir de la seal cuantizada.
la seal original
El error de cuantizacin se disminuye aumentando la
cantidad de niveles o pasos de cuantizacin.
cuantizacin
A su vez, el aumento de la cantidad de niveles de
cuantizacin queda restringido por el ruido propio del
sistema de transmisin.
transmisin
El ruido propio del sistema de transmisin impide que
1) Las seales pueden regenerarse peridicamente durante la

transmisin ya que la informacin no se encuentra en la
transmisin,
amplitud variable de los pulsos, sino en smbolos discretos.
2) Se pueden utilizar la amplia gama disponible de circuitos
digitales
g
durante la totalidad del p
proceso de transmisin.
3) Las seales se pueden procesar digitalmente segn
convenga.
convenga
4) Los efectos del ruido y la interferencia pueden ser
minimizados mediante el uso de cdigos u otras tcnicas
(redundancia paridad
(redundancia,
paridad, etc
etc.))
18-01-2012
Pgina
10
18-01-2012
Pgina
11
el demodulador o detector pueda detectar cambios en

la seal que tengan magnitud similar al ruido.
ruido
Adems, el receptor de la informacin, por ejemplo el
odo humano en el caso de transmisin de msica,
tambin tiene limitaciones para detectar cambios muy
m
pequeos
p
q
de la seal.
Esta limitacin propia del receptor de la informacin es
la que hace posible que el proceso de cuantizacin
sea aplicable.
18-01-2012
Pgina
12

CONVERSIN A/D.
(MS, 3-4)

CONVERSIN A/D.
(MS, 3-4)

CONVERSIN A/D.
(MS, 3-4)
La seal cuantizada se
obtiene
bi
muestreando
d
primero y cuantizando
p
despus, o realizando
ambas operaciones juntas
En el ejemplo la variacin
total de amplitud (A0=7 V)
se divide en niveles de
igual amplitud (a=1V),
d d 8 niveles
dando
i l ((A0/a)+1)
/ )+1)
que incluyen el nivel 0 V.
Los niveles antes definidos eran uniformes (1 V).

Para
P
mejorar
j
ell comportamiento
t i t d
dell sistema
i t
ffrente
t all
y cantidad de niveles para
p
los
ruido se utilizan mayor
valores ms bajos de la seal (tcnica de compresin).
La cuantizacin introduce errores ya que la seal
recuperada (demodulada) difiere de la seal original.
Este efecto es como si se hubiera incorporado un ruido
adicional al sistema
sistema.
Este ruido de cuantizacin disminuye si se aumenta
la cantidad de niveles de cuantizacin.
Para transmitir voz son suficiente entre 8 y 16 niveles
niveles.
Un sistema que transmite las muestras de la seal

como pulso de altura variable (equivalente a infinitos
por
niveles de cuantizacin)) se denomina modulacin p
amplitud de pulsos (PAM).
La
L posibilidad
ibilid d d
de di
distintos
ti t titipos d
de codificacin
difi
i en
permite una mayor
y flexibilidad en la
sistemas PCM p
transmisin que los sistemas PAM.
Por ejemplo,
ejemplo la seal cuantizada en n=128=27 niveles
puede ser codificada en un grupo de sucesivos de 7
pulsos binarios (0 1) a los cuales se le agregan bits
de arranque,
arranque parada y paridad
paridad, como se ha visto
visto.
18-01-2012
Pgina
S
Seg
13
18-01-2012
Pgina
14
18-01-2012
Pgina
15
Seg

CONVERSIN A/D.
(MS, 3-4)

CONVERSIN A/D.
(MS, 3-4)
La codificacin binaria de niveles de amplitud admite

varias formas, por ejemplo el cdigo Gray y el cdigo
Binario convencional,, como muestra la tabla.
El cdigo binario puede
cambiar
bi uno o ms
d
dgitos
it
para nmeros decimales
p
consecutivos, por ejemplo
de 7 a 8 cambia 4 dgitos
dgitos.
Para nmeros decimales
consecutivos el cdigo
Gray cambia un solo dgito
Si bi son los dgitos del cdigo Binario y gi los dgitos

d l cdigo
del
di
Gray,
G
l conversin
la
i d
de cdigo
di
Binario
Bi
i a
g Gray
y y viceversa es:
cdigo
18-01-2012
Pgina
16
b1 g1
g1 b1
b k g k b k-1
g k b k b k-1
Pgina
Todos los dgitos

g
binarios de una muestra cuantizada
deben ser transmitido en el intervalo de muestreo
originalmente previsto para dicha muestra cuantizada.
Sea el cdigo
g Binario o sea el cdigo
g Gray,
y el
nmero de dgitos binarios depende del nmero de
niveles de cuantizacin.
cuantizacin
Por ejemplo, para PCM de 8 niveles se requiere 3
dgitos binarios y para PCM de 256 niveles se requiere
8 dgitos binarios.
18-01-2012

CONVERSIN A/D.
(MS, 3-4)
17
Entonces, el ancho temporal de los pulsos binarios es

menor y, consecuentemente, el ancho de banda crece
proporcionalmente con el nmero de pulsos binarios
necesarios.
necesarios
18-01-2012
Pgina
18

CONVERSIN A/D. APLICACIN A PCM (MS, 3
3-4)
4)
La figura muestra un ejemplo de
codificacin binaria que usa 3
dgitos binarios (8 niveles de
cuantificacin, 0 a 7) para
codificar
difi
3 muestras
t
d
de amplitud
lit d
7, 6 y 5 respectivamente.
Consecuentemente, el Ancho de
Banda se incrementa 3 veces
veces.
Si fuera una multicanalizacin
en el tiempo, las 3 muestras
seran de 3 seales diferentes.
18-01-2012
Pgina
a)El
) bit=1 se representa
p
con la
presencia de un pulso, y el
bit=0 con la ausencia del
pulso.
b)El bit=1 se representa con
un pulso positivo
positivo, y el bit=0
con un pulso negativo.
19
Si m
m=1
1 (M
(M=n
nm) se obtiene n
n=M
M, entonces las muestras
no estarn codificadas pero si cuantizadas (PAM).
Para
P
igual
i
l cantidad
tid d d
de niveles
i l d
de cuantificacin
tifi
i M,
M sii
se aumenta
au e a e
el nmero
e o de niveles
e es n usado pa
para
a los
os
pulsos codificados (cdigo binario, ternario,
cuaternario, etc.) disminuye el valor necesario de m,
como as tambin disminuye el ancho de banda
requerido
q
p
para la transmisin.
Pgina
22
18-01-2012
Pgina

CONVERSIN A/D.
(MS, 3-4)
La codificacin binaria es una de las posibilidades de
codificaciones
difi
i
d
de un sistema
i
PCM
PCM.
general,, cualquier
q
seal p
puede codificarse en un
En g
grupo de m pulsos cada uno de los cuales tiene n
posibles niveles de amplitud.
amplitud
Los m pulsos deben ser transmitidos en el intervalo de
tiempo previsto para una muestra.
Como la informacin transportada por los m pulsos es
equivalente a los M niveles de cuantificacin de la
seal,
l entonces
t
ell nmero
d
de combinaciones
bi
i
posibles
ibl
de estos m pulsos debe ser igual a M, o sea M=nm.
Se muestran 2 tipos de
codificacin binaria:

CONVERSIN A/D.
(MS, 3-4)
18-01-2012

CONVERSIN A/D.
(MS, 3-4)
20
18-01-2012
Pgina
21

CONVERSIN A/D.
(MS, 3-4)

CONVERSIN A/D.
(MS, 3-4)
El uso posible de diversos cdigos es una de las
La figura muestra un sistema PCM de un solo canal (1
razones de la utilizacin intensiva de PCM en sistemas

de transmisin
transmisin, aunque la mayora usen codificacin
binaria que requiere mayor ancho de banda.
Por otra parte, la transmisin binaria tiene la mayor
i
inmunidad
id d all ruido,
id porque lla codificacin
difi
i bi
binaria
i se
presencia o no de un p
pulso,, o con la
realiza con la p
seal de entrada) con las funciones realizadas por el

t
transmisor
i
(muestreo,
(
t
cuantizacin
ti
i y codificaccin)
difi
i ) y
por el receptor
p
p ((decodificacin y filtrado).
)
Dejamos para ms adelante el anlisis de circuitos de
sincronismo, codificacin y decodificacin.
polaridad positiva o negativa del pulso. Entonces, la

nica desicin que el receptor debe tomar es
reconocer la presencia o la polaridad del pulso
pulso.
18-01-2012
Pgina
23
18-01-2012
Pgina
24

RUIDO CUANTIZACION Y
YEN
EN PCM (MS
(MS, 3-5)

YEN
EN PCM (MS
(MS, 3-5)

YEN
EN PCM (MS
(MS, 3-5)
La figura muestra el transmisor y el receptor de un

sistema PCM de 10 canales (se omiten los pulsos de
sincronismo).
sincronismo)
Se toman 8000 muestras por segundo.

C
Cada
muestra ((PAM)) multicanalizada ocupa 12.5 s, y
p 125 s.
las muestras de los 10 canales ocupan
Cada muestra (PAM) es cuantizada en 8 niveles (de 0
a 7)
7).
Cada pulso cuantizado (en 8 niveles) se convierte en 3

pulso (PCM binaria, 23=8), cada uno de 12.5/3 4.2 s.
Se trata de seales
telefnicas, siendo
el Ancho de Banda
de cada canal de:
300 Hz a 3.4 kHz.
18-01-2012
Pgina
25
18-01-2012
Pgina
26
18-01-2012
Pgina
27

YEN
EN PCM (MS
(MS, 3-5)
SISTEMAS DIGITALES. RUIDO CUANTIZACIN CON MISMO ESPACIADO (MS

(MS, 3-5)
Para la transmisin en un sistema PCM de una seal
Los anchos de banda

(MS, 3-5)
Este Ruido de Cuantizacin puede reducirse tanto
requeridos son:
continua en el tiempo se requiere cuantizar esta seal
como se quiera aumentando la cantidad de niveles de
1) Para PAM:
continua
ti
en niveles
i l di
discretos.
t
cuantizacin
ti
i para que cada
d vez sean ms
prximas
i
80 kH
kHz (1/12
(1/12.5
5 s))
La seal cuantizada no es idntica a la original

original, por lo
tanto la seal original no podr ser reconstruida
2) Para PAM cuantizada:
mayor sea el nmero de niveles de cuantizacin mayor
Esta situacin da origen en la seal reconstruida a la
3) Para PCM binaria:

240 kHz (1/12.5/3 s)
18-01-2012
Surge una situacin de compromiso porque cuando
exactamente.
80 kHz ((1/12.5 s))
Pgina
28
entre s las muestras cuantizadas.

cuantizadas
ser el nmero de bits necesarios para codificar la
aparicin de un ruido aleatorio

aleatorio, conocido como Ruido
muestra y,
y entonces,
entonces mayor ser el ancho de banda
de Cuantizacin
Cuantizacin..
requerido para su transmisin (S/N versus B).
18-01-2012
Pgina
29
18-01-2012
Pgina
30

(MS, 3-5)

(MS, 3-5)

(MS, 3-5)
Entonces, dado el tipo de informacin a transmitir se

elige
li lla menor cantidad
tid d d
de niveles
i l d
de cuantizacin
ti
i
para q
p
que sea inteligible
g
la informacin recibida.
Por ejemplo, para la transmisin de voz alcanza con
128 niveles de cuantizacin,
cuantizacin o sea PCM de 7 bits
bits.
En cambio para la transmisin de datos de telemetra
podr requerirse un nmero mucho mayor de niveles.
Resulta importante el uso de conceptos estadsticos
para caracterizar el nmero de niveles de cuantizacin
necesario. Por ejemplo, hay persona que hablan
gritando mientras que otras hablan susurrando.
susurrando
Para la voz se utilizan tcnicas de compresin previo

al cuantizado.
Por ejemplo, previo a cuantizar se aplica logaritmo a la
seal original. Esta accin comprime las seales ms
grandes,
d
utilizando
ili
d as mayor cantidad
id d d
de niveles
i l para
p q
las seales ms pequeas.
En el receptor, luego de la demodulacin la seal se
expande
d exponencialmente
i l
t (i
(inversa d
dell llogaritmo).
it )
La tcnica de compresin-expansin
p
p
p
produce una
relacin seal a ruido de cuantizacin uniforme sobre
un intervalo dinmico mucho mayor de la seal original
Para determinar el Ruido de Cuantizacin rms (root

mean square)) se usar
una mxima
i
amplitud
lit d d
de P=2V
P 2V
(con V mx. amplitud positiva/negativa), y M niveles de
cuantizacin igualmente espaciados en a=P/M Volts.
18-01-2012
Pgina
31
18-01-2012
Pgina
32

(MS, 3-5)

(MS, 3-5)
Entonces, las amplitudes cuantizadas a/2; 3a/2; .
La cuantizacin introduce un error irrecuperable dado

que la muestra de valor Aj puede deberse o bien a un
valor de la seal original en el intervalo Aja/2, o bien
a una muestra en otro intervalo con ruido adicionado.
La figura muestra esta regin de incertidumbre.
(M-1)a/2, cubren el intervalo A= (M-1)a.

Se supone que la seal no tiene componente de CC
CC.
Pgina
34
Pgina
33

(MS, 3-5)
La cuantizacin genera un error cuadrtico medio (en
Volts) cuya Esperanza estadstica (E) es:
E 2
1 a2 2
a2
d
-a
2
a
12
El valor
l promedio
di d
de este
t error es nulo,
l mientras
i t
que
el valor rms del error es: a 12 a 2 3
El ruido aditivo puede
18-01-2012
18-01-2012
tomar todos los valores
La relacin seal a ruido de cuantizacin (SNR) puede
posibles mientras que el

ruido
id de
d cuantizacin
ti
i
g
a a/2.
es igual
calcularse de 2 maneras, o bien usando la potencia
18-01-2012
mxima o bien usando la potencia promedio de la

mxima,
seal.
Pgina
35
18-01-2012
Pgina
36
SISTEMAS COMUNICACIONES DIGITALES.

SEAL PICO (MS,
(MS 3-5)
Siendo el valor mximo de la seal V=aM/2 (en Volts),
la relacin entre este valor mximo y el ruido rms (en
S0V
aM 2
3M
N 0V a 12
Volts) es:
Resultando
R
lt d lla relacin
l i d
de potencias:
t
i
S0V
N 0V S0 N 0 3M 2
2

SEAL PICO (MS,
(MS 3-5)
Aumentar M significa aumentar el nmero de pulsos
para codificar la seal cuantizada, o sea, significa
aumentar el Ancho de Banda.
Si se considera que M=nm, donde m es el nmero de
pulsos para codificar la seal muestreada y n es el
nmero de niveles de codificacin
codificacin, entonces resulta:
S0
3n 2m
N0
Que expresada en dB es:
S0
N 0 dB 4.8 2 log10 M
Se observa que la relacin seal a ruido (en veces)
Expresada en decibeles,
decibeles la relacin seal a ruido es:
S0
crece con el cuadrado del nmero de niveles ((M).

)
18-01-2012
Pgina
37

POTENCIA PROMEDIO SEAL (MS,
(MS 3-5)
Al definir la relacin Seal a Ruido (SNR) con la
Potencia promedio en vez de la Potencia mxima
los resultados obtenidos son similares.
La Potencia promedio (S0) de una seal de V voltios
cuantizada
ti d en a=2V/M
2V/M niveles
i l (i
(iguales
l entre
t s)
) es:
S0 M 2 1 a 2 12
Siendo el ruido rms N0=a2/12 resulta: S0 N 0 M 2 1

Para M>>1 el resultado obtenido para Potencia promedio es 3 veces menor que para Potencia mxima:
S0 N 0 3M 2
18-01-2012
Pgina
40
18-01-2012
N 0 dB 4.8 20m log10 n

Pgina
38

EJEMPLOS PCM Y PAM
PAM. TELEMETRA (MS,
(MS 3-6)
Un sistema PAM para uso en telemetra multicanaliza
muchos canales de datos con diferentes anchos de
banda La multicanalizacin se realiza en 2 etapas
banda.
etapas.
Primero se multicanalizan los canales con menor
velocidad de variacin (menor ancho de banda)
f
formando
d canales
l d
de d
datos
t compuestos
t que ti
tiene
y
anchos de banda.
mayores

SEAL PICO (MS,
(MS 3-5)
Para cdigo binario (n=2) resulta: S0 N 0 dB 4.8 6m
La tabla muestra la
dependencia de la
relacin Seal a Ruido
(SNR) con el nmero de
niveles de cuantizacin
(M) y el Ancho de
B d
Banda.
Por ejemplo,
j p p
para un sistema de 128 niveles ((27) la
relacin S0/N0=47 dB, pero requiere 7 veces ms de
ancho de banda porque transmite 7 pulsos/muestra
pulsos/muestra.
18-01-2012
Pgina
39

EJEMPLOS PCM Y PAM
PAM. TELEMETRA (MS,
(MS 3-6)
La tabla muestra una aplicacin de multicanalizacin
d 318 dif
de
diferentes
t canales
l d
de d
datos,
t
con anchos
h d
de
banda desde 1 Hz hasta 2 kHz.
El multicanalizador principal es de 16 canales de 2500
muestras/segundos cada uno.
uno
Luego estos canales compuestos se multicanalizan

con los canales individuales de mayor ancho de
banda formando as la seal multicanalizada principal
banda,
principal.
18-01-2012
Pgina
41
18-01-2012
Pgina
42

EJEMPLOS PCM Y PAM
PAM. TELEMETRA (MS,
(MS 3-6)

EJEMPLOS PCM Y PAM
PAM. TELEMETRA (MS,
(MS 3-6)

EJEMPLOS PCM Y PAM
PAM. TELEMETRA (MS,
(MS 3-6)
La tabla muestra los diversos canales con sus anchos

de banda, vel. de muestreo y asignacin de grupos.
Los 3 canales de mayor ancho de banda (grupo 1) son
de 5000 muestras/s, y c/u usa 2 de los 16 canales de
2500 muestras/s del multicanalizador con mitad de
muestras en c/canal.
Los 2 canales de 1kHz (grupo 1) son de 2500

muestras/s,
/ y c/u
/ usa 1 de los 16 canales de 2500
muestras/s del multicanalizador.
Los canales de los grupos 3 a 7 deben combinarse
mediante muestreo a frecuencias submltiplos base 2
de los 2500 muestras/s del multicanalizador.
La figura muestra la multicanalizacin preliminar que

toma 312,5 muestras/s,
/ que involucra a los canales 1 a
5 (B=100Hz),
(B 100Hz), y quedan libres 3 canales (6 a 8).
18-01-2012
Pgina
43
18-01-2012
Pgina
44
18-01-2012
Pgina
45

EJEMPLOS PCM Y PAM
PAM. TELEMETRA (MS,
(MS 3-6)
La figura muestra la seal multicanalizada final.
Los 3 canales de 5000 muestras/s
/ se indican como
grupos 1A (2 y 10), 1B (4 y 12) y 1C (5 y 13).
Los 2 canales de 2500 muestras/s se indican como
grupos 2A (3) y 2B (6).
18-01-2012
Pgina
46
Multicanalizador
Lado
Transmisor
18-01-2012
Pgina
49

EJEMPLOS PCM Y PAM
PAM. TELEMETRA (MS,
(MS 3-6)
grupo 3 (7).
( )
grupo 4 (8). Los 55 canales de 5 muestras/s se
indican como grupo 5 (9).
18-01-2012
Pgina

EJEMPLOS PCM Y PAM
PAM. TELEMETRA (MS,
(MS 3-6)
grupo 6 (14). Los 110 canales de 1 muestra/s se
indican como grupo 7 (15).
Se reservan 2 espacios (1 y 11) para sincronismo y un
espacio (16) para reserva.
47
18-01-2012
Pgina
48

EJEMPLOS PCM Y PAM
PAM. TELEMETRA (MS,
(MS 3-6)

EJEMPLOS PCM Y PAM.
PAM TELEFONA (MS,
(MS 3-6)
Un sistema PCM para uso en telefona (Sistema T1,

Bell System, aos 60) muestrea a 8 kHz y cuantiza
con 8 bits c/muestra.
Este sistema multicanaliza, muestrea y codifica 24
canales
l ttelefnicos
l f i
en PCM a 1.544
1 544 Mbit
Mbits/s
/ para
portadora,, o para
p
multicanalizacin
transmisin con p
posterior (p.e.: para transmisin a mayores distancias).
Originalmente,
Originalmente el Sistema T1 usaba
saba 27=128
128 niveles
ni eles de
cuantizacin para c/uno de los 24 canales telefnicos
(despus us 256 niveles para aumentar S/N y
disminuir distorsin)
distorsin).
El sistema agrupa 24 palabras PCM de 8 bits (canales

1 a 24) que son las codificaciones de las respectivas
muestras PAM tomadas a 8000 muestras/s.
Al inicio se agrega un Bit de Estructura resultando
24*8+1=193 bits transmitidos en 125 s,
s o sea que la
velocidad de transmisin es de 1.544 Mbits/s.
18-01-2012
Pgina
50
18-01-2012
Pgina
51

EJEMPLOS PCM Y PAM.
PAM TELEFONA (MS,
(MS 3-6)

EJEMPLOS PCM Y PAM.
PAM TELEFONA (MS,
(MS 3-6)

EJEMPLOS PCM Y PAM.
PAM TELEFONA (MS,
(MS 3-6)
Cada 6 estructuras, el bit 8 (bit menos significativo)

de cada canal se utiliza para sealizacin.
sealizacin
La secuencia de bits de sealizacin, 1 de cada 6
estructuras, tiene velocidad promedio de 1330 bits/s
1/(6
1/(6*125
125 s),
s) y se usa para transmitir pulsos de
discado y seales de colgado/descolgado del telfono.
Las estructuras se agrupan de a 12 para formar una
Este patrn de bits es una secuencia de 1010 que
Multiestructura de 1.5 ms.
se alterna cada siguiente estructura.
El conjunto de Bits de Estructura (uno al comienzo de

cada estructura)) conforman un patrn
p
de bits.
Otro
Ot patrn
t de
d 6 bits
bit de
d subestructura
b t t
(000111) se
utiliza p
para indicar la p
presencia de una estructura en 6
que contiene bits de sealizacin (discado, colgado y
descolgado).
18-01-2012
Pgina
52
18-01-2012
Pgina
53
18-01-2012
Pgina
54

EJEMPLOS PCM Y PAM.
PAM TELEFONA (MS,
(MS 3-6)
SISTEMAS COMUN. DIGITALES. MULTICANALIZACIN POR DIVISIN TIEMPO (MS

(MS, 3-8)

(MS, 3-8)
La palabra PCM de 8 bits de cada canal se codifica

como una seal Bipolar.
0 binarios tienen amplitud nula

O sea que los 0
(apagado), mientras que los 1 binarios alternan su
polaridad, conmutando de mxima a mnima amplitud
y viceversa, resultando nula la componente de cc.
El objetivo de la multicanalizacin es combinar seales

di i l proveniente
digitales
i
d
de di
distintas
i
ffuentes de
d d
datos, y
posiblemente con diferentes velocidades de bits,, para
p
p
introducirlas en forma combinada y secuencial en un
sistema de transmisin de alta velocidad de bits (gran
ancho de banda).
La figura muestra un diagrama conceptual de las
operaciones de multicanalizacin y demulticanalizacin
Se pueden establecer los siguientes puntos respecto

de la multicanalizacin:
1) Pueden incorporarse varios formatos de estructura
de bits. Cada estructura representa la mnima
unidad de tiempo para la cual todas las seales
multicanalizadas
lti
li d se ttransmiten
it all menos una vez.
a est
estructura
uctu a est d
dividida
d da e
en locaciones
ocac o es de ttiempo
e po
2)) La
que se asignan en forma unvoca a cada fuente de
datos. Es el procedimiento para combinar canales
de la misma o distinta velocidad de variacin de bits
bits.
18-01-2012
Pgina
55

(MS, 3-8)
3)) Deben agregarse
g g
bits de control para la estructura
y para el sincronismo.
Estos bits permiten que el sistema receptor se
sincronice con el inicio de cada estructura, con cada
espacio de la estructura, y con cada bit de cada
espacio de la estructura
estructura.
4) Deben tomarse precauciones para que el receptor
no sea sensible a pequeas variaciones de las
velocidades de transmisin de bits.
18-01-2012
Pgina
58

(MS, 3-8)
18-01-2012
Pgina
56
Pgina
61
Pgina
57

(MS, 3-8)

MULTICANALIZACIN POR DIVISIN TIEMPO
Los esquemas con estructuras fijas, como el

mostrado en la figura,
f
son ms fciles
f
de entender que
los esquemas con estructuras variables.
C1 y C2 son secuencias de bits de control, en este caso
localizadas al comienzo y al final de la estructura.
Hay cuatro (1 a 4) fuentes de datos multicanalizadas.
Una de estas fuentes (1) transmite al doble de
velocidad que las otras 3, y dispone de 2 localidades.
Supongamos que cada espacio tiene 10 bits, y que la

secuencia
i d
de control
t l C1 es de
d 3 bit
bits y C2 de
d 2 bit
bits.
a longitud
o g ud de la
a Estructura
st uctu a de la
a figura
gu a es 5
5*10+3+2
0 3
La
bits, o sea 55 bits.
Las unidades 2 a 4 transmiten a 1200 bits/s y la unidad
1 a 2400 bits/s, dando una velocidad total de variacin
de bits de 2400+4*1200 bits/s, o sea 6000 bits/s, y con
los bits de control resulta 6600 bits/s.
18-01-2012
Pgina
59

(MS, 3-8)
18-01-2012
Pgina
60

(MS, 3-8)
Otro sistema de multicanalizacin normalizado por
Usando un multicanalizador bsico ((T1)) de 24 canales

de entrada de 64 kbits/s c/u y salida de 1544 Mbits/s,
se obtiene
bti
un sistema
i t
multicanalizador
lti
li d que aumenta
t
p j
((T2,, T3 y T4)) sistema de AT&T.
en complejidad
La salida del multicanalizador T2 es de 6312 Mbits/s
con 4 entradas
t d tomadas
t
d desde
d d multicanalizadores
lti
li d
T1
T1.
La salida del multicanalizador T3 es de 44736 Mbits/s
con 7 entradas tomadas desde multicanalizadores T2.
La
L salida
lid d
dell multicanalizador
lti
li d T4 es de
d 274176 Mbit
Mbits/s
/
con 6 e
co
entradas
t adas to
tomadas
adas desde multicanalizadores
u t ca a ado es T3.
3
18-01-2012
18-01-2012
CCITT en el primer nivel tiene 30 canales de entrada

de 64 kbits, y la salida es de 2048 Mbits/s.
En el segundo nivel tiene 4 canales de entrada de
2048 Mbits/s s, y la salida es de 8448 Mbits/s.
En el tercer nivel tiene 4 canales de entrada de
8448 Mbit
Mbits/s,
/ y la
l salida
lid es d
de 34368 Mbit
Mbits/s.
/
Y en el cuarto nivel tiene 4 canales de entrada de
34368 Mbits/s, y la salida es de 139264 Mbits/s .
18-01-2012
Pgina
62
18-01-2012
Pgina
63

(MS, 3-8)
18-01-2012
Pgina
64
TCNICAS DE MODULACIN
INTRODUCCIN (MS,
(MS 4-1)
TEMA 10
10:
INTRODUCCIN (MS
(MS, 4-1)
Las seales originales, o sus versiones muestreada y
MODULACIN Y DEMODULACIN
cuantificada se denominan genricamente como

seales
l en banda
b d base.
b
Entre el transmisor y el receptor hay un medio de
transmisin (tropsfera, ionsfera, conductores, gua
Captulo Cuatro: TCNICAS DE

MODULACIN
MODULACIN
18-01-2012
Pgina
INTRODUCCIN (MS,
(MS 4-1)
Pgina
COMUNICACIONES BINARIAS (MS,
(MS 4-2)
Pgina
banda base sean trasladadas

trasladadas en frecuencia para
obtener una transmisin eficiente.
18-01-2012
Pgina
18-01-2012
Pgina
(MS 4-2)
Hay 3 formas para lograr que una seal module una

portadora senoidal:
1) que vare la amplitud de la portadora;
2) que vare la fase de la portadora;
Los 3 tipos de modulacin de una portadora senoidal

con una seal
l modulante
d l t binaria
bi
i se denominan:
d
i
1) modulacin por conmutacin de amplitud (OnOff-Keyed, OOK) donde la amplitud de la portadora
conmuta entre una dada amplitud (On) y cero (Off)
(Off).
3) que vare la frecuencia de la portadora.

Si la seal modulante es binaria, la modulacin
consiste
i t en conmutar
t entre
t 2 valores
l
posibles
ibl ell
correspondiente
p
p
parmetro de la p
portadora q
que se
modula (amplitud, fase o frecuencia).
18-01-2012
Pgina
(MS 4-2)
Los 3 tipos de modulacin se denominan (cont.):

2) modulacin
d l i por d
desplazamiento
l
i t de
d fase
f
(Phase-Shift-Keyed, FSK) donde la fase de la

portadora conmuta entre 0 y 180 grados.
Tambin puede considerarse como una variacin de
la polaridad (signo) de la portadora:
18-01-2012
El medio de transmisin requiere que las seales en
(MS 4-2)
La operacin con portadoras de alta frecuencia

permiten
it utilizar
tili
grandes
d anchos
h d
de b
banda,
d con llo que
pueden multicanalizar ms seales, o transmitir
se p
seales con anchos de banda ms grande.
Por ejemplo,
ejemplo la radiodifusin de amplitud modulada
(AM) ocupa la banda de frecuencia de 550 kHz a 1600
kHz, con ms de 100 estaciones de radiodifusin
espaciadas a 10 kHz
kHz.
Las emisoras de TV abierta tienen un ancho de banda
de 6 MHz y operan entre 50 MHz a 80 Mhz (banda
VHF canales 2 a 6) y tambin en UHF (>360 MHz)
VHF,
MHz).
18-01-2012
de ondas, fibras pticas, etc.).
Este traslado de frecuencia de la seal en banda

base, denominada moduladora, se logra haciendo
que esta seal vare la amplitud,
q
p
, frecuencia o fase ((o
una adecuada combinacin entre ellas) de una onda
senoidal
id l d
de alta
lt ffrecuencia
i d
denominada
i d portadora.
t d
proceso q
que altera las caractersticas de una
A este p
onda senoidal portadora se lo denomina modulacin
de seal senoidal o de onda continua (cw)
(cw).
Las seales muestreadas (PAM) pueden interpretarse
como que la seal original (moduladora) modula en
amplitud a un tren de pulsos (portadora)
(portadora).
18-01-2012
3) modulacin por desplazamiento de frecuencia

(Frequency-Shift-Keyed, FSK) donde la frecuencia
Dada una seal modulante f(t) consistente en una

secuencia arbitraria de unos y ceros, la seal
modulada por conmutacin de amplitud (OOK) es:
f C t f t A cos t
de la portadora conmuta entre 2 valores predeterpredeter
Donde f(t) es igual a 0 1 para cada intervalo T.
minados, uno mximo y otro mnimo:
Pgina
COMUNICACIONES BINARIAS.
BINARIAS OOK (MS,
(MS 4-2)
Los 3 tipos de modulacin se denominan (cont.):
18-01-2012
Pgina
18-01-2012
Pgina
BINARIAS OOK (MS,
(MS 4-2)
BINARIAS OOK (MS,
(MS 4-2)
BINARIAS OOK (MS,
(MS 4-2)
Usando el Teorema del Desplazamiento la

Transformada de Fourier de la seal modulada por
conmutacin de amplitud (OOK) es:
Si bien la seal f(t)

( ) de la anterior ecuacin est forma-
La figura superior muestra la Transformada de Fourier

de la seal moduladora f(t) y la figura inferior muestra
la Transformada de Fourier de la seal fC(t) modulada
por conmutacin de amplitud (OOK).
FC
da por pulsos rectangulares, como seal moduladora

se podra haber usado otra forma de onda, por ejemplo
A
F - C F C
2
con ancho de banda limitado a B cuyo espectro se
Un comportamiento similar fue visto cuando se analiz

el muestreo. En efecto, cuando una seal f(t) cuyo
espectro est centrado en el origen (banda base) es
muestra en la figura.
g
multiplicada
lti li d por cos (Ct) ell espectro
t de
d f(t) se
traslada desde el origen a C.
18-01-2012
Pgina
10
BINARIAS OOK (MS,
(MS 4-2)
Se observa que el ancho 2B de banda de la seal en
banda base f(t) aparece duplicado en la seal fC(t)
modulada por conmutacin de amplitud (OOK)
constituyendo las bandas laterales inferior y superior.
18-01-2012
Pgina
11
18-01-2012
Pgina
12
BINARIAS OOK (MS,
(MS 4-2)
BINARIAS OOK (MS,
(MS 4-2)
La seal en banda base f(t) que se desee transmitir

puede tener distintos patrones de comportamiento.
Por ejemplo,
ejemplo f(t) puede ser una funcin cuyo espectro
Si la anterior seal en banda base f(t) (con espectro

ti
tipo
pulso
l de
d flancos
fl
senoidales)
id l ) modula
d l una
portadora senoidal de frecuencia fc, se obtiene una
seal modulada cuyo espectro contiene las 2 bandas
laterales centradas en fc.
de amplitud
p
||F(()| es un p
pulso con flancos senoidales
como muestra la figura, y cuyo ancho de banda es:
1 x
1
2T 0
1
B
1 r
2T
18-01-2012
Pgina
13
18-01-2012
Pgina
14
BINARIAS OOK (MS,
(MS 4-2)
BINARIAS OOK (MS,
(MS 4-2)
Si la seal modulante f(t) es una seal sinusoidal de
Si la seal modulante f(t) es un solo pulso rectangular (caso especial de un tren de pulsos binarios todos
los smbolos iguales a 0 excepto, un smbolo en 1),
con amplitud A y ancho T, el espectro de amplitud de
la seal modulada es:
frecuencia fm y la portadora es otra seal sinusoidal de

frecuencia fC , entonces se obtiene una seal
modulada cuyo espectro contiene las frecuencias
AT sen C T 2 sen C T 2
2 C T 2
C T 2
suma y resta de la modulante (fm) y la portadora (fC):

1
1
cos m t cos C t cos m C t cos m C t
2
2
Cuyo espectro de amplitud son 2 lneas distribuidas

simtricamente
i i
alrededor
l d d d
de C, tanto para las
l
frecuencias positivas como para las negativas
negativas.
18-01-2012
Pgina
16
18-01-2012
Pgina
15
BINARIAS OOK (MS,
(MS 4-2)
Si la seal modulante f(t) es un tren de pulsos
rectangulares con 1 y 0 alternados, entonces la seal
modulada (OOK en este caso) es una seal alterna
peridica.
peridica
Si el ancho de cada pulso es T, entonces el perodo de
la seal modulada ser 2/T.
Siendo el ancho de banda de f(t) aprox.

aprox 1/T (desde 0
al primer cruce por cero), entonces el ancho de banda
de la seal modulada es de 2/T (1/T alrededor de la
portadora C).
)
18-01-2012
Pgina
17
18-01-2012
Pgina
18
BINARIAS OOK (MS,
(MS 4-2)
BINARIAS FSK (MS,
(MS 4-2)
BINARIAS FSK (MS,
(MS 4-2)
Las seales modulante y modulada (OOK) tienen un

espectro peridico de lneas separadas cada 1/T cuya
envolvente es igual a sen x/x.
Este espectro est centrado en el origen para la seal
para la seal modulada ((OOK).
)
modulante y en fC p
El caso ms sencillo de modulacin por desplaza-
Una expresin alternativa para la forma rectangular de
miento de frecuencia (Frequency-Shift-Keyed, FSK)
FSK se obtiene haciendo f1=fC-f y f2=fC+f, o sea
corresponde a la forma rectangular:
2f= f2-f1. Por lo tanto:
f C (t) A cos 1t
f C (t) A cos 2 t
si f(t) 1 T
T
1
con f1 y f 2
- t
si f(t) 0 2
2
T
f C (t) A cos C t
T
T
t
2
2
Entonces, la frecuencia se desva f alrededor de fC .

Por esta razn a f se lo denomina desvo de
frecuencia.
18-01-2012
Pgina
19
BINARIAS FSK (MS,
(MS 4-2)
El espectro de frecuencias de las ondas FSK son
matemticamente complicados de obtener, como
ocurre en general para seales de FM.
Hay
ay u
un caso espec
especial
a que da u
una
a idea
dea ge
general
e a de las
as
caractersticas que tienen los espectros de amplitud de
18-01-2012
Pgina
20
BINARIAS FSK (MS,
(MS 4-2)
Este caso especial consiste en una secuencia

alternada
lt
d d
de 1 y 0 como seal
l modulante.
d l t
p
frecuencias p
para el 1 y el 0 son
Las correspondientes
mltiplos de la inversa del periodo de los pulsos
(f1=m/T
/T y f2=n/T,
/T con m y n enteros),
t
) y adems
d estn
t
y discontinuidades).
)
sincronizadas en fase ((no hay
Esta onda FSK tiene la forma mostrada en la figura.
seales FM, y que permite estimar los anchos de
18-01-2012
Pgina
21
BINARIAS FSK (MS,
(MS 4-2)
La anterior onda FSK puede interpretarse como la
superposicin lineal de 2 seales peridicas OOK ya
vista,
i
una retrasada
d respecto d
de lla otra un tiempo
i
T
T.
As, el espectro de la onda FSK resulta ser la
banda de este tipo de seales

seales.
superposicin de los respectivos espectro de las 2

ondas OOK.
18-01-2012
Pgina
22
18-01-2012
Pgina
23
18-01-2012
Pgina
24
BINARIAS FSK (MS,
(MS 4-2)
BINARIAS FSK (MS,
(MS 4-2)
BINARIAS FSK (MS,
(MS 4-2)
La expresin de la parte positiva del espectro es:
Hay 2 casos extremos interesantes:
Hay 2 casos extremos interesantes (cont.):
sen 1 n T 2
n sen 2 n T 2
1
1 n T 2
2 n T 2
1) Si f>>B el ancho de banda tiende a 2f.

A sii se ti
As,
tiene una gran separacin
i entre
t llos 2
g
tonos ((f1 y f2) entonces el ancho de banda es igual
a esa separacin y, por consiguiente, es
prcticamente
ti
t independiente
i d
di t d
dell ancho
h d
de b
banda
d
)
de la seal binaria modulante ((banda base).
Este comportamiento es totalmente diferente al
caso de
d AM.
AM
Este caso es denominado FM de banda ancha.
Donde n n T ; 1 C ; 2 C
El grfico muestra esta parte positiva del espectro:

Caso : f 1 T
18-01-2012
Ancho
Banda
de
Pgina
25
18-01-2012
Pgina
26
2) Si f<<B el ancho de banda tiende a 2B.

A aunque los
As,
l 2 ttonos (f1 y f2) estn
t muy poco
espaciados entre s
s, se requiere un ancho de
banda mnimo igual al requerido para transmisin
OOK (AM).
En este caso, el ancho de banda es igual al ancho
de banda de la seal en banda base (modulante)
(modulante).
Este
s e caso es denominado
de o
ado FM de banda
ba da angosta
a gosta
18-01-2012
Pgina
27
BINARIAS FSK (MS,
(MS 4-2)
BINARIAS FSK (MS,
(MS 4-2)
BINARIAS FSK (MS,
(MS 4-2)
El ancho de banda genrico 2f+2B y 2 sus casos
El mayor ancho de banda utilizado en FM respecto de
En el anlisis de FM es comn indicar la dependencia
extremos correspondientes a 2f (FM Banda Ancha) y
AM conlleva a una mayor relacin S/N en FM, al igual
del ancho de banda de transmisin con el ancho de
2B (FM Banda Angosta) resultan muy buenas
que el mayor ancho de banda en PCM respecto de
banda de la seal modulante (B) y con el desvo de
aproximaciones
i
i
para otras
t
seales
l moduladoras
d l d
ms
PAM conlleva a una mayor relacin S/N en PCM.

PCM
frecuencia de la seal modulada (f ).

) Para ello se
El aumento de la relacin S/N utilizando mayores
define el ndice de Modulacin (): f B

As, el ancho de banda de transmisin FM (BT) es:
complejas.
complejas
anchos de banda para la seal modulada (caso PCM
El ancho de banda para FM es mayor

mayor, o a lo sumo
bi
binario
i y FM banda
b d ancha)
h ) es una caracterstica
t ti
BT 2f 2B 2B(1 )
igual que el ancho de banda para AM que es siempre

igual,
general
ge
e a que se ver
e cua
cuando
do se a
analice
a ce los
os e
efectos
ec os de
del
2B (ancho de banda base o de la seal modulante).
ruido sobre los sistemas de transmisin.
18-01-2012
Pgina
28
18-01-2012
Pgina
29
Donde para FM de banda angosta (<<1) es BT = 2B

y para FM de banda ancha ( >>1)
1) es BT = 2f.
18-01-2012
Pgina
BINARIAS PSK (MS,
(MS 4-2)
BINARIAS PSK (MS,
(MS 4-2)
Una seal modulada p

por desplazamiento
p
de fase
En la seal PSK de la figura se observa el cambio de 0
El transmisor adecua la seal para su transmisin
(Phase-Shift-Keyed, PSK) tiene la siguiente forma:
a 180 grados cuando el dgito binario cambia de 1 a 0.

Normalmente,
N
l
t lla d
decodificacin
difi
i d
de seales
l PSK se
hace en el centro del intervalo.
La seal PSK tiene doble banda lateral como la seal
OOK, pero tiene mejor relacin S/N para ruido aditivo.
mediante la modulacin (OOK, FSK PSK para
1+n
f C (t) 1
cos C t
n=0,1 y - T 2 t T 2
Cuando la seal binaria (n) es 1 0 la fase es 0 180

grados, y el coseno vale +1 -1.
Si en el intervalo binario T entra un nmero entero de
seales binarias).
El receptor debe realizar el proceso inverso
inverso, o sea
debe realizar la demodulacin o deteccin de la
seal recibida.
deteccin sincrnica o coherente y el otro es
valor medio nulo en cada intervalo T.

Pgina
TCNICAS MODULACIN. COM. BINARIAS.

DETECCIN SEALES BINARIAS (MS,
(MS 4-2)
Existen 2 mtodos de deteccin, uno es denominado
ciclos de la p
portadora senoidal ((fC) la seal FSK tendr
18-01-2012
30
denominado deteccin de envolvente.

31

(MS 4-2)
18-01-2012
Pgina
32

(MS 4-2)
Para el caso de seales FSK la deteccin sincrnica
La deteccin sincrnica o coherente consiste en

multiplicar la seal recibida por una portadora
reconstruida en el receptor
receptor, siendo la seal resultante
pasada por un filtro pasabajos.
Este proceso es el inverso al proceso realizado para la
modulacin.
d l i
g
muestra el correspondiente
p
diagrama
g
de
La figura
requiere multiplicar la seal recibida por 2 frecuencias

distintas f1 y f2, siendo ambas multiplicaciones
distintas,
pasadas por respectivos filtros pasabajos y restadas.
18-01-2012
Pgina
33

(MS 4-2)
Para demostrar matemticamente el proceso de
deteccin sincrnica supongamos tener la siguiente
(t) cos C t
seal modulada en AM: f C (t) f(t)
Si f(t) = 1 entonces fC(t) es seal PSK.
Si f(t) es 0 1 entonces fC(t) es seal OOK.
Multiplicando
u t p ca do fC(t) po
por Kcos
cosCt ((k = cte
cte. arbitraria):
a b t a a)
f C (t)K cos C f(t) cos C2 t (K 2)(1 cos 2C t)f(t)
Y dado que filtro pasabajos elimina la componente de
bloque para el caso de seales OOK y PSK.
frecuencia doble (2C) de la portadora, la salida de

este filtro (y salida del detector) es aprox
aprox. (K/2)f(t).
(K/2)f(t)
18-01-2012
Pgina
34
18-01-2012
Pgina
35
18-01-2012
Pgina
36

(MS 4-2)
Para la demostracin de la deteccin sincrnica se
supuso que la
l ffrecuencia
i d
de lla portadora
d
llocall es iiguall
portadora de la onda recibida,, y
a la frecuencia de la p
que se encuentra en fase o sincronizada.
Si la portadora generada en el receptor fuera de
frecuencia fC+fC, la multiplicacin hecha en el
detector resultara: kf(t) cos(C t) cos(C C )t
(k 2)f(t) cos(2C C )t cos C t
Y pasada por el filtro pasabajos sera: (k 2)f(t) cosC t

si fC estuviera dentro de la banda de paso del filtro
pasabajos
pasabajos.
18-01-2012
Pgina
37

(MS 4-2)
La deteccin de envolvente no tiene los problemas
derivados de la incorrecta deteccin de la frecuencia
f
o
de la fase de la portadora.
La deteccin de envolvente consiste en pasar la
seal modulada de alta frecuencia por un dispositivo
no lineal y luego por un filtro pasabajos.
18-01-2012
Pgina
40

(MS 4-2)
Por otra parte, si la portadora local tiene la frecuencia
correcta pero est fuera de fase en un ngulo , es
decir que es igual a cos(t+),
) la salida del filtro
pasabajos sera: (k 2)f(t) cos
Esta seal es la salida en banda base deseada, pero
se encuentra
t atenuada
t
d por ell factor
f t cos .
Entonces la portadora generada localmente en el

receptor debe tener la misma frecuencia y la misma
fase que la portadora generada en el transmisor.
Por esta razn,
razn a este mtodo de demodulacin se lo
denomina deteccin SINCRNICA.
Mantener el sincronismo entre transmisor y receptor no
Si se aproxima a/2 la salida se aproxima a 0.

0
Si supera a/2 la salida cambia de signo, y si se
tratara de una seal binaria NRZ los 1 se interpretaran
como 0 y viceversa.
viceversa
18-01-2012

(MS 4-2)
Pgina
38

(MS 4-2)
La deteccin de envolvente NO PUEDE utilizarse
es trivial,
t i i l y existen
i t varias
i t
tcnicas
i
para este
t fifin, ttales
l
como
co
o transmitir
a s
una
u a portadora
po ado a p
piloto
o o supe
superpuesta,
pues a, o
utilizar en el receptor lazos de enganche de fase, etc.
18-01-2012
Pgina
39
TCNICAS MODULACIN. COM. DIGITALES.

SEALIZACIN MULTISIMBLICA (MS,
(MS 4-3)
La sealizacin multisimblica hace uso ms eficiente
para seales PSK.
del ancho de banda.
Para demostrarlo supongamos primero tener una seal

f(t), que es secuencia aleatoria de 1 y 0, que genera la
siguiente seal OOK: f C (t) Af(t) cos C t
Con un detector cuadrtico se obtiene: A 2 f 2 (t) cos 2 C t
Finalmente, la salida del filtro pasabajos ser A2/2 0.
Existen sistemas multismbolos basados en esquemas

de sealizacin multiamplitud, multifase y combinacin
de ambos.
Tambin existe la sealizacin multifrecuencia pero su
objetivo es aumentar el ancho de banda para
Ahora, para una seal PSK se tiene que f(t)=1, o sea

que f2(t)=1,
(t) 1 y la
l salida
lid d
dell filt
filtro pasabajos
b j ser
A2/2
SIEMPRE.
distanciar las portadoras.

Las
L seales
l multismbolos
lti b l se suelen
l d
denominar
i
seales M-arias.
18-01-2012
Pgina
41
18-01-2012
Pgina
42

SEALIZACIN MULTISIMBOLO QSFK (MS,
(MS 4-3)

SEALIZACIN MULTISIMBOLO MPSK (MS,
(MS 4-3)

SEALIZACIN MULTISIMBOLO QPSK (MS,
(MS 4-3)
Un ejemplo de sistema multismbolo es combinar 2

pulsos binarios sucesivos dando lugar a 4 pares
binarios: 00,
00 01,
01 10 y 11,
11 que se usa para determinar
la fase de una onda senoidal entre 4 posibles.
Este caso es una ampliacin a 4 fases de una seal
PSK binaria,
binaria y por eso se la llama FSK Cuaternaria o
en Cuadratura (QFSK):
En los 2 casos anteriores las 4 fases PSK estn /2
La anterior transmisin se suele denominar transmisin

i en cuadratura
d
(QPSK) porque puede
d verse
como una transmisin de 2 portadoras (cosCt y sen
si (t) cos(C t+i )
i 1, 2,3, 4
-T 2 t T 2
Hay
H 2 posibles
ibl elecciones
l
i
para llos 4
ngulos
l i:
18-01-2012
i 0,
0
Pgina
3
4
43
radianes separadas entre s, y constituyen un caso

particular de seales PSK mltiples (MPSK).
La anterior expresin genrica se puede reescribir:
si (t) cos(C t i ) a i cos(C t) bi sen(C t)
-T 2 t T 2
Para las 2 anteriores elecciones de los 4 ngulos i es:

(a i ,bi ) (1,0),(0,1),(
(1,0),(0,1),(-1,0),(0,-1)
1,0),(0, 1)
i 0,
( 2a i , 2bi ) (1,1),(-1,1),(-1,-1),(1,-1)
(1 1) ( 1 1) ( 1 1) (1 1)
18-01-2012
Pgina
3
444
Ct ) en cuadratura de fase sobre el mismo canal.
Los puntos (constelacin) de estas seales QPSK se

pueden representar
p
p
en un diagrama
g
bidimensional con
un eje En Fase y otro eje En Cuadratura:
a i bi 1
a i bi 2 2
i 18-01-2012
0, ,
2
Pgina
3
, 45
4
4

(MS 4-3)

(MS 4-3)

(MS 4-3)
Las representaciones En Fase (cosCt) y En Cuadra-
La figura superior muestra este proceso de modulacin

para generar la seal QPSK,
QPSK y la figura
fig ra inferior
muestra la salida para los pares (1,0) y (0,1).
La figura muestra el proceso de demodulacin

sincrnica para obtener los pares binarios a partir de
la seal QPSK.
La entrada es multiplicada por las componentes En
portadora cuyas
y salidas
Fase y En Cuadratura de la p
son pasados por filtros pasabajos, y luego ingresadas
en un comparador que determina el par binario.
tura (sen Ct) de las seales si(t) sugieren una posible

f
forma
de
d generar la
l correspondiente
di t seal
l QPSK:
QPSK
1)) Se toman 2 pulsos
p
binarios sucesivos,, par
p ((ai,,bi)
que estn generados a una velocidad de R bits/s;
2) S
Se almacena
l
ell par ((ai,b
bi);
)
3)) Se muestrea el p
par ((ai,,bi) cada T=2/R segundos;
g
;
4) Cada componente del par (ai,bi) modula las
respectivas portadoras En Fase (cosCt) y En
Cuadratura (sen Ct).
t)
18-01-2012
Pgina
46

SEALIZACIN MULTISIMBOLO QAM (MS,
(MS 4-3)
Se pueden obtener esquemas multismbolos ms
generales si se permite que ai y bi puedan tomar
distintos valores en las anteriores expresiones de
QFSK (donde se tom ai=bi=1 ai=bi=0.707).
si (t) a i cos(C t) bisen(C t)
18-01-2012
Pgina
47

(MS 4-3)
Se puede usar el anterior demodulador agregando un
detector de nivel a la salida de cada detector
sincrnico para separar las componentes de cada nivel
de amplitud,
p
,q
que luego
g son ingresadas
g
a los
-T 2 t T 2
respectivos comparadores.
Estos sistemas se conocen como Modulacin de

Amplitud en Cuadratura (QAM).
Los sistemas QAM se pueden interpretar como
compuestos por varios niveles de modulacin de
amplitud de las 2 portadoras en cuadratura.
18-01-2012
Pgina
49

(MS 4-3)
La seal QAM puede ser expresada como:
si (t) ri cos(C t i )
-T 2 t T 2
La adecuada seleccin de ri y i g
generan los p
pares ((ai,,bi)
necesarios.
18-01-2012
Pgina
52
18-01-2012
Pgina
50

(MS 4-3)
Hasta ahora se han supuesto
seales con envolventes rectangulares y con discontinuidad de
fase como muestra la figura.
En
E la
l prctica
ti d
debe
b
reducirse la interferencia
entre smbolos utilizando,
por ejemplo
ejemplo, pulsos con
frentes senoidales que
producen espectros con
cadas senoidales.
senoidales
18-01-2012
Pgina
18-01-2012
Pgina
48

(MS 4-3)
La figura muestra la constelacin de un sistema QAM
de 16 niveles.
Esta seal QAM puede considerarse como generada
por 2 seales en cuadratura de distintas amplitudes.
Tambin se la denomina QAM de 4 niveles porque
tiene 4 niveles en cada una de las portadoras.
portadoras
18-01-2012
Pgina
51

(MS 4-3)
Dependiendo de la forma de onda utilizada, la seal de
uno de
d llos pulso
l QAM correspondiente
di t a un iintervalo
t
l T
puede tener contribuciones de las colas de uno y
p
otro lado del espectro. En el tiempo, esta seal ser:
s(t)
(t) h(th(t n T ) a n cos((C t i ) b n sen((C t i )
n
1 fX
1
2T f C
Donde h(t) es la respuesta al impulso del filtro de salida

salida,
n=0 corresponde al intervalo actual, y n positivos o
negativos corresponden a los intervalos posteriores
((futuros)) o anteriores (pasados).
(p
)
Si t=0, debe ser h(-n/t)=0 para que no exista interferencia o sea debe finalizar el transitorio de pulsos previos
cia,
previos.
53
18-01-2012
Pgina
54

(MS 4-3)
El espectro de la seal QAM est centrado sobre la
portadora (fC), y tiene bandas laterales superior e

(MS 4-3)
La velocidad de transmisin de smbolos en banda
base es igual a 2B/(1+r)=BT/(1+r) bits/s.
inferior de ancho igual al ancho de la banda base (B).

(B)
El factor r tiene en cuenta la forma de cada del

espectro
p
del p
pulso transmitido,, variando desde r=0
O sea que ell ancho

h
para el filtrado ideal (filtro pasabajos ideal) hasta r=1
de banda de la
(filtro coseno descentrado).
transmisin es:

(MS 4-3)
La tabla muestra algunos ejemplos de velocidad
permisible n/(1+r) en bits/s/Hz (con M=2n).
ejemplo una seal QAM de 4 estados - que
Por ejemplo,
equivale a una MPSK de 4 estados (QPSK) en un
canal de ancho de banda B=2.4 kHz, si el factor de
cada es r=0.1
r=0 1 permitir 2400x1.8=4300
2400x1 8=4300 bits/s.
bits/s
Para una seal QAM con M=2n smbolos,

smbolos la velocidad
BT=2B.
de bits esperada es nBT/(1+r) bits/s o bien n/(1+r)

bits/s/Hz (por Hz de ancho de banda de transmisin).
18-01-2012
Pgina
55
18-01-2012
Pgina
56

(MS 4-3)

(MS 4-3)
Ya que la velocidad permisible de bits por un dado

canal depende del nmero de smbolos o estados que
se elija surge la pregunta Por qu no aumentar
indefinidamente la magnitud de la constelacin de
l seal
la
l QAM?.
QAM?
q aumentar el nmero de niveles de amplitud,
p
,o
Porque
aumentar el nmero de valores de fase torna ms
se ero el problema de interferencia entre smbolos y,
severo
por ende, ms complicado el demodulador.
Adems, el ruido aditivo torna ms difcil la tarea de
distinguir a cada punto de la constelacin
constelacin.
Un sistema bidireccional de seales QAM tiene un

t
transmisor
i
y un receptor
t que operan simultneamente.
i lt
t
18-01-2012
Pgina
58

(MS 4-3)
El receptor o demodulador tiene un filtro pasabanda,
18-01-2012
Pgina
59

(MS 4-3)
Los MODEM de mayor difusin son los utilizados para
La figura muestra el espectro de una seal PSK de
tienen 1000 Hz de
MODulador y al DEModulador en una misma unidad.

18-01-2012
Pgina
1200 bits/s.
Las 2 p
portadoras,, f1 y f2,
de 1200 Hz y 2200 Hz,
Se denomina MODEM al dispositivo que incluye al

61

(MS 4-3)
El transmisor o modulador contiene un registro de
entrada para almacenar y codificar los n pulsos
que genera las portadoras en fase y en cuadratura.
y admiten transmisiones PSK de 600 a 1200 bits/s.
como deteccin de portadora, sincronismo, etc.
57
Adems tiene filtros de conformacin,, y un oscilador
Estas lneas aceptan seales (voz) de 300 a 3300 Hz

Hz,
En la descripcin se omitieron algunas funciones tales
Pgina
bi i que generan una secuencia

binarios
i bi
binaria
i d
de salida.
lid
transmitir datos sobre lneas telefnicas.
un detector sincrnico y un decodificador.
18-01-2012
separacin entre si
si.
18-01-2012
Pgina
62
18-01-2012
Pgina
60

(MS 4-3)
Las figuras muestran 3
ejemplos
j
l d
de constelaciones
t l i
de seales y sus espectros,
con Modem de 2400, 4800
y 9600 bits/s.
El Modem de 2400 bits/s
usa QPSK PSK de
cuatro fases con espectro
tipo coseno descentrado.
usa PSK de 8 fases con
espectro de 50% de cada.
18-01-2012
Pgina
63

(MS 4-3)
La figura muestra otra constelacin de seales para

M d
Modem
d
de 9600 bi
bits/s
/ normalizada
li d por lla CCITT
CCITT.
Esta constelacin se denomina Sistema modificado
de 4 amplitudes y 4 fases de 16 fases.
Este sistema tiene sus puntos a
una distancia relativa del origen
de: 1, 3, 5 y 7. Y las fases
son: (0
(0,
/2,
/2 ) y (/2,
/2 3/2).
/2)
Adems, este sistema tiene
baja sensibilidad a variaciones
de la fase
fase.

usa PSK de 16 fases con
espectro de 10% de cada
cada.
Los Modems de 2400 y
4800 bits/s usan un
intervalo de frecuencias de
600 a 3000 Hz.
usa mayor intervalo de
frecuencia: de 300 a 3000
Hz
Hz.
18-01-2012
Pgina
64
TCNICAS DE MODULACIN.
MODULACIN EN AMPLITUD (MS,
(MS 4
4-4)
4)
Pgina
65
siguiente expresin:
A esta onda portadora senoidal se le puede variar la

amplitud
lit d (A)
(A), lla ffrecuencia
i (f) o pulsacin
l
i angular
l (),
) o
la
a fase
ase ()).
En un sistema AM se hace variar la amplitud (A) segn
una seal
l moduladora
d l d
que es mucho
h ms
llenta
t que lla
portadora.
O sea que la envolvente de la seal AM es el lugar
geomtrico de los valores pico de la portadora
portadora.
67
f C (t) K 1 mf(t) cos C t
seal AM ser una rplica

p
de la seal modulante f(t).
()
La figura muestra:
Cuando las seales moduladoras f(t) son ms

complejas debe asegurase la presencia de la portadora.
Hay
H sistemas
i t
que ttransmiten
it seales
l d
dell titipo:
f DSB (t) f(t) cos C t
Este tipo de modulacin se denomina Doble Banda
FM otra portadora senoidal, y as siguiendo.

Comenzaremos viendo la seales AM, y sus variantes
DSB (Double Side Band) y SSB (Single Side Band)
Band).
18-01-2012
Pgina
66
Algunos sistemas modulan una portadora senoidal
Esta expresin fDSB(t) difiere de la expresin de AM:

f C (t) K 1 mf(t) cos C t
asegura la existencia de una envolvente.

La modulacin OOK ya vista utiliza la expresin fDSB(t),
modulante f(t).
f(t)
Abajo:
j seal AM,
d d lla presencia/ausencia
donde
i /
i d
de pulso
l se ttraduce
d
en
sin/con modulacin
presencia/ausencia de p
p
portadora yya q
que f(t)
( ) vale 1/0.
Pgina
68
respecto de DSB agrega a la doble banda lateral la

lnea espectral de la portadora: f C (t) K 1 mf(t) cos C t
La figura muestra la parte positiva del espectro de la
seal AM.
AM La seal DSB tiene el mismo espectro pero
sin la portadora:
Lateral (Double Side Band - DSB) o Portadora
18-01-2012
Pgina
69
(MS 4-4)
Un modulador producto
es un dispositivo que realiza
el producto de 2 seales
como muestra la figura.
Si a este modulador producto se le ingresa 1+mf(t)
por la entrada Seal de Banda Base
Base, la salida es una
seal de AM ((portadora y doble banda lateral).
)
Suprimida.
Suprimida
Si en cambio se le ingresa f(t), entonces la salida es
Vimos q
que multiplicar
p
una seal f(t)
()p
por una p
portadora
una seal de DSB (doble banda lateral con portadora
cosCt traslada el espectro de f(t) alrededor de C.

18-01-2012
complejas que una secuencia de dgitos binarios.

Estas seales complejas podran ser audio o TV
TV, o
combinaciones complejas de ondas digitales y
analgicas obtenidas por multicanalizacin en tiempo o
f
frecuencia.
i
p j p
podra modular en AM o
Y la anterior seal compleja
porque a fDSB
S (t) le falta la portadora cuya presencia
Arriba: seal
(MS 4
4-4)
4)
La adicin de la portadora C que se realiza en AM
(MS 4
4-4)
4)
Los sistema de AM y FM transportan seales ms
segn la expresin: f DSB (t) f(t) cos C t
Si se h
hace que |mf(t)|<1,
| f(t)|<1 entonces
t
l envolvente
la
l
t de
d lla
18-01-2012
(MS 4
4-4)
4)
(MS 4
4-4)
4)
La portadora senoidal modulada en amplitud tiene la
v(t) A cos(C t )
Pgina
18-01-2012
(MS 4
4-4)
4)
Cuando se habla de modular una onda senoidal es

necesario tener una portadora senoidal:
18-01-2012

(MS 4-3)
Pgina
suprimida)
suprimida).
70
18-01-2012
Pgina
71
18-01-2012
Pgina
72
(MS 4-4)
TCNICAS MODULACIN. MOD. AMPLITUD.

MODULADOR LEY CUADRTICA (MS
(MS, 4-4)
Los moduladores son dispositivos no lineales. La Sali-
En el circuito de la figura la
da contiene frecuencias que no estn en sus entradas.
entrada del dispositivo no lineal
Los moduladores pueden clasificarse en 2 categoras:
es la suma de la portadora ms
1) Su transferencia es continuamente no lineal

lineal.
la moduladora: ee cos C t f(t)
2) Su transferencia conmuta entre 2 valores lineales
Y la salida es: es a1[cos C t f(t)] a 2 [cos C t f(t)]2 ...

Limitando al trmino cuadrtico y reordenando resulta:
Las figuras ilustran los
a
es a1cos C t 1 2 2 f(t) a1f(t) a 2 cos 2C t a 2 f 2 (t) ...
a
2 tipos de transferencia:
Trmino AM
18-01-2012
Pgina
73

(MS, 4-4)
La figura muestra un
circuito lineal por tramos
donde Rc y Rd son las
resistencias de la carga y
del diodo en directa.
Las figuras muestran las relaciones U-I
U I en el diodo y
en el circuito.
18-01-2012
Pgina
76

LEY LINEAL POR TRAMOS (MS,
(MS 4-4)
El mtodo empleado en la anterior aproximacin de la
seall modulada,
d l d vlido
lid para seales
l moduladoras
d l d
pequeas,
p
q
, tambin p
puede ser expresado
p
como:
es a cos C t f(t) S(t)
Siendo S(t) peridica de periodo T 1 f C
S(t) b -T 4 0 T 4
para otros t
S(t) 0
Pgina

(MS 4-4)
En lugar de obtener la expresin de salida por aproximacin
i polinmica
li i ((vlida
lid para curva alineal
li
l continua
i
p
en caso anterior)) se usar otro mtodo.
empleada
Se supone que la amplitud de la portadora es muy
superior a la amplitud de la seal modulante: a>>f(t).
a>>f(t)
Si solo estuviera la portadora senoidal, la salida sera
igual a los semiciclos positivos.
Se supone
p
q
que el recorte
de la portadora ms la
moduladora ocurre en todo
el semiciclo negativo de la
portadora.
18-01-2012
Pgina
77

(MS 4-4)
Desarrollando S(t) en Serie de Fourier:
18-01-2012
Pgina
75

(MS 4-4)
Con las anteriores suposiciones se tiene:
Al suponer una seal
con f(t)
f( ) a
moduladora
pequea
R L ei
bei si a cos C t 0 frente a la portadora,

es
RL Rd
e 0
si a cos C t 0 se ha convertido un
s
sistema no lineal en
Como la salida conmuta
otro lineal conmutado
peridicamente entre 2
ei a cos C t f(t)
f( )
valores
l
(0 y be
b i) se puede
d
considerar que la entrada
est siendo conmutada
por el diodo en 2 regiones
regiones.
18-01-2012
Pgina
78

(MS 4-4)
es (t) K 1 mf(t) cos C t
es a cos C t f(t) S(t)
Pgina
es a1ee a 2 ee2 a 3e3e ...
altas frecuencias a partir de 2fC, quedando:
2
a
4
es (t) b f t a cos 2C t b 1
f t cos C t
2
a
2
sen n 2
b
f t a cos C t cos nC t
n 2
n 3
18-01-2012
Dado q
que la caracterstica no lineal es
continua, la salida se puede desarrollar
como serie
i d
de potencias:
t
i
eliminar los trminos de CC, bajas frecuencias hasta B y
Reemplazando S(t)
S( ) por su serie de Fourier se obtiene:
79
La figura muestra un modulador

sencillo basado en un dispositivo
no lineal (diodo),
(diodo) donde ee y es
representan las variaciones
incrementales de entrada y salida
en un dado punto de operacin.
operacin
En la salida es(t) previamente calculada se pueden
1 sen n 2
S(t) b
cos nC t
2
n
2
n 1
Y siendo:
Donde S(t)
( ) es la yya conocida funcin de conmutacin.
18-01-2012
18-01-2012
Trminos indeseados
Pgina(eliminados con filtros)74

(MS, 4-4)
80
K ab 2; m 4 a
Entonces,
Entonces el modulador
lineal por tramos con un
adecuado filtro pasaband genera una salida
das
lid
modulada en amplitud.
18-01-2012
Pgina
81

(MS 4-4)
La figura muestra el esquema de bloques de un
transmisor utilizado para radiodifusin en AM con ancho
p
de 1 MHz.
de Banda Base ((B)) de 5 kHz y portadora
CONVERSIN DE FRECUENCIA (MS
(MS, 4-4)
(MS, 4-4)
Adems de ser utilizada para generar seales de AM,
Un ejemplo del proceso de Conversin de
la multiplicacin de una seal (modulante) por una
Frecuencia consiste en multiplicar una onda senoidal
frecuencia (portadora) se usa para desplazar
de frecuencia f2 por otra seal g(t)=f(t)cos1t:
frecuencias de una banda a otra

otra.
g(t) cos2 t f(t)cos1t cos2 t
El corrimiento de una a otra banda de frecuencia

usando la multiplicacin por una portadora senoidal se
g(t) cos2 t
f(t)
cos 1 2 t cos 1 2 t
2
d
denomina
i Conversin
C
i de
d Frecuencia.
F
i
La
a Co
Conversin
e s de Frecuencia
ecue c a es usada co
con mltiples
p es
propsitos en la transmisin y recepcin de seales.
18-01-2012
Pgina
82
(MS, 4-4)
18-01-2012
Pgina
83
TCNICAS MODULACIN. SSB Y

MODULADORES BALANCEADOS (MS
(MS, 4-5)
Pgina
84

(MS, 4-5)
El uso de SSB queda restringido por la mayor
complejidad de los moduladores/demoduladores.
En el espectro de la onda AM se observa que la
Los espectros de la entrada g(t) y de la salida son:
18-01-2012
informacin no est en la portadora y se encuentra

repetida
tid en cada
d B
Banda
d L
Lateral,
t l llo que iimplica
li un uso
no til del espectro
p
de frecuencia y de la p
potencia.
Por estas razones se usan los sistemas de Banda
Lateral nica (Single Side Band - SSB).
SSB)
Un mtodo para obtener seales SSB consiste en:

1) Primero suprimir la portadora,
portadora por ejemplo
ejemplo, usando
un modulador balanceado.
El resultado es un sistema de Portadora Suprimida o
D bl B
Doble
Banda
d L
Lateral
t l (DSB)
(DSB).
2) Luego
L
eliminar
li i
1d
de llas 2 B
Bandas
d L
Laterales
t l
(filtrado).
18-01-2012
Pgina
85

(MS, 4-5)
18-01-2012
Pgina
86

(MS, 4-5)
La figura muestra los esquemas de un modulador
convencional
i
l y de
d un modulador
d l d balanceado.
b l
d
La figura muestra los esquemas para obtener las

seales
l d
de AM,
AM DSB y SSB.
SSB
18-01-2012
Pgina
87

(MS, 4-5)
Suponiendo que las frecuencias de orden superior son
filtradas, las corrientes por cada elemento no lineal del
modulador
d l d b
balanceado
l
d son: i1 (t) K 1 mf(t) cosC t
AM
i 2 (t) K 1- mf(t) cosC t
Y la tensin en la carga R es: f d (t) Kf(t) cosC t
DSB
SSB
18-01-2012
Pgina
88
18-01-2012
Pgina
89
18-01-2012
Pgina
90

(MS, 4-5)

(MS, 4-5)
Se denomina Demodulacin o Deteccin al proceso
La demodulacin es el proceso inverso a la
que permite recuperar la seal de banda base seal
modulacin y tambin requiere el uso de elementos
moduladora desde una portadora modulada.
alineales
li
l o que varan
en ell ti
tiempo ((conmutacin).
t i )
cuadrtica o lineales a trozos (alinealidad concentrada
en un punto).
Los 2 tipos
p de detectores se utilizan p
para seales AM
Tambin se ha visto que el detector de envolvente
mientras que para seales DSB y SSB se utiliza el
consiste en pasar la portadora modulada por un
detector sincrnico.
dispositivo alineal y luego filtrar con un pasabajos.

91
DEMODULACIN O DETECCIN (MS
(MS, 4-7)
La entrada es: f e (t) K 1 mf(t) cosC t
Si el diodo se analiza como un dispositivo de ley cua2
2
drtica la salida es: f c' (t) f c (t) K 2 1 mf(t) cos 2C t
Que luego del filtrado pasabajos resulta f(t).
Si el diodo se analiza como un dispositivo de conmutacin la salida es: f c' (t) K 2 1 mf(t) cosC t S(t)
Donde S(t) es la conocida funcin de conmutacin, que
desarrollada en serie de Fourier permite ver que la
salida tiene una componente proporcional a f(t),
f(t) y el
remanente consiste en sumas y restas de f(t) con
armnicas
de la portadora.Pgina
18-01-2012
94
(MS, 4-7)
La Deteccin Sincrnica requiere la multiplicacin de
la seal que llega al receptor por una portadora generada localmente
localmente, y el resultado es pasado por un filtro
pasabajos. Entonces, la Deteccin Sincrnica es una
Conversin de Frecuencia con posterior filtrado.
La salida del Detector Sincrnica es:
2
Para AM: K 1 mf(t) cos C t
18-01-2012
Pgina
92
(MS, 4-7)
Los receptores de radio superheterodinos tienen un
d t t a diodo.
detector
di d L
La ttransmisin
i i usa portadoras
t d
d
de 550
a 1600 kHz. La seal ingresa por un amplificador de RF
sintonizable de 5 kHz de ancho de banda.
18-01-2012
Pgina
95
MODULACIN DE FRECUENCIA (MS
(MS, 4-8)
variable en el tiempo: cos (t)
d(t)
dt
Si la funcin f(t) modula la fase de una portadora

senoidal la fase instantnea ser
senoidal,
ser: (t)
( ) t 0 f(t)
f( )
Si ahora la funcin f(t) modula la pulsacin angular
Para DSB: f(t)cos 2C t
de una p
portadora senoidal, la fase instantnea ser:
(t) f(t) dt t 0
18-01-2012
Pgina
97
18-01-2012
Pgina
Pgina
93
(MS, 4-7)
Luego, la seal se mezcla con un oscilador local para
t l d l a 455 kH
trasladarla
kHz (FI)
(FI), luego
l
pasa por un amplificalifi
dor centrado en FI con ancho de banda 5 kHz, luego
pasa por el detector, y luego es amplificada (audio).
18-01-2012
Pgina
96
(MS, 4-8)
La figura muestra una seal modulante diente de sierra
y una portadora
t d
senoidal
id l modulada
d l d en AM y otra
t en FM:
FM
Si se tiene una funcin senoidal cuyo ngulo es

Por definicin, la pulsacin angular es:
18-01-2012
98
SIN
N MO
ODUL
LACI
N
detectores sincrnicos y detectores de envolvente

envolvente.
Pgina
La figura muestra un detector de envolvente hecho con

un rectificador. Tambin se muestran la entrada y las
salidas sin filtrar y filtradas por un pasabajos.
pasabajos
Los detectores no lineales p

pueden ser de ley
y
Para
P
recuperar seales
l di
digitales
it l se analizaron
li
18-01-2012
(MS, 4-7)
18-01-2012
Pgina
99
(MS, 4-8)
Si una portadora senoidal (fC) se modula en frecuencia
con una moduladora
d l d
senoidal
id l (fm) se obtiene
bi
lla
g
expresin
p
p
para la denominada FM:
siguiente
f C (t) cos (C t sen m t)
f C (t)
( ) cos C t cos ( sen m t)) - sen C t sen ( sen m t))
Donde es el ndice de Modulacin.

Modulacin
Si la mxima variacin de fase instantnea de la onda
modulada es pequea (<</2), se tiene la denominada
FM de Banda Angosta:
(MS, 4-8)
Si se compara una seal de FM de Banda Angosta
con una seal de AM:
f C (t) cos C t - sen m t sen C t
FM Banda Angosta
f C (t) cos C t m cos m t cos C t
AM
En AM la portadora y las bandas laterales estn en

fase, mientras que en FM BA estn en contrafase.
Expresando las ecuaciones de AM y FM BA en
j t -j t j t
fasores:
f C (t) RE e
f C (t) cos C t - sen m t sen C t

18-01-2012
Pgina
100
(MS, 4-8)
Se ha visto que la salida de un modulador balanceado
genera una seal de Doble Banda Lateral (DSB), o sea
sin portadora o portadora suprimida
suprimida.
Si a este modulador balanceado se le suma la
portadora en fase se obtiene una seal de AM.
Entonces,
Entonces si se le suma la portadora con 90 grados de
desfasaje se obtiene una Modulacin en Fase de
Banda Angosta (siempre que sea <<1).
Y si a la operacin anterior se agrega la integracin
previa de la seal modulante se obtiene una
Modulacin
en Frecuencia
de Banda Angosta. 103
18-01-2012
Pgina
TCNICAS MODULACIN. MULTICANALIZACIN POR DIVISIN FRECUENCIA (MS,

(MS 4-11)
Detalle esquema del primer nivel, canales 1 y 12.
18-01-2012
Pgina
18-01-2012
1 e
2
e
2
m
m
f C (t) RE e jC t 1 Pginae-jm t e jm t
2
2
FM BA
AM
101
(MS, 4-8)
Diagramas
Di
Fasoriales de
FM BA y AM:
FM BA
AM
f C (t) RE e jC t 1 e-jm t e jm t
2
2
FM BA
m jm t
m
f C (t)18-01-2012
RE e jC t 1 e-jm t Pgina
e
2
2
AM
102

(MS 4-11)
Multicanalizacin en frecuencia de canales telefnicos
de 4 kHz de ancho de banda transmitidos en SSB con
envo de Banda Lateral Inferior.
60+48=108
312+240=552
12x4=48
18-01-2012
Pgina
104

(MS 4-11)
Detalle esquema del segundo nivel, grupos 1 y 5.
106
(MS, 4-8)
18-01-2012
Pgina
18-01-2012
Pgina
48x5=240
105

(MS 4-11)
Detalle de 2 esquemas para el tercer nivel, con 10
supergrupos. El L600 tiene 8 Bandas Laterales bajas y
j
2 altas. El U800 tiene las 10 Bandas Laterales bajas.
107
18-01-2012
Pgina
108

(MS 4-11)
El satlite usa 4 y 6 GHz para transmitir/recibir, con
anchos de banda de 500 MHz dividido en 12 bandas de
36 MHz
MHz.
18-01-2012
Pgina
109
COMPATIBILIDAD ELECTROMAGNETICA.
DEFINICIONES GENERALES
TEMA 11:
COMPATIBILIDAD
ELECTROMAGNETICA. RUIDO
ELECTROMAGNETICA
RUIDO.
Las definiciones estn tomadas de la Norma IEC 50:
Captulo Uno: INTRODUCCIN A LA

Captulo Tres: SISTEMAS
SISTEMAS DE
COMUNICACIN DIGITALES
Captulo Cinco: COMPORTAMIENTO DE LOS
SISTEMAS DE COMUNICACIONES:
LIMITACIONES DEBIDAS AL RUIDO
T
Transmisin
i i de
d la
l Informacin,
I f
i Modulacin
M d l i y
Ruido. Mischa Schwartz.
McGraw-Hill. 1
18-01-2012
Pgina
El grfico ilustra el concepto de Compatibilidad

Electromgntica:
Probabilidad
relativa
Las definiciones son (Cont.):
International Electrotechnical Vocabulary (IEV).
Disturbio Electromagntico (IEV 161-01-05):
Chapter 161: Electromagnetic Compatibility.
Cualquier fenmeno electromagntico el cual pueda

degradar la performance de un dispositivo
dispositivo, equipa
equipa-
Las
L d
definiciones
fi i i
son:
Compatibilidad Electromagntica (IEV 161
161-01-07):
01 07):
miento o sistema, o afectar adversamente a materia
Habilidad de un sistema para funcionar satisfactoria-
viviente o inerte.
mente en su ambiente electromagntico sin introducir
NOTA Un
NOTA:
U Disturbio
Di t bi Electromagntico
El t
ti puede
d ser un
disturbios intolerables a ninguno en dicho ambiente

ambiente.
ruido electromagntico,
g
, una seal no deseada o un
cambio en el propio medio de propagacin.
18-01-2012
Pgina
18-01-2012
Pgina
El grfico ilustra el concepto de relacin Seal/Ruido:
Seal
(Interferido)
Disturbio
(Interferente)
(I
t f
t )
S/N
18-01-2012
Pgina
Nivel de compatibilidad
Fuentes de Interferencia Electromagntica

Nivel4
18-01-2012
Pgina
18-01-2012
Pgina
Receptores de Interferencia
Electromagntica
Conductores de la lnea
18-01-2012
Pgina
18-01-2012
Pgina
8
Sumario
de Fuentes y Niveles
de Ruido Electromagntico
Perfil
transversal de Radio Interferencia
a mitad del Vano
18-01-2012
Pgina
9
RUIDO
INTRODUCCIN
RUIDO DE CUANTIZACIN EN PCM.

ESPACIAMIENTO DEL MISMO NIVEL (MS,
(MS 3-5)
Uno de los parmetros bsicos que caracteriza un

sistema de comunicaciones es la probabilidad de error
en un sistema
i t
di
digital
it l (OOK
(OOK, FSK PSK),
PSK) o lla relacin
l i
Para determinar el Ruido de Cuantizacin rms (root

mean square)) se usa la
l mxima
i
amplitud
lit d d
de P=2V
P 2V
(con V mx. amplitud positiva/negativa), y M niveles de
cuantizacin igualmente espaciados en a=P/M Volts.
seal-ruido ((S/N)) en un sistema analgico

g
((AM y FM).
)
error irrecuperable porque una
seal original
g
en el intervalo
Tambin se ver el inevitable ruido aditivo que est
Aja/2, o bien a una muestra en
siempre presente en los sistemas de transmisin

transmisin, sean
otro intervalo con ruido
digitales o analgicos.
18-01-2012
adicionado
adicionado.
Pgina
10

(MS 3-5)
El ruido de cuantizacin es igual a a/2, y genera un

error cuadrtico
d ti medio
di ((en V
Volts)
lt ) cuya E
Esperanza
a
2
estadstica (E) es:
2
2
2
E
1 a -a 2 d a
12
El valor p
promedio de este error es nulo,, mientras que
q
el valor rms del error es: a 12 a 2 3
La relacin seal ruido (S/N) toma 2 valores segn se
use la potencia mxima o la potencia promedio:
2
N 0 Pmx 3M 2 3n 2m
S0
2
N 0 Pprom M 2 1 n 2m
1
Donde m es el nmero de p
pulsos p
para codificar la
seal muestreada y n es el nmero de niveles de
codificacin
codificacin.
Pgina
13
DISEO SIST. DIGITAL DE COMUNIC. TPICO

(MS 1
(MS,
1-1)
1)
El ruido es
i
introducido
d id
durante la
transmisin.
El filtro del
receptor elimina
parcialmente el
p
ruido, pero
distorsiona an
ms la seal, y
falsea la
informacin
recibida
recibida.
18-01-2012
(M-1)a/2, cubren el intervalo A= (M-1)a.

La cuantizacin introduce un
deberse o bien a un valor de la
cuantizacin.
18-01-2012
Entonces, las amplitudes cuantizadas a/2; 3a/2; .
muestra de valor Aj puede
En los sistema digitales (PCM) se ha visto el ruido de
S0

(MS 3-5)
18-01-2012
Pgina
11

(MS 3-5)
Para cdigo binario (n=2) es: S0 N 0 4.8 6m dB
P
Pmx
La tabla muestra la
dependencia de la
relacin Seal a Ruido
(SNR) con el nmero de
niveles de cuantizacin
(M) y el Ancho de
B d
Banda.
Por ejemplo,
j p p
para un sistema de 128 niveles ((27) la
relacin S0/N0=47 dB, pero requiere 7 veces ms de
ancho de banda porque transmite 7 pulsos/muestra.
pulsos/muestra
18-01-2012
Pgina
14
RUIDO. RELACIONES DE ERROR EN LA

TRANSMISIN BINARIA (MS
(MS, 5
5-0)
0)
18-01-2012
Pgina
12
DISEO DE UN SISTEMA DIGITAL DE

COMUNICACIONES TPICO (MS,
(MS 1
1-1)
1)
Una secuencia de smbolos binarios es transmitida por
un sistema de comunicacin digital.
Los 2 filtros, uno en el transmisor y otro en el receptor,
representan tanto el filtrado natural como el filtrado
i l id a propsito.
incluido
it
Se usa modulacin de amplitud (AM), en el cual una
portadora senoidal ajusta su amplitud con la seal de
entrada (moduladora o modulante)
modulante).
18-01-2012
Pgina
15

(MS, 5
5-1)
1)
Se supone ruido n(t) con densidad de probabilidad
Analizaremos el ruido aditivo en un sistema de
gaussiana (ruido gaussiano) con valor promedio 0, o
transmisin de seales binarias en banda base.

Independientemente de la fuente de ruido (trmico o
sea E(n)=0.
E( ) 0
Si se toma una muestra de ruido en un tiempo
producido por el hombre) se analizar ruido con

fluctuaciones aleatorias como se muestra en la figura.
arbitrario t1 la probabilidad que la muestra obtenida

n(t1) caiga dentro de un dado intervalo (n, n+dn) es
igual a f(n)dn,
f(n)dn con: f n e-n

22
2 2
Este es el mtodo estadstico ms usado para el

tratamiento del ruido aditivo
aditivo.
Pgina
16
18-01-2012
Pgina
17
18-01-2012
Pgina
18

(MS, 5
5-1)
1)
Se supone conocida la varianza del ruido (2).
La figura muestra el diagrama tipo campana con
mximo
i
en ell origen
i
d
de esta
t ffuncin
i d
de d
densidad
id d d
de
probabilidad
p
obab dad gauss
gaussiana.
a a
El ancho
ancho de la curva
se toma igual
g
a la
desviacin estandar (),
donde f()=0,68.
18-01-2012
Pgina
19

(MS, 5
5-1)
1)
La potencia del modelo gaussiano reside en el
Teorema del Valor Central: La estadstica de una
suma de variables aleatorias tiende a la estadstica
gaussiana.
Si se estn
recibiendo
ibi d seales
l di
digitales
i l d
dell tipo
i NRZ
((encendido=1 y apagado=0)
p g
) con ruido aleatorio
superpuesto, puede ocurrir que se transmita:
1) U
Un 0 ((apagado)
d ) con ruido
id positivo
iti superpuesto
t d
de
amplitud tal que el receptor interpreta un 1 (encendido)
(
)
2) Un 1 (encendido) con ruido negativo superpuesto de
amplitud tal que el receptor interpreta un 0 (apagado).
(apagado)
18-01-2012
Pgina
20

(MS, 5
5-1)
1)

(MS, 5
5-1)
1)
Las anteriores preguntas pueden ser contestadas si se

conoce ell comportamiento
i
estadstico
d i d
dell ruido.
id
p g
una secuencia de p
pulsos RZ con p
pulsos
Supongamos
de amplitud A muestreados en forma triangular.
Se toma el nivel A/2 para decidir si hay un 1 un 0.

La
L fi
figura muestra llos 2 casos d
de error d
debido
bid all ruido:
id
p
como 0
1)) cuando un 1 es interpretado
2) cuando un 0 es interpretado como 1

(MS, 5
5-1)
1)
Surgen las siguientes preguntas:
1) Que tan frecuentemente ocurren en promedio estos
errores?
2) Es posible disminuir la frecuencia de los errores por
debajo de un nivel aceptable si se aumenta el nivel de
l seal?
la
l?
p
, Cunto
hayy que
q aumentar el nivel de
3)) Si es posible,
la seal?
4) O en su defecto Cul es el efecto de disminuir el
nivel del ruido sobre dicha cantidad de errores?
18-01-2012
Pgina
21

(MS, 5
5-1)
1)
Para que un 0 sea interpretado como un 1, el error
debe ser mayor que A/2 cuya probabilidad Pe0 es el
rea
b
bajo
j lla curva f0(v)
( ) entre
t A/2 e infinito
i fi it siendo
i d
v(t)=n(t)
( ) ( ) ((la p
probabilidad de error est centrada en A):
)
f0 v
e-v
22
2 2
Pe0 v Prob v>A/2
f v dv
0
A/2
18-01-2012
Pgina
22

(MS, 5
5-1)
1)
Para que un 1 sea interpretado como un 0, el error
18-01-2012
Pgina
23

(MS, 5
5-1)
1)
Los 2 tipos de errores corresponden a eventos
18-01-2012
Pgina
24

(MS, 5
5-1)
1)
Pero, de las grficas anteriores se observa que las
debe ser mayor que A/2 cuya probabilidad Pe1 es el
mutuamente excluyentes (un evento corresponde a
probabilidades de un error cuando se transmite un 0
rea
b
bajo
j lla curva f1(v)
( ) entre
t -infinito
i fi it y A/2 siendo
i d
cuando
d lla seal
l es 0 y ell otro
t a cuando
d lla seal
l es 1).
1)
un 1 son iiguales
l (Pe0 = Pe1).
)
ahora v(t)=A+n(t)
()
( ) ((ahora,, la probabilidad
p
de error est
Entonces,
Entonces las probabilidades Pe00 y Pe11 deben sumarse
sumarse.
Si tambin se supone
p
igual
g
p
probabilidad de ocurrencia
centrada en A):
A su vez,, la ocurrencia de un 0 un 1 tienen cada uno
de un 0 un 1 (P0 = P1), entonces la probabilidad de
f1 v
-(v-A)2 22
2 2
Pe1 v P
Prob
b v<A/2
A/2
18-01-2012
su probabilidad de ocurrencia (P0 y P1, con P0+P1=1).

O sea que la probabilidad de que ocurra un error (Pe)
A/2
f v ddv
es:
un error (Pe) es:
2
1
A
2
Pe 1- erf
e-y dy
con erf x
2
2 2
0
La funcin error (erf x) se encuentra tabulada en libros

de estadstica.
Pe P0 Pe0 P1Pe1
El cociente A/ se llama relacin S/N rms

rms.
Pgina
25
18-01-2012
Pgina
26
18-01-2012
Pgina
27

(MS, 5
5-1)
1)
La figura muestra la
probabilidad de error en
f
funcin
i d
de lla relacin
l i
S/N rms ((A/)) en dB.
Por ejemplo, Pe=10-4 si
A/=7.4 (17.4 dB), es
decir que 1 de cada 104
bits recibidos ser incorrectamente recibido.
18-01-2012
Pgina
28

(MS, 5
5-1)
1)
Para pulsos NRZ se puede hacer un anlisis similar al
hecho para pulsos RZ (encendido-apagado).
Los pulsos positivos/negativos son transmitidos con
amplit d A/2.
amplitud
A/2

(MS, 5
5-1)
1)
Si se transmiten 105
bits/s se cometer un
error cada 0.1
0 1 segundo.
segundo
Si la seal se aumenta
51% resulta A/=11.21,
y de Pe=10-4 se pasa a
Pe=10-8, es decir un bit
en error c/100 millones.
O un bit en error c/1000
segundos cuando se
transmiten
105 bits/s.
18-01-2012

(MS, 5
5-1)
1)
Hay un efecto umbral,
porque para un cambio
pequeo de la relacin
S/N (A/) el error pasa
d ser muy grande
de
d a
ser tolerable.
Por ejemplo, para una
relacin A/=10
A/ 10 veces
eces
20 dB la probabilidad
de error es menor que
10-66 .
Pgina
29

(MS, 5
5-1)
1)
La figura izquierda/derecha muestra la densidad de
probabilidad para pulsos negativos/positivos de
amplitud centradas en -A/2/+A/2.
A/2/+A/2
Entonces, en ambos sistemas (RZ y NRZ) la
probabilidad de error es igual para igual relacin S/N.
18-01-2012
Pgina
30
RUIDO. REL . LA TRANSMISIN BINARIA

NIVELES PTIMOS DE DECISIN (MS,
(MS 5-1)
5 1)
Para computar
p
la p
probabilidad de error en las seales
bipolares (NRZ) se tom arbitrariamente la amplitud 0,
mientras que en las seales encendido-apagado (RZ)
se tom la amplitud A/2.
A/2
Surge la pregunta Es posible disminuir la probabilidad
de error eligiendo
g
otro nivel de decisin?
O preguntado de otra forma Es posible obtener una
probabilidad de error mnima?
18-01-2012
Pgina
31

(MS 5-1)
5 1)
Como antes, supongamos tener una seal v(t)
18-01-2012
Pgina
32

(MS 5-1)
5 1)
La figura muestra la densidad de probabilidad para la
compuesta por una secuencia de pulsos bipolares
transmisin bipolar (NRZ).
(NRZ) con ruido

id gaussiano
i
superpuesto.
t
probabilidad de confundir un 0 con un 1,, pero

p
p
aumenta
minimizamos la probabilidad de error Pe.
Pgina
33

(MS 5-1)
5 1)
Dada la simetra de ambas funciones gaussianas es
fcil concluir que el valor ptimo es d=0, suponiendo
Se
S observa
b
que ell aumento
t positivo
iti d
de d disminuye
di i
lla
Para tomar la decisin si se transmiti un 1 un 0
18-01-2012
la probabilidad de confundir un 1 con un 0.
que los
l 0 y los
l 1 son igualmente
i
l
t probables.
b bl
Si hubiera ms 0 q
que 1 ((P0>P1), d se desplazara
p
hacia
la derecha (ms positivo), y viceversa si hubiera ms 1
Puesto que un detector o decodificador (demodulador)
que 0.
toma su decisin con la amplitud (d) de la muestra v(t)

es lgico que la deteccin se optimiza hallando el valor
ptimo de d, o sea el valor de d que minimiza Pe.
18-01-2012
Pgina
34
18-01-2012
Pgina
35
18-01-2012
Pgina
36

(MS 5-1)
5 1)

(MS 5-1)
5 1)
La expresin de la probabilidad de error para un nivel
El d ptimo (que determina la mnima probabilidad de
de decisin d arbitrario es:
Pe P0 Pe0 P1Pe1 P0 f 0 (v)dv

( )d P1 f1 ((v)dv
)d
La eleccin ptima
p
de d es la q
que minimiza Pe. Si se
deriva respecto de d se obtiene:
binarias permite relacionar la capacidad (en bits/s) de
probabilidad
b bilid d condicionales,
di i
l
f0(v)
( ) y f1(v),
( ) as como de
d
un sistema PCM con la transmisin de seales
las p
probabilidades de ocurrencia del 0 y del 1,, P0 y P1.
digitales por un canal de potencia de salida S,

S Ancho
d ptimo
f1 (d) P0
f 0 (d) P1
de Banda W, y con el ruido aditivo gaussiano de

varianza 2.
ptima de d es:
Que resulta en:
La probabilidad de error calculada para seales
error) depende de la forma de las 2 densidades de
Para el caso de seales bipolares (NRZ) la expresin
Pe
0 P0 f 0 (d) P1f1 (d)
d
CAPACIDAD INFORMACIN SISTEMAS PCM

SEAL RUIDO Y ANCHO BANDA (MS
SEAL,
(MS, 5
5-2)
2)
P
ln 0
A P1
Esta capacidad del sistema PCM representa la

velocidad
l id d d
de ttransmisin
i i d
de bit
bits con una d
dada
d
probabilidad de error.
18-01-2012
Pgina
37
18-01-2012
Pgina
38
18-01-2012
Pgina
39

SEAL,
(MS, 5
5-2)
2)

SEAL,
(MS, 5
5-2)
2)

SEAL,
(MS, 5
5-2)
2)
Esta capacidad del sistema PCM tiene la misma forma
Usando una transmisin binaria se deberan transmitir
Si el ancho de banda del canal de transmisin es W se

pueden transmitir 2W smbolos/s segn Nyquist.
Haciendo que 2W sea igual que 2nB (velocidad de
smbolos deseada), se tiene que:
que la expresin de Shannon para la mxima
n=log2 M
velocidad de bits (capacidad) libre de errores de un
pulso binarios por cada muestra.
La velocidad de transmisin es:

C 2B log 2 M 2B log 2 2n 2nB bits/s
canal con las mismas restricciones.

restricciones
C 2B log 2 M W log 2 m 2 bits/s
Si en lugar de codificar en dgitos binarios, los M
Se supone tener una seal analgica de entrada
niveles se codifican en n pulsos de m niveles de
cuantizada en M niveles.
Esta
E t seal
ld
de ancho
h de
d banda
b d B ha
h sido
id muestreada
t d
a la velocidad mnima de Nyquist
yq
de 2B muestras
amplitud cada uno,

uno o sea que M=mn.
Y la expresin
p
de la velocidad de informacin ahora
es:
por segundo.
18-01-2012
(M=2n)
Pgina
40
18-01-2012
C 2B log 2 M 2nB log 2 m bits/s

Pgina
41
Queda por resolver que valor de m se elige. Se podra

desear un valor de m lo ms grande posible.
Con m niveles posible, separados en a, e igualmente
probables, la potencia promedio de la seal se
encuentra promediando todos los niveles posibles.
18-01-2012
Pgina
42

SEAL,
(MS, 5
5-2)
2)

SEAL,
(MS, 5
5-2)
2)

SEAL,
(MS, 5
5-2)
2)
Suponiendo una transmisin bipolar (NRZ), los niveles

transmitidos son: a/2, 3a/2, (m-1)a/2. La
potencia promedio es:
De manera recproca, un aumento lineal del ancho de

banda reduce exponencialmente la potencia a usar.
Es evidente que tanto el espaciamiento a (caso de m
niveles) como la amplitud A (casos binarios RZ y NRZ)
dependen tanto de la varianza del ruido 2 como de la
probabilidad de error tolerable Pe.
p
Para el caso de m niveles el espaciamiento a debe ser

K (K>1) veces superior al ruido rms . De hecho, si K
es muy grande la probabilidad de error ser muy baja
baja.
Una buena aproximacin para estimar el error para m
niveles con espaciamiento a es utilizar las expresiones
obtenidas p
para seales binarias reemplazando
p
Ap
por a
m -1 a
2 a 3a
...
m 2 2
2
2 m -1
a
12
Despejando m de la anterior ecuacin y

reemplazando: C W logg 2 m 2 W logg 2 1 12S bits/s
2
O sea que el ancho de banda W se puede disminuir

linealmente si se incrementa exponencialmente la
potencia promedio S.
S Esto resulta muy ineficiente.
ineficiente
18-01-2012
Pgina
43
18-01-2012
Pgina
44
18-01-2012
Pgina
45

SEAL,
(MS, 5
5-2)
2)
2
Haciendo a=K y N= (potencia ruido) se tiene:
12S
C W log 2 1 2
a
12 S
C W log 2 1 2
K N
La cantidad S/N (relacin Seal-Ruido SNR)

relaciona
l i
las
l potencias
t
i promedio
di de
d la
l seal
lyd
dell
u do, y po
pone
eu
un lmite
e a la
a ca
cantidad
dad de niveles
e es a usa
usar.
ruido,
Consecuentemente, el ruido
d t
determina
i lla Capacidad
C
id d del
d l
porque
q p
pone un lmite
sistema ((C)) p
al nmero de niveles a que se
puede utilizar
utilizar.
18-01-2012
Pgina
46

SEAL,
(MS, 5
5-2)
2)

SEAL,
(MS, 5
5-2)
2)

SEAL,
(MS, 5
5-2)
2)
O sea que la Capacidad del sistema (C) est limitada

por el ancho de banda y por el ruido.
Entonces, el ruido determina la Capacidad del sistema
(C) porque pone un lmite al nmero de niveles a que
se puede
d utilizar.
tili
Shannon demostr q
que existe una
Capacidad mxima de transmisin
de dgitos binarios por un canal de
ancho de banda W, con potencias
promedio de seal S y de ruido N:
La anterior expresin de la Capacidad para la transmi-
18-01-2012
C W log 2Pgina
1
N
K=a/ de un sistema PCM de m niveles, entonces

para obtener la misma probabilidad de error que para
CONSIDERACIONES DEL RUIDO TRMICO

(MS 5-13)
(MS,
Entonces, este sistema PCM requiere 7 veces ms de

(MS 5-13)
(MS,
G nf
aleatorio de partculas. En un gas ideal si aumenta la
El Ruido de Disparo tambin tiene origen en el

movimiento aleatorio de partculas, pero en este caso
l partculas
las
t l ti
tienen una di
direccin
i promedio
di sobre
b lla
cual hay
y una variacin aleatoria (p.e.
(p flujo
j de
electrones en un tubo de rayos catdicos, o en un
semiconductor).
En
E ell Ruido
R id de
d Disparo
Di
l variacin
la
i i estadstica
t d ti sobre
b
el valor medio es proporcional a este valor medio y, por
lo tanto, su determinacin es compleja.
52
18-01-2012
Pgina
KT
2
W/Hz
W/H
K 11,38
381023 J/K ; T K
Donde K es la Constante de Boltzmann y T (grados
binario con igual

g
p
probabilidad de error.

(MS 5-13)
(MS,
48
d
densidad
id d espectral
t l es:
temperatura tambin aumenta la energa cintica de
49
Pgina
promedio del movimiento aleatorio de partculas, y su
las partculas en movimiento.
Pgina
18-01-2012
di it l o analgicos.
digitales
l i
potencia que el ptimo terico requerido para un canal
18-01-2012
Se
S ha
h visto
i t que para una transmisin
t
i i binaria
bi
i con A/
siempre presente en los sistemas de transmisin, sean
El Ruido Trmico est asociado al movimiento
veces superior.
Pgina
de seal que el sistema ptimo de Shannon para igual

ancho de banda (W) y potencia promedio de ruido (N).
Ruido de Disparo.
potencia promedio de seal igual a S

S=(9,2)
(9,2)2/12
/12=7
7
18-01-2012
Un sistema PCM requiere K2/12 (K

(K=a/
a/) ms potencia
El Ruido Trmico es igual a la energa cintica
Este ruido puede tener 2 orgenes: Ruido Trmico y
l transmisin
la
t
i i binaria
bi
i (10-5
10 5) se requerir
i una
12 S
C W log 2 1 2
K N
igual
gua a 9,
9,2 la
ap
probabilidad
obab dad de e
error
o es 10
0-5.
47
Ahora se ver el inevitable ruido aditivo que est
Si se asume el mismo valor de 9,2

, p
para la relacin
sin de dgitos binarios es de forma similar que la

expresin
i h
hallada
ll d para PCM:
PCM
50
Kelvin) es la temperatura absoluta

absoluta.
El espectro del Ruido Trmico es plano (Ruido
Blanco) hasta frecuencias del orden de 1013 Hz.
18-01-2012
Pgina
51

(MS 5-13)
(MS,

(MS 5-13)
(MS,
El Ruido Trmico fue analizado por J. B. Johnson en

1928 (Bell Laboratory).
experimentos junto con estudios complementarios
Sus experimentos,
de H. Shannon, demostraron que un Resistor
Metlico puede considerarse como un generador de
fluctuaciones de tensin con valor cuadrtico medio
dado por: v 2 4KTRB
K 1,381023 J/K
La anterior expresin del Ruido Trmico cuadrtico

medio de una resistencia implica que este ruido es
Blanco hasta frecuencias del orden de 1013 Hz,
Hz donde
comienzan a tener efectos los fenmenos cunticos.
Este Ruido Trmico cuadrtico medio se puede
expresar como: v 2 n 0 B donde n0/2 es la densidad
espectral del ruido (en Volts al cuadrado).
Usando la expresin del valor cuadrtico medio de las
fluctuaciones de tensin se obtiene:
Donde K es la Constante de Boltzmann y T (grados

Kelvin) la temperatura absoluta, R es la Resistencia
(Ohm) y B un ancho de banda arbitrario.
18-01-2012
Pgina
53
G n (f)
18-01-2012
n 0 v2
2KTR
2 Pgina
2B
54

(MS 5-13)
(MS,
Se puede demostrar que cualquier dispositivo pasivo y
li
lineal,
l sea elctrico,
l i
mecnico,
i
etc., tiene
i
asociado
i d un
p
estadstico
Ruido Trmico. Con comportamiento
similar al desarrollado para el resistor R.
Por ello,
ello para cualquier fuente de Ruido Trmico se
puede usar por analoga un resistor R libre de ruido y
un generador de ruido aleatorio: v 2 4KTRB
Para ello se usa el circuito
mostrado con generador
de tensin (Thevenin) o
de corriente (Norton).
18-01-2012
Pgina
55

(MS 5-13)
(MS,
La entrada de un receptor tiene una temperatura de
ruido trmico equivalente Ts (K) que representa el
ruido captado (p.e. desde el espacio por la antena).
Adems,
Ad ell receptor
t titiene una ttemperatura
t
d
de ruido
id
trmico propio Nn que se puede representar como un
ruido equivalente en la entrada Te (K).
Ambos ruidos se suman p
para dar un ruido total
representado por un temperatura T (K):
K(Ts Te )
G n (f)
2
KT
G n (f)
2
18-01-2012
Pgina
58
APLICACIONES A LAS COMUNICACIONES

ESPACIALES Y POR SATLITE (MS,
(MS 5-14)
Si AR y T son respectivamente el Rendimiento y el
rea
d
de Apertura
A
t
d lla A
de
Antena
t
R
Receptora,
t
lla potencia
t
i
p ser: SR G TST 4d 2 A R R
recibida en el receptor
Esta expresin relaciona las potencias transmitida y
recibida (ignora las prdidas en el medio transmisor
porque supone transmisin en espacio libre o vaco).
Normalmente las cantidades se expresan en dB
(10log10 para potencias):
SR
dBW
ST
18-01-2012
dBW
GT
dB
A R R
dB
4d 2
Pgina
dB
61

(MS 5-13)
(MS,
Un ejemplo es el Ruido Trmico producido por un
Resistor R=5 K a temperatura ambiente T=293 K
(T 20 C) en un ancho
(T=20
h d
de b
banda
d B=5
B 5 kH
kHz:
v 2 4KTRB 0.8
0 81012 V 2
O sea que:
La tensin rms equivalente de ruido es proporcional a

l raz
la
cuadrada
d d d
de lla resistencia
i t
i (R)
(R), d
dell ancho
h d
de
banda ((B)) y de la temperatura
p
((T).
)
Pgina
La tensin rms equivalente de ruido es proporcional

a la
l raz
cuadrada
d d d
de lla resistencia
i
i (R)
(R), d
dell ancho
h d
de
p
((T).
)
banda ((B)) y de la temperatura
Del circuito equivalente se tiene que la potencia de
ruido (N) disponible en un ancho de banda B es:
N
v 4KTRB 0.9 V
18-01-2012

(MS 5-13)
(MS,
56
v2
KTB n 0 B
4R
Y la correspondiente
densidad espectral de
potencia es:
G18-01-2012
n (f)
n 0 KT
2
2
W/Hz
Pgina
57

(MS 5-14)

(MS 5-14)
Los sistemas de transmisin satelitales operan en una

banda muy estrecha de frecuencia (B)
(B), lo que mejora la
relacin seal a ruido (SNR) porque se capta menos
ruido
id trmico
t i ya que ell producto
d t d
de lla d
densidad
id d
espectral de ruido (n0) por el ancho de banda (B) es la
potencia de ruido (n0B) captado..
Si la antena transmisora
irradiara una potencia ST
isotrpicamente la
densidad de potencia
(W/m2) a una distancia d
sera:
ST
Si la antena transmisora fuera directiva, es decir que

enfoca
f
su haz de transmisin para irradiar la potencia
ST, siendo GT la ganancia lograda por este enfoque,
entonces la potencia irradiada ahora ser: G T ST 4d 2
Si la antena es una parbola la ganancia GT ser igual
2
a: G T 4T A T
18-01-2012
4d 2
Pgina
59
Donde AT es el rea de
Apertura, T es el
Rendimiento y es la
Longitud de Onda.
18-01-2012
Pgina
60

Guia de Clases Teoricas - 2013

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Guia de Clases Teoricas - 2013

Transféré par

Droits d'auteur :

Formats disponibles

TEMA 2:

Herbert Taub. McGraw-Hill.

CONVERSIN DE NMEROS ENTRE BASES

As como el sistema decimal requiere de 10 smbolos

Es una notacin abreviada de:

8 103 3 102 2 101 5 100

Veremos la conversin de nmeros con parte fraccionaria

CONVERSIN DE BASE. FRACCIONES

CONVERSIN DE BASE. FRACCIONES

Convertir 65310: a) a base 2 y b) a base 5

La anterior divisin continua resulta igual a:

CONVERSIN DE BASE. EJEMPLOS

N r n A n r n-1A n-1 r1A1 r 0 A 0

Convertir 160610 a la base 12 usando los smbolos y

Esta forma es una notacin abreviada de:

CONVERSIN DE BASE. EJEMPLOS

Recordemos que significa un sistema de representacin

CONVERSIN DE NMEROS ENTRE BASES

Un nmero N expresado en base s se puede convertir a

Los nmeros binarios se utilizan como notacin para

Se observa que cada uno de los coeficientes A-1,A-2,A-3,...

En donde la parte entera o integral es A-1.

Ahora, la parte entera o integral es A-2.

CONVERSIN DE BASE. FRACCIONES

BASES OCTAL y HEXADECIMAL

Ejemplo: Convertir a la base 2 el nmero 653.6110

Las bases 8 (Octal) y 16 (Hexadecimal) tienen gran

653 0.5 0.0625 0.03125

BASES OCTAL y HEXADECIMAL

Para los 16 smbolos de nmeros que requiere el sistema

Para convertir a octal se divide el nmero binario en

Con la anterior convencin la conversin es directa, se

Tabla suma base 5

Las tablas para suma y multiplicacin en la base 2 son:

En otras bases ocurre lo mismo.

Realizar en base 2 las siguientes operaciones y verificar los

En la base decimal la multiplicacin de un nmero por una

Las reglas de llevar

Ejemplo operaciones de suma y multiplicacin en base 5:

Tabla multiplicacin base 5

Para hacer operaciones aritmticas en otras base tambin

Las tablas para suma y multiplicacin en la base 5 son:

Las operaciones aritmticas en base 10 dependen de un

Los nmeros negativos en cualquier base se pueden

mayor o menor, nmero positivo o negativo, etc.).

El complemento a 2 (XC) de un nmero X<1 se obtiene:

2) Complementando (cambiando de 0 a 1 y viceversa) los

Si ahora consideramos el caso que X>Y el resultado ser

Este resultado es correcto y no requiere ninguna accin

Si queremos restar dos nmeros positivos, basta con

el resultado tendr el signo correcto.

Supongamos que queremos restar X a Y. Entonces

Si X<Y el resultado ser un nmero positivo y exceder

Vimos que el resultado de restar X a Y, ambos nmeros

Adems, se observa que en notacin complemento a 2

Por otra parte

Los ceros (0) en el extremo derecho de una fraccin (X) no

1) Haciendo igual a 1 el dgito correspondiente al 1 menos

Se observa que los 3 dgitos menos significativos del

Por lo tanto, para complementar a 2 un nmero binario se

Por ejemplo, el complemento a 2 de X=.1101011002 es:

Para ello debemos definir previamente el concepto de

Si el nmero es negativo (A<1) se utiliza la notacin