Experimento 8:

Simulac
ao do Quartus II
Disciplina: EN2609 Eletr
onica Digital.

Discentes:
Fernando Henrique Gomes Zucatelli
Lucas Ribeiro Lopes Cardoso
Samuel Ribeiro
Vitor Eiji Moracima

Turma: A/Noturno
Profo Dr. Rodrigo Reina Mu
noz.

Santo Andr
e
29 de Novembro 2012

Sumario
1
2

OBJETIVOS
PARTE EXPERIMENTAL
2.1 Materiais e equipamentos . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2 Procedimentos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1
1
1
1

RESULTADOS E DISCUSSAO

CONCLUSAO

OBJETIVOS

O objetivo deste experimento e implementar no Quartus II um decodificador 74138 e

obter algumas funcoes logicas dele e depois realizar transferencia serial de dados com o
multiplexador 74151 e o decodificador 74138.

PARTE EXPERIMENTAL

2.1 Materiais e equipamentos

Software Quartus II

2.2 Procedimentos
A Figura 1 apresenta os CIs simulados no Quartus II.

(a) 74LS151

(b) 74LS138

Figura 1: data sheet CI 74LS151 e 74LS138

A equacao (1) apresenta as 2 funcoes logicas implementadas no simulador Quartus II
conforme indica a Figura 2.
O circuito da transferencia serial de dados com o multiplexador 74151 e o decodificador
74138 encontra-se na Figura 3 cujos dados transmitidos estao na equacao (2)

A + CBA

S1 = C B

(1)

+ CB A + CBA
S2 = C BA

x0 = 1; x1 = 0; x2 = 1; x3 = 0; x4 = 1; x5 = 1; x6 = 0; x7 = 1;

(2)

A Figura 3 exibe o circuito montador no simulador para implementar a transferencia

de dados serial conforme designado pela equacao (2)

Figura 2: Circuito desenhado no simulador Quartus II para a eq. (1)

Figura 3: Circuito desenhado no simulador Quartus II para a eq. (2)

RESULTADOS E DISCUSSAO

Os resultados simulados estao nas figuras 4 e 5

Na Figura 4 nota-se para S1 esta em 1apenas para as combinacoes 0 e 3 (000, 011).
Por sua vez a sada S2 que seu nvel logico e 1apenas para as combinacoes 5, 6 e 7 (101,
110 e 111) das entradas A, B, C.

Figura 4: Resultado do circuito da figura 3 no Quartus II para a eq. (1)

A Figura 5 verifica-se a transmissao serial dos dados X em (2) pelos nveis de Y M

no intervalo de 0 a 4 ms (X = x0 x1 x2 x3 x4 x5 x6 x7 = 10101101), sendo que cada sada
do decodificador recebe o respectivo bit na sua sada Y Di ; i = 0, ..., 7, assim temos
que Y Di = xi enviado serialmente. No proximo ciclo nao ha dados a serem enviados
entao Y M = 0, e este valor e mostrado na respectiva sada Y Di do instante de tempo
correspondente.

Figura 5: Resultado do circuito da figura 3 no Quartus II para a eq. (2)

CONCLUSAO

Conclui-se que a implementacao das funcoes logicas no simulador foi bem sucedida
tal como a transmissao serial. Em ambos os casos nao foi dificil construir o circuito
no simulador mas foi complicado compreender a sequencia de passos necessarios para
compilar o programa e executar a simulacao adequadamente.