1 Revisao Logica Combinacional Rev2013

1
CAPTULO 1 REVISO DE LGICA COMBINACIONAL

Sumrio
1.1. Sistemas de Numerao ......................................................................................................... 3
1.1.1.
Converso Decimal Binria ....................................................................................... 3
1.1.2.
Converso Binria Decimal....................................................................................... 3
1.1.3.
Converso Binria Hexadecimal ............................................................................... 4
1.1.4.
Converso Decimal Hexadecimal.............................................................................. 5
1.2. Portas Lgicas ........................................................................................................................ 6

1.2.1. Porta AND ......................................................................................................................... 6
1.2.2. Porta OR............................................................................................................................ 6
1.2.3. Porta NOT ......................................................................................................................... 6
1.2.4. Porta XOR ......................................................................................................................... 7
1.2.5. Porta XNOR....................................................................................................................... 7
1.2.6. Porta NAND....................................................................................................................... 8
1.2.7. Porta NOR ......................................................................................................................... 8
1.3. Teoremas da lgebra Booleana ............................................................................................. 9
1.3.1. Identidades Booleanas ....................................................................................................... 9
1.3.2. Propriedades Associativa e Distributiva ............................................................................. 9
1.3.3. Identidades Auxiliares ..................................................................................................... 10
1.3.4. Teoremas de DMorgan ................................................................................................... 10
1.4. Equivalncia entre Blocos Lgicos ...................................................................................... 11
1.5. Mapa de Veitch-Karnaugh .................................................................................................. 12
1.5.1. Mapa de Veitch-Karnaugh de 3 variveis......................................................................... 12
1.5.3. Exemplos de utilizao do Mapa de Veitch-Karnaugh ..................................................... 15
1.6. Exerccios de Fixao ........................................................................................................... 16
Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional
Prof. Marcelo Wendling
2
CAPTULO 1 REVISO DE LGICA COMBINACIONAL
O campo da eletrnica digital basicamente dividido em duas reas: Lgica Combinacional e
Lgica Sequencial. Nesse primeiro captulo, vamos revisar os principais itens de lgica
combinacional necessrios para o desenvolvimento de sistemas que utilizam lgica sequencial.
Aps esse captulo voc dever ser capaz de:
(1) Fazer a converso de nmeros entre as bases decimal, binria e hexadecimal;
(2) Compreender o funcionamento das portas lgicas tais como seus smbolos, funes,
equivalncias e os teoremas da lgebra booleana;
(3) Utilizar o Mapa de Veitch-Karnaugh como ferramenta de simplificao de circuitos
lgicos; e
(4) Revisar, atravs de exerccios, a montagem de projetos de circuitos combinacionais.
3
1.1. Sistemas de Numerao
Sobre Sistemas de Numerao, o principal item a ser utilizado so as converses entre as
bases decimal, binria e hexadecimal.
1.1.1. Converso Decimal Binria
Para a converso entre as bases Decimal e Binria utilizamos a tcnica das divises
sucessivas, onde dividimos o nmero a ser convertido pelo valor da base pretendida, no caso,
dividimos o valor a ser convertido por 2, que corresponde base. Utilizamos os restos dessas
divises como sendo um dos algarismos do nmero convertido. Ao quociente dessa diviso,
aplicamos uma nova diviso e novamente utilizamos o resto como algarismo. Esse processo se
repete at que o quociente da diviso Q(x) seja menor que o valor da base, ou seja, at que Q(x) seja
igual a 0 ou 1, onde se pegam todos os restos e o ltimo quociente, a partir dele, formando o
nmero convertido. A figura 1.1 ilustra o processo de converso do nmero 19 na base decimal para
a base 2 ou binria.
Figura 1.1 Processo de converso de um nmero decimal para a base binria.
Logo, a partir da figura 1.1, observamos que o nmero decimal 19 convertido para a base 2
equivale a 100112.
1.1.2. Converso Binria Decimal
Para a converso de um nmero binrio para um nmero decimal, utilizamos o processo da

Notao Posicional (NP), onde busca-se estabelecer o peso relativo de cada algarismo expresso pelo
nmero.
Considere um nmero binrio de n dgitos bn ...b3b2 b1b0 , para convert-lo para decimal
utilizando o processo da Notao Posicional, precisamos da equao (1) expressa abaixo:
4
n
NP(bn ...b3b2b1b0 ) bi 2i b0 20 b1 21 b2 2 2 b3 23 ... bn 2 n

i 0
(1)
onde NP o valor do nmero convertido para decimal. Utilizando como exemplo a converso do
nmero binrio 100112 para decimal temos:
4
NP(10011) bi 2i 1.20 1.21 0.2 2 0.23 1.2 4 19

i 0
1.1.3. Converso Binria Hexadecimal
Cada 4 dgitos binrios resultam em 1 dgito hexadecimal e vice-versa. Para realizar a

converso basta fazer uso da tabela 1.1 abaixo:
Tabela 1.1 Converso entre nmeros binrios e hexadecimais.
Binrio
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Hexadecimal
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
Vamos utilizar como exemplo a converso do nmero 110011101 2 para a base hexadecimal.
Separando o nmero binrio de 4 em 4 algarismos, completando com 0 o ltimo conjunto de 4
algarismos caso esteja incompleto, e consultando a tabela 1.1 obtemos:
Binrio
Hexa
0001
1
1001
9
1101
D
Logo, o nmero binrio 1100111012 equivale 19Dh.
5
1.1.4. Converso Decimal Hexadecimal
Para essa converso, os mecanismos das Divises Sucessivas e Notao Posicional podem
ser aplicados, porm a maneira mais fcil utilizar a base binria como ponte, ou seja, converter
primeiramente o nmero para a base binria e depois para a base escolhida, no caso decimal ou
hexadecimal, por um desses processos. Inicialmente, isso parece dobrar o trabalho, porm, com
prticas nas converses anteriores, a converso entre as bases decimal e hexadecimal utilizando a
base binria como ponte se torna muito mais fcil e rpida.
6
1.2. Portas Lgicas
Continuando os itens de reviso, vamos relembrar as sete portas lgicas: as portas lgicas
bsicas (AND, OR e NOT), as comparadoras (XOR e XNOR) e as universais (NAND e NOR).
Vamos relembrar seus smbolos eltricos, tabelas-verdade e diagrama de ligao a partir de chaves
NA e NF.
1.2.1. Porta AND

A figura 1.2 apresenta o smbolo padro, a tabela-verdade e o diagrama de ligao da porta
AND.
a
0
0
1
1
(a)
b
0
1
0
1
y
0
0
0
1
(b)
(c)
Figura 1.2 Porta lgica AND e seu (a) smbolo padro, (b) tabela-verdade e (c) diagrama de ligao.
1.2.2. Porta OR
OR.
a
0
0
1
1
(a)
b
0
1
0
1
y
0
1
1
1
(b)
(c)
Figura 1.3 Porta lgica OR e seu (a) smbolo padro, (b) tabela-verdade e (c) diagrama de ligao.
1.2.3. Porta NOT

NOT.
a
0
1
y
1
0
(b)
(c)
(a)
Figura 1.4 Porta lgica NOT e seu (a) smbolo padro, (b) tabela-verdade e (c) diagrama de ligao.
1.2.4. Porta XOR

XOR. Por serem portas comparadoras, tanto as portas XOR quanto as XNOR s possuem 2 entradas.
a
0
0
1
1
(a)
b
0
1
0
1
y
0
1
1
0
(b)
(c)
Figura 1.5 Porta lgica XOR e seu (a) smbolo padro, (b) tabela-verdade e (c) diagrama de ligao.
1.2.5. Porta XNOR

XOR.
a
0
0
1
1
(a)
b
0
1
0
1
y
1
0
0
1
(b)
(c)
Figura 1.6 Porta lgica XNOR e seu (a) smbolo padro, (b) tabela-verdade e (c) diagrama de ligao.
8
1.2.6. Porta NAND
XOR.
a
0
0
1
1
b
0
1
0
1
y
1
1
1
0
(a)
(b)
(c)
Figura 1.7 Porta lgica NAND e seu (a) smbolo padro, (b) tabela-verdade e (c) diagrama de ligao.
1.2.7. Porta NOR

XOR.
a
0
0
1
1
b
0
1
0
1
y
1
0
0
0
(a)
(c)
(b)
Figura 1.8 Porta lgica NOR e seu (a) smbolo padro, (b) tabela-verdade e (c) diagrama de ligao.
9
1.3. Teoremas da lgebra Booleana
Vamos apresentar agora os principais teoremas da lgebra booleana:
1.3.1. Identidades Booleanas
Cada identidade booleana pode ser demonstrada a partir das operaes AND, OR e NOT. A
tabela 1.2 demonstra essas identidades.
Tabela 1.2 Identidades Booleanas
AND
a.0=0
a.1=a
a . a = 0
a.a=a
OR
a+0=a
a+1=1
a + a = 1
a+a=a
NOT
0 = 1
1 = 0
a = a
1.3.2. Propriedades Associativa e Distributiva
A tabela 1.3 demonstra essas propriedades.
Tabela 1.3 Propriedades Associativa e Distributiva
Associativa
Distributiva
OR
(a + b) + c = a + (b + c)
a+b=b+a
AND
(a . b) . c = a . (b . c)
a.b=b.a
A propriedade distributiva tambm vlida em lgebra booleana:
a . (b + c) = a.b + a.c
Na lgebra booleana, tambm valida a 2 lei da distributiva:
(a + b) . (a + c) = a + b.c
Prova: (a + b) . (a + c) = a.a + a.c + b.a + bc = a + a.c + a.b + b.c = a . (1 + c + b) b.c = a.1 + b.c = a + b.c
10
1.3.3. Identidades Auxiliares
So utilizadas para simplificar funes booleanas. Abaixo, demonstramos essas identidades.

1. a + a.b = a
2. a + a.b = a + b
Lembrando: a = a + a.b
3. a + a.b = a + b
4. a + a.b = a
5. a + a.b = a
6. a + a.b = a
7. a + a.b = a + b
8. a + a.b = a + b
1.3.4. Teoremas de DMorgan
1. O complemento dos produtos idntico soma dos complementos.

(a . b) = a + b
2. O complemento da soma idntico ao produto dos complementos.

(a + b) = a . b
11
1.4. Equivalncia entre Blocos Lgicos
A tabela 1.4 apresenta blocos lgicos e seus blocos equivalentes.
Tabela 1.4 Blocos Lgicos e seus Blocos Equivalentes.
Bloco Lgico
Bloco Equivalente
12
1.5. Mapa de Veitch-Karnaugh
O Mapa de Veitch-Karnaugh uma das ferramentas mais utilizadas na eletrnica digital na
simplificao de circuito combinacionais. Como nosso objetivo fazer uma reviso sobre os
conceitos j estudados, sero mostrados abaixo as estruturas do mapa de Veitch-Karnaugh para 3, 4
e 5 variveis, utilizando como endereamento das variveis o cdigo de Gray.
1.5.1. Mapa de Veitch-Karnaugh de 3 variveis
Como conceituado anteriormente, para uma simplificao no mapa de Karnaugh, basta

colocar o valor da sada de cada linha da tabela verdade no mapa, utilizando os endereos
codificados por cdigo de Gray, e laar clulas adjacentes potncias de 2. Para cada lao utilizado,
buscar as variveis que no alteram seu valor durante a extenso das clulas marcadas. Aps isso
cada lao gera um termo na expresso do circuito. A estrutura do mapa de Veitch-Karnaugh de 3
variveis descrita na figura 1.9.
Figura 1.9 Mapa de Veitch-Karnaugh de 3 variveis. (FLOYD)
Utilizando a mesma estrutura do cdigo de Gray, a figura 1.10 mostra o mapa de Karnaugh
para 4 variveis. Na simplificao, utilizam-se os mesmo conceitos citados no item 1.5.1.
13
Utilizando a mesma estrutura do cdigo de Gray, a figura 1.11 mostra o mapa de Karnaugh
para 5 variveis e como utiliz-lo. Na simplificao, utilizam-se os mesmo conceitos citados no
item 1.5.1.
14
15
1.5.3. Exemplos de utilizao do Mapa de Veitch-Karnaugh
A figura 1.12 mostra alguns exemplos de utilizao de Mapas de Veitch-Karnaugh de 3 e 4

variveis:
Figura 1.12 Exemplos de utilizao do Mapa de Veitch-Karnaugh de 3 e 4 variveis. (FLOYD)
16
1.6. Exerccios de Fixao
1. Converta os seguintes nmeros decimais para nmeros binrios:
(a) 25
(b) 33
(c) 45
(d) 128
(e) 567
(f) 48
2. Converta os seguintes nmeros decimais para nmeros hexadecimais:

(a) 8
(b) 28
(c) 38
(d) 58
(e) 99
(f) 128
3. Converta os nmeros abaixo para decimal:

(a) 101101101102
(b) 1001011012
(c) 1775648
(d) 111FFA16
(e) FACAh
(f) 1110110100112
(g) 123456789Ah
(h) ABCDEh
4. Converta cada um dos nmeros abaixo para as bases pedidas:

(a) 1010012 = (
)8
(b) 101011012 = (
)16
(c) 111010012 = (
)10
(d) 101011012 = (
)8
17
(e) 111010010102 = (
)8
(f) 111010010102 = (
)h
(g) 76548 = (
(h) 765348 = (
(i) 76348 = (
)10
)16
)2
(j) FACAF0CA16 = (
(k) DED016 = (
)2
)8
6. Expresse cada nmero decimal a seguir em um nmero binrio do tipo sinal-magnitude de 8

bits:
(a) + 29
(b) + 78
(c) 90
(d) + 121
(e) 11
(f) 123
(g) + 67
(h) 51
(i) 39
(j) + 88
(k) 77
7. Expresse cada nmero decimal a seguir em um nmero binrio do tipo complemento de 2 de

8 bits:
(a) 12
(b) 28
(c) 98
(d) 102
(e) 56
(f) 97
(g) 77
(h) 111
18
8. Determine o valor decimal de cada nmero sinalizado a seguir na forma sinal-magnitude:
(a) 100010012
(b) 100101102
(c) 010101012
(d) 010010102
(e) 101010102
(f) 111100002
(g) 000011112
(h) 100100102
9. Determine o valor decimal de cada nmero sinalizado a seguir na forma complemento de 2:

(a) 100100112
(b) 010111102
(c) 101100012
(d) 110010002
(e) 101011112
(f) 001100102
(g) 001000102
(h) 100011102
10. Obtenha as expresses booleanas a partir dos circuitos lgicos abaixo:
(a)
(b)
19
(c)
11. Obtenha as tabelas verdade e implemente os circuitos lgicos a partir das expresses
booleanas abaixo:
(a)
(b)
(c)
(d)
12. Obtenha as tabelas verdade a partir dos circuitos lgicos abaixo:
(a)
(b)
(c)
13. Demonstre que:
20
14. Um aparelho de ar-condicionado controlado por quatro variveis: temperatura, T,

umidade, U, horrio do dia, H; e o dia da semana, D, que so definidas por;
1 T 780 F
T=
0 outra condio
1 U 85%
U=
0 outra condio
1 entre 8h00 e 17h00
H=
0 outra condio
1 Segunda a sexta
D=
0 outra condio
O ar-condicionado deve ser ligado (1) em qualquer uma das circunstncias dadas abaixo:
1. A temperatura ultrapassa 780F, horrio do dia esta entre 8h e 17h e no final de semana;
2. A umidade excede 85% e final de semana;
3. A umidade excede 85%, a temperatura ultrapassa 78F, e um dia semanal;
A partir das condies descritas acima, implemente o circuito lgico simplificado,

responsvel pelo controle desse ar-condicionado, utilizando como ferramenta de simplificao o
mapa de Veitch-Karnaugh.
15. A figura a seguir mostra a interseo de uma via preferencial com uma outra secundria.
Vrios sensores deteco de veculos esto colocados ao longo das mos de direo C e D (via
principal) e A e B (via secundria). A sada de tais sensores est em nvel lgico BAIXO quando
nenhum veculo foi detectado, e no nvel lgico ALTO quando pelo menos um veculo estiver sido
detectado. O sinal de trfego no cruzamento deve ser controlado como se segue:
1. A luz do sinal leste-oeste (LO) dever ser verde, sempre que houver veculos em ambas as
mos de direo C e D.
21
2. A luz LO dever estar verde, sempre que houver veculos ou em C ou em D, estando A ou B
sem nenhum veculo detectado.
3. A luz do sinal norte-sul (NS) dever ser verde sempre que houver veculos em A e B,
estando C ou D desocupados.
4. A luz NS dever estar verde, quando ou A ou B estiver ocupado, enquanto C e D esto
ambas vazias.
5. A luz LO deve estar verde quando nenhum veculo tiver sido detectado pelo sensor.
Usando as sadas dos sensores A, B, C e D como entradas, projete um circuito lgico

simplificado, para controlar os sinais LO e NS. As sadas LO e NS devero ir para nvel lgico
ALTO quando a luz correspondente s mesmas estiver verde.
16. Determine as expresses booleanas dos circuitos abaixo:

a.
22
b.
c.
d.
23
17. Implemente os circuitos lgicos simplificados a partir das tabelas verdade abaixo:
a.
b.
18. Desenhe o sinal de sada do circuito abaixo:
19. Mostre que o circuito abaixo um ou exclusivo:
24
20. Mostre que o circuito abaixo um coincidncia:
21. Esquematize o circuito ou exclusivo utilizando apenas portas NOR.
22. Esquematize o circuito coincidncia utilizando apenas portas NAND.
23. Uma mquina possui quatro motores. Os motores tm uma seqncia de operao definida
por botoeiras (A, B, C e D), de tal forma que a somatria das potncias dos motores em
funcionamento no ultrapasse 120HP. Caso isto ocorra, o sistema deve retirar o motor de
menor potncia em funcionamento. Se a somatria continuar maior que o limite
mencionado, o segundo motor de menor potncia deve ser retirado, e isto deve ser repetido
at que o limite de 120HP no seja excedido.
Considerando-se: M1 = 20HP, M2 = 30HP, M3 = 70HP e M4 = 100HP. =, e que A aciona

M1, B aciona M2, C aciona M3 e D aciona M4. Projete um circuito lgico que satisfaa a
exigncia citada.
24. Projetar um circuito lgico para realizar o controle de um silo de armazenamento de gros.
Observe a figura abaixo:
25
Os elementos A, B e C so os sensores de entrada que monitoram o nvel mximo, mnimo e
a presena do caminho, respectivamente. Os elementos S 1 e S2 so as sadas, motores que
comandam a abertura e o fechamento dos compartimentos de enchimento e esvaziamento do
silo. As seguintes condies devem ser respeitadas na implementao do sistema de controle:
a.
se a quantidade de gros estiver abaixo do nvel mnimo, deve-se desligar S1 e ligar S2

para realizar o armazenamento de gros;
b. se o silo tiver um nvel de gros acima do mnimo e o sensor C acusar a presena de um
caminho, a sada S1 pode ser aberta;

c.
quando atingir o nvel mximo, automaticamente a sada S 2 deve ser desligada;
d. se o sensor A acusar nvel mximo e o sensor B acusar que o silo est vazio, um sinal de
alarme deve ser acionado;

e.
os gros somente sero liberados para o caminho se o nvel de armazenamento estiver

acima do mnimo.
25. Projete um circuito multiplexador de 8 entradas. O circuito deve possuir um sinal de

habilitao, ativo baixo, que habilita a operao do mesmo. A tabela verdade, a funo de
sada, e o esquemtico do circuito devem ser apresentados.
26. Projete um circuito combinacional cujas entradas so: CH 1, CH2, CH3 e CH4, e que
acionadas na seqncia, CH1 a CH4, faam aparecer em um display do tipo 7 segmentos
anodo comum as letras: A, L, E, e H, respectivamente. Considere:
- nunca acontecer que todas as chaves estejam desligadas;
- nunca duas ou mais chaves podem estar ligadas simultaneamente;
A tabela verdade, as funes booleanas de sada bem como o circuito esquemtico devem
ser apresentados na soluo.
27. Projete um circuito multiplexador 8:1 a partir de circuitos multiplexadores 2:1.
26
28. Projete um sistema digital que divida um nmero binrio de 4 bits por 2 para produzir o
quociente binrio de 3 bits (parte inteira). Assuma que o nmero binrio de entrada est na
faixa de 010 a 1210 e que os nmeros de 1310 a 1510 nunca ocorrero como entrada.
29. Usando um nico circuito decodificador 3X8, mais portas lgicas adicionais, implemente as
seguintes funes booleanas: F1(A,B,C) = (0,1,4) e F2(A,B,C) = (0,4,6,7)
A tabela de operao do decodificador :
ENTRADAS
A B C Z0
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Z1
1
0
1
1
1
1
1
1
Z2
1
1
0
1
1
1
1
1
SADAS
Z3 Z4
1
1
1
1
1
1
0
1
1
0
1
1
1
1
1
1
Z5
1
1
1
1
1
0
1
1
Z6
1
1
1
1
1
1
0
1
Z7
1
1
1
1
1
1
1
0
30. Responda:
a. Qual a funo de um circuito multiplexador?
b. Qual a funo de um circuito decodificador?
c. Qual a funo de um circuito codificador?
d. Qual a funo de um circuito comparador de magnitude?
e. Qual a principal diferena existente entre um circuito decodificador e um circuito
demultiplexador?

1 Revisao Logica Combinacional Rev2013

Transféré par

Informations du document

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

1 Revisao Logica Combinacional Rev2013

Transféré par

Droits d'auteur :

Formats disponibles

1

CAPTULO 1 REVISO DE LGICA COMBINACIONAL

Converso Decimal Binria ....................................................................................... 3

Converso Binria Decimal....................................................................................... 3

Converso Binria Hexadecimal ............................................................................... 4

Converso Decimal Hexadecimal.............................................................................. 5

1.2. Portas Lgicas ........................................................................................................................ 6

Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional

Prof. Marcelo Wendling

Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional

Prof. Marcelo Wendling

Figura 1.1 Processo de converso de um nmero decimal para a base binria.

Para a converso de um nmero binrio para um nmero decimal, utilizamos o processo da

Prof. Marcelo Wendling

NP(bn ...b3b2b1b0 ) bi 2i b0 20 b1 21 b2 2 2 b3 23 ... bn 2 n

NP(10011) bi 2i 1.20 1.21 0.2 2 0.23 1.2 4 19

1.1.3. Converso Binria Hexadecimal

Cada 4 dgitos binrios resultam em 1 dgito hexadecimal e vice-versa. Para realizar a

Tabela 1.1 Converso entre nmeros binrios e hexadecimais.

Logo, o nmero binrio 1100111012 equivale 19Dh.

Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional

Prof. Marcelo Wendling

Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional

Prof. Marcelo Wendling

1.2.1. Porta AND

1.2.3. Porta NOT

Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional

Prof. Marcelo Wendling

1.2.4. Porta XOR

1.2.5. Porta XNOR

Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional

Prof. Marcelo Wendling

1.2.7. Porta NOR

Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional

Prof. Marcelo Wendling

1.3.1. Identidades Booleanas

Tabela 1.2 Identidades Booleanas

1.3.2. Propriedades Associativa e Distributiva

A tabela 1.3 demonstra essas propriedades.

Tabela 1.3 Propriedades Associativa e Distributiva

A propriedade distributiva tambm vlida em lgebra booleana:

Na lgebra booleana, tambm valida a 2 lei da distributiva:

Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional

Prof. Marcelo Wendling

So utilizadas para simplificar funes booleanas. Abaixo, demonstramos essas identidades.

1. O complemento dos produtos idntico soma dos complementos.

2. O complemento da soma idntico ao produto dos complementos.

Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional

Prof. Marcelo Wendling

Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional

Prof. Marcelo Wendling

1.5.1. Mapa de Veitch-Karnaugh de 3 variveis

Como conceituado anteriormente, para uma simplificao no mapa de Karnaugh, basta

Figura 1.9 Mapa de Veitch-Karnaugh de 3 variveis. (FLOYD)

1.5.2. Mapa de Veitch-Karnaugh de 4 variveis

Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional

Prof. Marcelo Wendling

Figura 1.10 Mapa de Veitch-Karnaugh de 4 variveis. (FLOYD)

1.5.2. Mapa de Veitch-Karnaugh de 5 variveis

Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional

Prof. Marcelo Wendling

Figura 1.11 Mapa de Veitch-Karnaugh de 5 variveis. (FLOYD)

Curso de Lgica Sequencial Cap. 1: Reviso de Lgica Combinacional

Prof. Marcelo Wendling