Aspectos generales de los DsPIC33EP/PIC24EP

DsPICs33EP/PIC24EP

Aspectos generales de los DsPIC33EP/PIC24EP

Aspectos generales de los DsPIC33EP/PIC24EP

Familia DsPIC33EP
DsPIC33EP256MU806
DsPIC33EP256MU810
DsPIC33EP256MU814
DsPIC33EP512MU806
DsPIC33EP512MU810
DsPIC33EP512MU814

Aspectos generales de los DsPIC33EP/PIC24EP

Rendimiento del CPU

Operacin de 3.0V a 3.6V, -40C a +125C, DC a 60 MIPS
Operacin de 3.0V a 3.6V, -40C a +85C, DC a 70 MIPS
Arquitectura Modificada Harvard
Conjunto de instrucciones optimizado para Compiladores en C
Tamao de los datos en 16 bits
Ancho de Instrucciones de 24 bits
Direccionamiento lineal de Memoria de programa hasta 4M de Palabras de
Instruccin
Aborda un mximo de 64 Kbytes de memoria de datos lineales
73 Instrucciones base: la mayora con un sistema eficaz de rendimiento
ejecucin de una instruccin por ciclo
Modo de direccionamiento indirecto Flexible y Poderoso
Software de Pila
Multiplicacin de enteros 16x16
Divisin de enteros 32/16 y 16/16
Hasta 16 bits de desplazamiento

Aspectos generales de los DsPIC33EP/PIC24EP

Ncleo: CPU de 16-bit dsPIC33E/PIC24E

Arquitectura de Cdigo-eficiente (C y ensamblador)
Dos acumuladores de 40-Bit
Bsqueda de datos duales en un solo ciclo (MAC / MPY)
Soporta multiplicaciones de 32-Bit

Gestin del Reloj

Oscilador interno con error del 2%
PLL programable y fuentes de reloj del oscilador
Reloj del monitor a prueba de fallos (FSCM)
Temporizador Watchdog Independiente

Aspectos generales de los DsPIC33EP/PIC24EP

Gestin de energa
Modos de gestin de baja consumo (Sleep, Idle, Doze)
Power-on Reset y Brown Out reset

PWM alta velocidad

Hasta cuatro pares de PWM con sincronizacin Independiente
Tiempo muerto para encendido por subida y bajada
Resolucin PWM de 8,32 ns
Soporte de PWM para:
- DC/DC, AC/DC, inversores, PFC, Iluminacin
- BLDC, PMSM, ACIM, SRM
Entradas de fallo programable
Configuraciones de disparo flexibles para Conversiones ADC

Aspectos generales de los DsPIC33EP/PIC24EP

Caractersticas analgicas avanzada

Dos mdulos ADC independientes:
- Un ADC configurable como 10 bits, 1.1 Msps con cuatro
S & H o 12 bits, 500 ksps con un S & H
- Un ADC de 10 bits , 1.1 Msps con cuatro S & H
- 24 canales anlogos (dispositivos de 64 pines) y 32
analgico canales (dispositivos 100/121/144-pin)
Fuentes de disparo ADC flexible e independiente
Comparadores:
- Hasta tres mdulos comparadores analgicos
- Referencias programables con 16 puntos de voltaje

Aspectos generales de los DsPIC33EP/PIC24EP

Temporizadores/Comparadores de Salida
(OC)/Entradas de Captura (IC)
9 temporizadores de uso general:
- Nueve de 16 bits y hasta cuatro temporizadores/contadores de 32
bits
- 16 mdulos OC configurables como temporizadores/contadores
- 2 Interfaces Codificador de Cuadratura (QEI) de 32-bits configurables
tambin como temporizadores/contadores
16 mdulos IC
Mdulo de reloj en tiempo real y calendario (RTCC)
Pin selector de perifricos (PPS) para permitir la reasignacin de pines

Puertos de Entrada/Salida
Drenador / surtidor de 10 mA en todos los pines
Seleccin drenador abierto, Pull-ups y Pull-Downs
Hasta 5 mA Corriente de sobretensin
Interrupciones externas por cambio de nivel en Todos los pines de E/S

Aspectos generales de los DsPIC33EP/PIC24EP

Interfaces de comunicacin
USB 2.0 OTG Interfaz compatible con alta-velocidad
Cuatro mdulos UART (15 Mbps)
- Soporta protocolos LIN/J2602 y IrDA
Cuatro mdulos SPI de 4 pines (15 Mbps)
Dos mdulos ECAN (1 Mbaud) soportando CAN 2.0B
Dos mdulos I2C (hasta 1 Mbit) con compatibilidad SMBus
Convertidor de Interfaz de datos (DCI) mdulo con soporte para
I2S y cdecs de audio
Pin selector de perifricos (PPS) para permitir la reasignacin de pines
Puerto paralelo Maestro (PMP)
Comprobacin de redundancia cclica programable (CRC)

Aspectos generales de los DsPIC33EP/PIC24EP

Acceso directo a memoria (DMA)

15 canales DMA con arbitraje de prioridad seleccionable por
el usuario.
UART, USB, SPI, ADC, ECAN , IC, OC, temporizadores,
DCI/I2S, PMP

Aspectos generales de los DsPIC33EP/PIC24EP

Pines del
DSPIC33EP256MU806

Aspectos generales de los DsPIC33EP/PIC24EP

.- Interrupciones
.- Puertos E/S
Perifricos del
.- Contadores - Temporizadores
.- Captura de Entrada
DSPIC33EP256MU806
.- Salida por Comparacin
.- PWM de alta velocidad
.- Interface de Encoder de Cuadratura (QEI)
.- Convertidor Analgico-Digital (ADC)
.- Comparadores Analgicos
.- Transmisor Receptor Universal Asncrono (UART)
.- Interface Serial para Perifricos (SPI)
.- Circuito Inter-Integrado (I2C)
.- Bus Serial Universal (USB)
.- Reloj de tiempo real y calendario (RTCC)
.- Interface de Conversin de Datos (DCI)
.- Red de area controlada avanzada (ECAN)
.- Acceso directo a memoria (DMA)
.- Puerto paralelo Maestro (PMP)
.- Chequeo de Redundancia Cclica Programable de 32 Bits (CRC)

Aspectos generales de los DsPIC33EP/PIC24EP

Nombre
del PIN

TIPO
DE PIN

TIPO DE
BUFFER

DESCRIPCION

PPS

AN0-AN15
AN24AN31

ANALOGO

CANALES DE ENTRADA ANALOGO

NO

CLKI
CLKO

I
O

ST/CMOS

ENTRADA DE RELOJ EXTERNA (SIN CRISTAL)

SALIDA DE RELOJ (SIN CRISTAL)

NO

OSC1
OSC2

I
I/O

ST/CMOS

ENTRADA DEL OSCILADOR DE CRISTAL

SALIDA DEL OSCILADOR DE CRISTAL

NO

SOSCO

NO

SOSCI

ST/CMOS

SALIDA DEL OSCILADOR DE CRISTAL EN MODO BAJA

POTENCIA 32 KHZ
ENTRADA DEL OSCILADOR DE CRISTAL EN MODO
BAJA POTENCIA 32 KHZ (ST EN MODO RC)

Aspectos generales de los DsPIC33EP/PIC24EP

Nombre del
PIN

TIPO DE
PIN

TIPO DE
BUFFER

DESCRIPCION

PPS

INT0
INT1
INT2
INT3
INT4

I
I
I
I
I

ST
ST
ST
ST
ST

ENTRADA DE INTERRUPCION EXTERNA 0

ENTRADA DE INTERRUPCION EXTERNA 1
ENTRADA DE INTERRUPCION EXTERNA 2
ENTRADA DE INTERRUPCION EXTERNA 3
ENTRADA DE INTERRUPCION EXTERNA 4

NO
SI
SI
SI
SI

IC1-IC16

ST

ENTRADA DE CAPTURA 1 al 16

SI

OCFA
OCFB
OCFC
OC1-OC16

I
I
I
O

ST
ST
ST
--

ENTRADA DE FALLA DEL COMPARADOR A

ENTRADA DE FALLA DEL COMPARADOR B
ENTRADA DE FALLA DEL COMPARADOR C
SALIDAS DEL COMPARADOR 1 AL 16.

SI
SI
SI

Aspectos generales de los DsPIC33EP/PIC24EP

Nombre del PIN

TIPO
DE PIN

TIPO DE
BUFFER

DESCRIPCION

PPS

FLT1-FLT4
DTCMP1-DTCMP4

I
I

ST
ST

PWM1L-PWM4L
PWM1H-PWM4H
SYNCI1, SYNCI2

O
O
I

ST

SYNCO1, SYNCO2

MCLR

I/P

ST

RESET MAESTRO. ACTIVO EN BAJO

NO

C1RX
C1TX

I
O

ST
--

PIN DE RECEPCIN DE BUS DEL ECAN1

PIN DE TRANSMISION DE BUS DEL ECAN1

SI
SI

C2RX
C2TX

I
O

ST
--

PIN DE RECEPCIN DE BUS DEL ECAN2

PIN DE TRANSMISION DE BUS DEL ECAN2

SI
SI

ENTRADAS DE FALLAS 1 AL 4 DEL PWM

ENTRADAS DE COMPENSACON DE BANDA MUERTA DEL
PWM.
SALIDAS BAJAS 1 A 4 DEL PWM.
SALIDAS ALTAS 1 AL 4 DEL PWM .
ENTRADAS DE SINCRONIZACION 1 Y 2 DEL PWM
SALIDAS DE SINCRONIZACION 1 Y 2 DEL PWM

NO
NO
SI
SI
NO
NO

Aspectos generales de los DsPIC33EP/PIC24EP

TIPO
DE
PIN

TIPO DE
BUFFER

RB0-RB15

I/O

ST

PUERTO E/S BIDIRECCIONAL PORTB

NO

RC12-RC15

I/O

ST

PUERTO E/S BIDIRECCIONAL PORTC

NO

RD0-RD11

I/O

ST

PUERTO E/S BIDIRECCIONAL PORTD

NO

RE0-RE7

I/O

ST

PUERTO E/S BIDIRECCIONAL PORTE

NO

RF0, RF1,
RF3-RF5

I/O

ST

PUERTO E/S BIDIRECCIONAL PORTF

NO

RG2, RG3,
RG6-RG9

I/O

ST

PUERTO E/S BIDIRECCIONAL PORTG

NO

Nombre del
PIN

DESCRIPCION

PPS

Aspectos generales de los DsPIC33EP/PIC24EP

Nombre
del PIN

TIPO DE
PIN

TIPO DE
BUFFER

DESCRIPCION

PPS

T1CK
T2CK
T3CK
T4CK
T5CK
T6CK
T7CK
T8CK
T9CK

I
I
I
I
I
I
I
I
I

ST
ST
ST
ST
ST
ST
ST
ST
ST

ENTRADA DE RELOJ EXTERNA DEL TIMER1

ENTRADA DE RELOJ EXTERNA DEL TIMER2
ENTRADA DE RELOJ EXTERNA DEL TIMER3
ENTRADA DE RELOJ EXTERNA DEL TIMER4
ENTRADA DE RELOJ EXTERNA DEL TIMER5
ENTRADA DE RELOJ EXTERNA DEL TIMER6
ENTRADA DE RELOJ EXTERNA DEL TIMER7
ENTRADA DE RELOJ EXTERNA DEL TIMER8
ENTRADA DE RELOJ EXTERNA DEL TIMER9

NO
SI
SI
SI
SI
SI
SI
SI
SI

U1RX
U1TX
U1CTS
U1RTS

I
O
I
I

ST

ST
ST

RECEPCION UART1
TRANSMISION UART1
CLEAR TO SENT UART1
REQUEST TO SENT UART1

SI
SI
SI
SI

U2RX
U2TX
U2CTS
U2RTS

I
O
I
I

ST

ST
ST

RECEPCION UART2
TRANSMISION UART2
CLEAR TO SENT UART2
REQUEST TO SENT UART2

SI
SI
SI
SI

U3RX
U3TX
U3CTS
U3RTS

I
O
I
I

ST

ST
ST

RECEPCION UART3
TRANSMISION UART3
CLEAR TO SENT UART3
REQUEST TO SENT UART3

SI
SI
SI
SI

Aspectos generales de los DsPIC33EP/PIC24EP

Nombre
del PIN

TIPO DE
PIN

TIPO DE
BUFFER

DESCRIPCION

PPS

U4RX
U4TX
U4CTS
U4RTS

I
O
I
I

ST

ST
ST

RECEPCION UART4
TRANSMISION UART4
CLEAR TO SENT UART4
REQUEST TO SENT UART4

SI
SI
SI
SI

SCK1

I/O

ST

SI

SDI1
SDO1
SS1

I
O
I

ST

ST

ENTRADA/SALIDA SINCRONIZADA DE
RELOJ SERIAL PARA EL SPI1
ENTRADA DE DATOS SPI1
SALIDA DE DATOS SPI1
SINCRONIZACION DE ESCLAVO SPI1

SCK1

I/O

ST

SI

SDI2
SDO2
SS2

I
O
I

ST

ST

ENTRADA/SALIDA SINCRONIZADA DE
RELOJ SERIAL PARA EL SPI2
ENTRADA DE DATOS SPI2
SALIDA DE DATOS SPI2
SINCRONIZACION DE ESCLAVO SPI2

SCK3

I/O

ST

SI

SDI3
SDO3
SS3

I
O
I

ST

ST

ENTRADA/SALIDA SINCRONIZADA DE
RELOJ SERIAL PARA EL SPI3
ENTRADA DE DATOS SPI3
SALIDA DE DATOS SPI3
SINCRONIZACION DE ESCLAVO SPI3

SI
SI
SI

SI
SI
SI

SI
SI
SI

Aspectos generales de los DsPIC33EP/PIC24EP

Nombre del
PIN

TIPO DE
PIN

TIPO DE
BUFFER

SCK4

I/O

ST

SDI4
SDO4
SS4

I
O
I

ST

ST

ASCL1
ASDA1
SCL1
SDA1

I/O
I/O
I/O
I/O

ASCL2
ASDA2
SCL2
SDA2
TMS
TCK
TDI
TDO

DESCRIPCION

PPS

ENTRADA/SALIDA SINCRONIZADA DE RELOJ SERIAL PARA EL SPI4

ENTRADA DE DATOS SPI4
SALIDA DE DATOS SPI4
SINCRONIZACION DE ESCLAVO SPI4

SI

ST
ST
ST
ST

RELOJ SERIAL SINCRONO ALTERNATIVO PARA I2C1

DATOS SERIAL SINCRONO ALTERNATIVO PARA I2C1
RELOJ SERIAL SINCRONO PARA I2C1
DATOS SERIAL SINCRONO PARA I2C1

NO
NO
NO
NO

I/O
I/O
I/O
I/O

ST
ST
ST
ST

RELOJ SERIAL SINCRONO ALTERNATIVO PARA I2C2

DATOS SERIAL SINCRONO ALTERNATIVO PARA I2C2
RELOJ SERIAL SINCRONO PARA I2C2
DATOS SERIAL SINCRONO PARA I2C2

NO
NO
NO
NO

I
I
I
O

ST
ST
ST
--

PIN DE SELECCIN MODO TEST JTAG

PIN DE ENTRADA DE RELOJ TEST JTAG
PIN DE ENTRADA DE DATOS TEST JTAG
PIN DE SALIDA DE DATOS TEST JTAG

NO
NO
NO
NO

SI
SI
SI

Aspectos generales de los DsPIC33EP/PIC24EP

Nombre del
PIN

TIPO
DE
PIN

TIPO DE
BUFFER

INDX1

ST

HOME1
QEA1
QEB1
CNTCMP1

I
I
I
0

ST
ST
ST
--

INDX2

ST

HOME2
QEA2
QEB2
CNTCMP2

I
I
0

ST
ST
ST
--

COFS
CSCK
CSDI
CSDO

I/O
I/O
I
O

RTCC
CVREF

DESCRIPCION

PPS

ENTRADA PULSO INDEXADO DEL MODULO DE CUADRATURA1

ENTRADA PULSO HOME DEL MODULO DE CUADRATURA1
ENTRADA FASE A DEL MODULO DE CUADRATURA1
ENTRADA FASE B DEL MODULO DE CUADRATURA1
SALIDA DE COMPARACION DEL MODULO DE CUADRATURA1

SI

ENTRADA PULSO INDEXADO DEL MODULO DE CUADRATURA2

ENTRADA PULSO HOME DEL MODULO DE CUADRATURA2
ENTRADA FASE A DEL MODULO DE CUADRATURA2
ENTRADA FASE B DEL MODULO DE CUADRATURA2
SALIDA DE COMPARACION DEL MODULO DE CUADRATURA2

SI

ST
ST
ST
--

PIN DE SINCRONIZACIN DE FORMATO DE LA DCI

PIN DE RELOJ SERIAL DE LA DCI
PIN DE ENTRADA DE DATOS SERIAL DE LA DCI
PIN DE SALIDA DE DATOS DE LA DCI

SI
SI
SI
SI

--

SALIDA DE ALARMA DEL RELOJ DE TIEMPO REAL

NO

ANALOGO

SALIDA DE REFERENCIA DEL COMPARADOR DE VOLTAGE

NO

SI
SI
SI
SI

SI
SI
SI
SI

Aspectos generales de los DsPIC33EP/PIC24EP

Nombre del PIN

TIPO
DE PIN

TIPO DE
BUFFER

DESCRIPCION

PPS

C1IN+, C1IN2C1IN1-, C1IN3C1OUT

ANA

ENTRADAS COMPARADOR 1

NO

--

SALIDA COMPARADOR 1

SI

C2IN+, C2IN2C2IN1-, C2IN3C2OUT

ANA

ENTRADAS COMPARADOR 2

NO

--

SALIDA COMPARADOR 2

SI

C3IN+, C3IN2C3IN1-, C3IN3C3OUT

ANA

ENTRADAS COMPARADOR 3

NO

--

SALIDA COMPARADOR 3

SI

PMA0

I/O

TTL/ST

NO

PMA1

I/O

TTL/ST

PMA2 -PMA13

PMBE
PMCS1, PMCS2
PMD0-PMD7

O
O
I/O

TTL/ST

PMRD
PMWR

O
O

ENTRADA BIT DE DIRECCION 0 DEL PMP (MODO ESCLAVO)

Y SALIDA SI ES MODO MAESTRO
ENTRADA BIT DE DIRECCION 1 DEL PMP (MODO ESCLAVO)
Y SALIDA SI ES MODO MAESTRO
BITS 2-13 DE DIRECCION DEL PMP ( MODO MAESTRO
DEMULTIPLEXADO )
HABILITACION DEL BYTE DEL PMP
CHIPS SELECT 1 Y 2 SDEL PMP
DATOS DEL PMP EN MODO DEMULTIPLEXADO O
DATOS/DIRECCION EN MODO MULTIPLEXADO
LECTURA PMP
ESCRITURA PMP

NO
NO
NO
NO
NO
NO
NO

Aspectos generales de los DsPIC33EP/PIC24EP

Nombre del
PIN

TIPO
DE
PIN

TIPO DE
BUFFER

VBUS
VUSB

I
P

Analog

VBUSON
D+
DUSBID
USBOEN
VBUSST
VCPCON
VCMPST1
VCMPST2
VCMPST3
VMIO
VPIO
DMH
DPH
DMLN
DPLN
RC

O
I/O
I/O
I
O
I
O
I
I
I
I/O
I/O
O
O
O
O
I

Analog
Analog
ST

ST

ST
ST
ST
ST
ST

ST

DESCRIPCION

USB Bus Power Monitor.

Alimentacin del tranceiver interno del USB. Si no se usa el USB se conecta a VDD
USB Host and On-The-Go (OTG) Bus Power Control Output.
Pin E/S USB D+ .
Pin E/S USB D- .
USB OTG ID Detect.
Control de habilitacin de salida para USB(para transceiver externo)
USB Boost Controller Overcurrent Detection.
USB Boost Controller PWM Signal.
Entrada de comparacin externo USB 1
Entrada de comparacin externo USB 2
Entrada de comparacin externo USB 3
Pin E/S USB D- (De transceiver externo)
Pin E/S USB D+ (De transceiver externo)
Control de salida D- para Pull-up Externo.
Control de salida D+ para Pull-up Externo.
Control de salida D- para Pull-Down Externo.
Control de salida D+ para Pull-Down Externo.
Recepcin USB (De transceiver externo)

PPS

NO
NO
NO
NO
NO
NO
NO
NO
NO
NO
NO
NO
NO
NO
NO
NO
NO
NO
NO

Aspectos generales de los DsPIC33EP/PIC24EP

DESCRIPCION

PPS

TIPO
DE
PIN

TIPO
DE
BUFF
ER

VDD

--

ALIMENTACION

NO

VCAP

--

CONEXION CAPACITOR DE FILTRADO DEL CPU

NO

VSS

--

TIERRA

NO

VREF+

ANA

ENTRADA DE VOLTAGE REFERENCIA ALTA

NO

VREF-

ANA

ENTRADA DE VOLTAGE DE REFERENCIA BAJA

NO

PGED1

I/O

ST

NO

PGEC1

ST

PGED2

I/O

ST

PIN DE ENTRADA/SALIDA DE DATOS PARA PROGRAMACION SERIAL IN-CIRCUIT 1

PIN DE ENTRADA DE RELOJ PARA PROGRAMACION SERIAL IN-CIRCUIT 1
PIN DE ENTRADA/SALIDA DE DATOS PARA PROGRAMACION SERIAL IN-CIRCUIT 2
PIN DE ENTRADA DE RELOJ PARA PROGRAMACION SERIAL IN-CIRCUIT 2
PIN DE ENTRADA/SALIDA DE DATOS PARA PROGRAMACION SERIAL IN-CIRCUIT 3
PIN DE ENTRADA DE RELOJ PARA PROGRAMACION SERIAL IN-CIRCUIT 3

PGEC2

ST

NO

PGED3

I/O

ST

NO

PGEC3

ST

NO

Nombre
del PIN

NO
NO

Aspectos generales de los DsPIC33EP/PIC24EP

Comparacin entre los DSPIC de la familia
DSPIC33EP y los PIC de la serie PIC24
MEMORI
A DE
DSPIC
PINES
PROGRA
MA
DSPIC33EP256MU806
64
280K
DSPIC33EP256MU810 100
280K
DSPIC33EP256MU814 144
280K
DSPIC33EP512GP806
64
536K
DSPIC33EP512MU806
64
536K
DSPIC33EP512MU810 100
536K
DSPIC33EP512MU814 144
536K
PIC24EP256GU810
100
280K
PIC24EP256GU814
144
280K
PIC24EP512GP806
64
536K
PIC24EP512GU810
100
536K
PIC24EP512GU814
144
536K

RAM
28K
28K
28K
52K
52K
52K
52K
28K
28K
52K
52K
52K

CANALES
TIMER COMPAR SALIDA - A/D CAPTURA
16 BITS
ACIN
PWM 10BIT/12
BIT
9
16
16
8
24
9
16
16
12
32
9
16
16
14
32
9
16
16
24
9
16
16
8
24
9
16
16
12
32
9
16
16
14
32
9
16
16
0
32
9
16
16
0
32
9
16
16
0
24
9
16
16
0
32
9
16
16
0
32

QEI

UART

2
2
2
2
2
2
0
0
0
0
0

4
4
4
4
4
4
4
4
4
4
4
4

Aspectos generales de los DsPIC33EP/PIC24EP

Comparacin entre los DSPIC de la familia
DSPIC33EP y los PIC de la serie PIC24

DSPIC
DSPIC33EP256MU806
DSPIC33EP256MU810
DSPIC33EP256MU814
DSPIC33EP512GP806
DSPIC33EP512MU806
DSPIC33EP512MU810
DSPIC33EP512MU814
PIC24EP256GU810
PIC24EP256GU814
PIC24EP512GP806
PIC24EP512GU810
PIC24EP512GU814

COMP
DCI ARAD
ORES
1
3
1
3
1
3
1
3
1
3
1
3
1
3
1
3
1
3
1
3
1
3
1
3

RTCC

CRC

USB

PMP

E/S

SPI

I2C

1
1
1
1
1
1
1
1
1
1
1
1

1
1
1
1
1
1
1
1
1
1
1
1

1
1
1
1
1
1
1
1
1

S
S
S
S
S
S
S
S
S
S
S
S

51
83
122
53
53
83
122
83
122
53
83
122

4
4
4
4
4
4
4
4
4
4
4
4

2
2
2
2
2
2
2
2
2
2
2
2

INT.
CANALE
ECAN EXTERN
S DMA
AS
2
5
15
2
5
15
2
5
15
2
5
15
2
5
15
2
5
15
2
5
15
2
5
15
2
5
15
2
5
15
2
5
15
2
5
15

Arquitectura del CPU DSPIC33E/PIC24E

Conexiones mnimas recomendadas

Siguiendo las sugerencias de la hoja del fabricante, es
necesario que el dsPIC33EP256MU806 sea alimentado con una
fuente DC de +3,3v, en la Figura se muestra la configuracin de un
regulador lm317, el cual puede ser utilizado para alimentar este
dsPIC.

Arquitectura del CPU DSPIC33E/PIC24E

Conexiones mnimas recomendadas

Arquitectura del CPU DSPIC33E/PIC24E

Conexin del Master Clear

Registros de
Direcciones
MAC

Consiste en 16 Registros de
Funcionamiento de 16 bits
(W0 hasta W15)

Registros de
Operandos
MAC

Arquitectura del CPU DSPIC33E/PIC24E

Registros
de
Trabajo

Arquitectura del CPU DSPIC33E/PIC24E

ACCA: Acumulador de 40 Bits.

ACCB: Acumulador de 40 Bits.
PC

PC: Contador del Programa.

TBLPAG: Registro de Paginacin de la Tabla de datos.
DSRPAG: Lee la direccin de la pagina X
DSWPAG: Escribe la direccin de la pagina X

Arquitectura del CPU DSPIC33E/PIC24E

SR: REGISTRO DE ESTADO DEL CPU
Byte Superior

OA

OB

SA

SB

OAB

SAB

Bit 15
OA: Bit de estado de Acumulador A de desbordamiento.
1 = Acumulador A se ha desbordado.
0 = Acumulador A no se ha desbordado.
OB: Bit de estado de Acumulador B de desbordamiento.
1 = Acumulador B se ha desbordado.
0 = Acumulador B no se ha desbordado.
SA: Bit de estado Acumulador A de Saturacin Sticky.
1 = Acumulador A esta saturado o ser saturado en algn momento.
0 = Acumulador A no esta saturado.
SB: Bit de estado Acumulador B de Saturacin Sticky.
1 = Acumulador B esta saturado o ser saturado en algn momento.
0 = Acumulador B no esta saturado.

DA

DC
Bit 8

Arquitectura del CPU DSPIC33E/PIC24E

SR: REGISTRO DE ESTADO DEL CPU
Byte Superior

OA
Bit 15

OB

SA

SB

OAB

SAB

DA

DC
Bit 8

OAB: Bit de estado de desbordamiento de Acumulador combinado de OA y OB

1 = Acumulador A o B se han desbordado.
0 = Acumulador A o B no se han desbordado.
SAB: Bit de estado de Acumulador Sticky combinados de SA y SB
1 = Acumulador A y B se han desbordado.
0 = Ningn acumulador esta desbordado.
DA: Bit de bucle DO activo
1 = Bucle DO en progreso
0 = Bucle DO no esta en progreso.
DC: Bit de acarreo intermedio
1 = Un acarreo para el 4to bit (Para datos de tamaos de un Byte) se ha producido
0 = No se ha producido acarreo para el 4to bit (Para datos de tamaos de un Byte)

Arquitectura del CPU DSPIC33E/PIC24E

SR: REGISTRO DE ESTADO DEL CPU
Byte inferior

IPL<2:0>

RA

Bit 7

OV

C
Bit 0

IPL<2:0>: Bits de estado de nivel de prioridad de interrupcin del CPU.

111 = Nivel de prioridad de interrupcin del CPU es 7. (15) Interrupciones por usuario
deshabilitadas
110 = Nivel de prioridad de interrupcin del CPU es 6 (14)
101 = Nivel de prioridad de interrupcin del CPU es 5 (13)
100 = Nivel de prioridad de interrupcin del CPU es 4 (12)
011 = Nivel de prioridad de interrupcin del CPU es 3 (11)
010 = Nivel de prioridad de interrupcin del CPU es 2 (10)
001 = Nivel de prioridad de interrupcin del CPU es 1 (9)
000 = Nivel de prioridad de interrupcin del CPU es 0 (8)
RA: Bit de Bucle REPEAT Activo
1 = Bucle REPEAT en progreso.
0 = Bucle REPEAT no esta en progreso.

Arquitectura del CPU DSPIC33E/PIC24E

SR: REGISTRO DE ESTADO DEL CPU
Byte inferior
IPL<2:0>

RA

OV

Bit 7
N: Bit signo de MCU ALU
1 = Resultado es negativo
0 = Resultado no es negativo
OV: Bit de desbordamiento de MCU ALU
1 = Resultado tiene desbordamiento
0 = Resultado no tiene desbordamiento
Z: Bit de Cero de MCU ALU
1 = Ultima operacin que afecta a Z ha resultado cero
0 = Ultima operacin que afecta a Z no ha resultado cero
C: Bit de Acarreo / Pedir Prestado de MCU ALU
1 = Un acarreo desde el bit mas significativo se ha producido.
0 = No hay acarreo desde el bit mas significativo

C
Bit 0

Arquitectura del CPU DSPIC33E/PIC24E

CORCON: REGISTRO DE CONTROL DE NUCLEO
Byte superior
----

----

US<1:0>

EDT

Bit 15

DL<2:0>
Bit 8

Bits <15:14>: Bits no implementados, ledos como 0.

US<1:0>: Bits de control sin signo / con signo multiplicador DSP.
11 = Reservado
10 = Motor DSP multiplica con signo mixto
01 = Motor DSP multiplica sin signo
00 = Motor DSP multiplica con signo
EDT: Bit de Terminacin de Bucle
1 = Termin de ejecutar el Bucle DO al final de la iteracin de un bucle corriente.
0 = No afecta.

Arquitectura del CPU DSPIC33E/PIC24E

CORCON: REGISTRO DE CONTROL DE NUCLEO
Byte superior
----

----

US<1:0>

EDT

Bit 15
DL<2:0>: Bits de estado de nivel bucle de anidacion DO
111 = 7 Bucles DO activos.

001 = 1 Bucle DO activo

000 = 0 Bucle DO activo

DL<2:0>
Bit 8

Arquitectura del CPU DSPIC33E/PIC24E

CORCON: REGISTRO DE CONTROL DE NUCLEO
Byte inferior
SATA

SATB

SATDW

ACCSAT

IPL3

SFA

Bit 7
SATA: Bit de habilitacin de saturacin de Acumulador A
1 = Saturacin de Acumulador A Habilitada.
0 = Saturacin de Acumulador A Deshabilitada.
SATB: Bit de habilitacin de saturacin de Acumulador B
1 = Saturacin de Acumulador B Habilitada.
0 = Saturacin de Acumulador B Deshabilitada.
SATDW: Bit de habilitacin de espacio de escritura de datos para DSP
1 = Saturacin de Espacio de Escritura de datos Habilitada.
0 = Saturacin de Espacio de Escritura de datos deshabilitada.

RND

IF
Bit 0

Arquitectura del CPU DSPIC33E/PIC24E

CORCON: REGISTRO DE CONTROL DE NUCLEO
Byte inferior
SATA

SATB

SATDW

ACCSAT

IPL3

SFA

Bit 7

RND

IF
Bit 0

ACCSAT: Bit de Seleccin de modo de saturacin de acumulador

1 = Saturacin 9.31 (Sper saturacin)
0 = Saturacin 1.31 (Saturacin Normal)
IPL3: Bit de Estado de nivel de prioridad de interrupcin de CPU
1 = Nivel de Prioridad de interrupcin de CPU es mayor a 7
0 = Nivel de Prioridad de interrupcin de CPU es menor a 7
SFA: Bit de estado de Estructura de Pilas Activas.
1 = Estructura de pilas es activada. Las direcciones de W14 y W15 desde 0x0000 a
0xFFFF, Independientemente de los valores de DSRPAG y DSWPAG
0 = Estructura de Pilas no es activada. Las direcciones de W14 a W15 de EDS o Base de
espacio de Datos

Arquitectura del CPU DSPIC33E/PIC24E

CORCON: REGISTRO DE CONTROL DE NUCLEO
Byte inferior
SATA

SATB

SATDW

ACCSAT

IPL3

SFA

Bit 7
RND: Bit de seleccin de Modo de redondeo.
1 = Redondeo Parcial Habilitado (convencional)
0 = Redondeo imparcial Habilitado (convergente)
IF: Bit de seleccin de Modo de Multiplicador Entera o Fraccionada.
1 = Modo de Multiplicacin Entera habilitada para DSP
0 = Modo de Multiplicacin Fraccionada habilitada para DSP

RND

IF
Bit 0

Arquitectura del CPU DSPIC33E/PIC24E

Memoria de Programa
Ocupa un espacio de 4M posiciones de 24 bits cada
una, la memoria de programa puede ser accesada a
travs de los siguientes mtodos:
a) Contador de programa de 23bits (PC).
b) Tabla de lectura de instrucciones (TBLRD).
Memoria FLASH
El dsPIC33EP256MU806 contiene memoria interna
de programa Flash para almacenar y ejecutar
cdigo de aplicacin. La memoria se puede leer,
escribir y borrar durante el funcionamiento normal
en el rango de VDD.

Arquitectura del CPU DSPIC33E/PIC24E

Instruccin GOTO
Direccion de Reset
Tabla de vectores de Interrupcin
Memoria FLASH de Programa del Usuario ( 87552
Instrucciones)
Sin implementar (Se lee 0)

Memoria Flash del

DsPIC33EP256Mu806

Memoria FLASH de Programa Auxiliar

Vector de Interrupcin Auxiliar
Instruccin GOTO
Direccion de Reset
Reservado
Registros de Configuracin del Dispositivo
Reservado
Latch de Escritura
Reservado
Identificacin del dispositivo DEVID (2 Palabras)
Reservado

0x000000
0x000002
0x000004
0x0001FE
0x000200
0x02ABFE
0x02AC00
0x7FBFFE
0x7FC000
0x7FFFF8
0x7FFFFA
0x7FFFFE
0x7FFFFC
0xF7FFFE
0x800000
0xF80000
0xF80012
0xF80014
0xF9FFFE
0xFA0000
0xFA00FE
0xFA0100
0xFEFFFE
0xFF0000
0xFF0002
0xFF0004
0xFFFFFE

Arquitectura del CPU DSPIC33E/PIC24E

Memoria RAM del

DsPIC33EP256Mu80
6
4KB SFR

16 bits
Registros de Funciones
Especiales

0x0000
0x0FFE
0x1000

RAM de Datos (X)

0x4FFE
0x5000

28KB RAM de Datos

RAM de Datos(Y)
0x7FFE
0x8000
Sin Implementar
0xFFFE

Reset de la Familia DSPIC33E/PIC24E

RESET
Tipos de Reset
POR: Power-on Reset
BOR: Brown-out Reset
MCLR: Master Clear Pin Reset
SWR: RESET Instruction
WDTO: Watchdog Timer Reset
CM: Configuration Mismatch Reset
TRAPR: Trap Conflict Reset
IOPUWR: Illegal Condition Device Reset
- Illegal Opcode Reset
- Uninitialized W Register Reset
- Security Reset

Reset de la Familia DSPIC33E/PIC24E

Diagrama de Bloques del sistema de Reset

Reset de la Familia DSPIC33E/PIC24E

REGISTRO DE CONTROL DE RESET (RCON)
Byte superior
TRAPR

IOPUWR

SBOREN

----

VREGSF

----

CM

VREGS

Bit 15

Bit 8

TRAPR: Bandera de reset por trampa

1 : Un reset por conflicto de trampa ha ocurrido.
0: Un reset por conflicto de trampa no ha ocurrido.

IOPUWR: Bandera de reset por cdigo ilegal o acceso a W no inicializado.

1 : Una direccin de cdigo ilegal o un modo de direccionamiento ilegal o un
registro W no inicializado como un puntero a causado un reset.
0 : Un cdigo ilegal o W no inicializado no han causado un reset.

Reset de la Familia DSPIC33E/PIC24E

REGISTRO DE CONTROL DE RESET (RCON)
Byte superior
TRAPR

IOPUWR

SBOREN

----

VREGSF

----

CM

VREGS

Bit 15

Bit 8

SBOREN: Habilitar/Deshabilitar BOR por Software.

1 : BOR esta activado por software.
0: BOR se ha desactivado en el software.

VREGSF: Bit de Regulador de Voltaje Flash en Stand-By durante modo Sleep.

1 : Regulador de Voltaje Flash esta activado durante Modo Sleep.
0 : Regulador de Voltaje Flash entra en Stand-By durante modo Sleep.

Reset de la Familia DSPIC33E/PIC24E

REGISTRO DE CONTROL DE INTERRUPCION 1 (INTCON1)
Byte superior
TRAPR

IOPUWR

SBOREN

----

VREGSF

----

CM

VREGS

Bit 15

CM: Bit de reser por Configuracin Mismatch

1: Un reset por configuracin Mismatch a ocurrido
0: Un reset por configuracin Mismatch no ha ocurrido

VREGS: Bit de Regulador de Voltaje en Stand-By durante modo Sleep.

1 : Regulador de Voltaje esta activado durante Modo Sleep.
0 : Regulador de Voltaje entra en Stand-By durante modo Sleep.

Bit 8

Reset de la Familia DSPIC33E/PIC24E

REGISTRO DE CONTROL DE RESET (RCON)
Byte inferior.
EXTR

SWR

SWDTEN

WDTO

SLEEP

IDLE

Bit 7

BOR

POR
Bit 0

EXTR: Bandera de reset por pin externo (MCLR).

1: Un reset por el pin MCLR a ocurrido
0: Un reset por el pin MCLR no a ocurrido
SWR: Bandera de reset por instruccin (software)
1: Un reset por instruccin RESET por software a ocurrido
0: Un reset por instruccin RESET por software no a ocurrido
SWDTEN: Bit de habilitacin/deshabilitacin por software del perro guardin (WDT)
1: WDT encendido
0: WDT apagado

Reset de la Familia DSPIC33E/PIC24E

REGISTRO DE CONTROL DE RESET (RCON)
Byte inferior.
EXTR

SWR

SWDTEN

WDTO

SLEEP

Bit 7
WDTO: Bandera de desbordamiento del timer de WDT.
1: Un desbordamiento del timer del WDT a ocurrido
0: Un desbordamiento del timer del WDT no a ocurrido
SLEEP: Bandera del despertar en SLEEP
1: Dispositivo a estado en modo SLEEP
0: Dispositivo no estuvo en modo SLEEP
IDLE: Bandera del despertar en IDLE
1: Dispositivo a estado en modo IDLE
0: Dispositivo no estuvo en modo IDLE

IDLE

BOR

POR
Bit 0

Reset de la Familia DSPIC33E/PIC24E

REGISTRO DE CONTROL DE RESET (RCON)
Byte inferior.
EXTR

SWR

SWDTEN

WDTO

SLEEP

Bit 7
BOR: Bandera de reset por Brown-Out Reset (BOR)
1: Un reset por BOR a ocurrido
0: Un reset por BOR no a ocurrido
POR: Bandera de reset por Power On Reset (POR)
1: Un reset por POR a ocurrido
0: Un reset por POR no a ocurrido

IDLE

BOR

POR
Bit 0

Reset de la Familia DSPIC33E/PIC24E

REGISTRO DE CONFIGURACION (FPOR) 0xF80010
Byte inferior.
ALTI2C2

ALTI2C1

BOREN

FPWRT <2,0>

Bit 7
BOREN: Bit de habilitacin del Brown-Out Reset (BOR)
1: BOR habilitado
0: BOR deshabilitado
FPWRT: Bit de seleccin del valor de temporizacin del Power Up Timer
111 = PWRT = 128 ms
110 = PWRT = 64 ms
101 = PWRT = 32 ms
100 = PWRT = 16 ms
011 = PWRT = 8 ms
010 = PWRT = 4 ms
001 = PWRT = 2 ms
000 = PWRT = Deshabilitado

Bit 0

Reset de la Familia DSPIC33E/PIC24E

REGISTRO DE CONFIGURACION (FICD) 0xF80012
Byte inferior.
JTAGEN

RSTPRI

ICS<1:0>

Bit 7

RSTPRI: Bit de RESET de seleccin de vector de arranque

1 = Dispositivo resetea a primera localidad de la memoria primaria Flash
0 = Dispositivo resetea a primera localidad de la memoria auxiliar Flash

Bit 0

Aspectos generales de los DsPIC33EP/PIC24EP

Fin Clase 1