ORGANIZACIN DE LA CPU Y EL NIVEL LOGICO

Organizacin de la CPU
A pesar de la gran diversidad de formas de las computadoras, todas ellas tienen en comn
que sirven para procesar datos y devolver informacin. Para entender cmo se procesan los
datos y cmo se devuelve la informacin, es til considerar la organizacin de la
computadora.
Las computadoras personales actuales, tienen en comn (al menos hasta hace poco tiempo),
un procesador, memoria, una interfaz y dispositivos de entrada y salida (figura 16). Sin
embargo, las computadoras multiprocesadores se estn volviendo ms comunes cada vez.
Aunque su organizacin es una generalizacin de la organizacin de las computadoras
monoprocesador.
La unidad central de proceso (conocida como el procesador), la memoria y la interfaz de
entrada y salida, componen la unidad computacional.

Figura. 16. Organizacin bsica de las computadoras.

Una computadora opera fundamentalmente en pasos de tiempo discreto. Las computadoras
son dispositivos regidos por el tiempo, en donde los pasos del tiempo los proporciona de
manera peridica un reloj central de acuerdo a su frecuencia de operacin. Cuando
decimos: "... tengo una computadora de 1GHz...", significa que la computadora requiere 1
nanosegundo para realizar un Ciclo Mquina (CM). Una operacin puede tomar varios
CM en realizarse.
Ing. Roberto Patio Ruiz

Pgina 1

La velocidad de la computadora se expresa en unidades de millones de instrucciones por

segundo (MIPS). Nuestra computadora de 1GHz (la velocidad del reloj) puede tener una
velocidad computacional de 200 MIPS.

Componentes principales de la CPU

Aunque las tecnologas empleadas en las computadoras digitales han cambiado mucho desde que
aparecieron los primeros modelos en los aos 40, la mayora todava utiliza la Arquitectura de Von
Neumann, publicada a principios de los aos 1940 por John Von Neumann, que otros autores
atribuyen a John Presper Eckert y John William Mauchly.
La arquitectura de Von Neumann describe una computadora con 4 secciones principales:
1.- la unidad aritmtico lgica (ALU por sus siglas del ingls: Arithmetic Logic Unit)
2.- la unidad de control
3.- la memoria central
4.- el rea de registros
5.- los dispositivos de entrada y salida (E/S).

Estas partes estn interconectadas por canales de conductores internos denominados buses.
La memoria es una secuencia de celdas de almacenamiento numeradas, donde cada una es
un bit o unidad de informacin. La instruccin es la informacin necesaria para realizar lo
que se desea con el computador. Las celdas contienen datos que se necesitan para llevar a
cabo las instrucciones, con el computador. El nmero de celdas varan mucho de
computador a computador, y las tecnologas empleadas para la memoria han cambiado
bastante; van desde los rels electromecnicos, tubos llenos de mercurio en los que se
formaban los pulsos acsticos, matrices de imanes permanentes, transistores individuales a
circuitos integrados con millones de celdas en un solo chip.

Ing. Roberto Patio Ruiz

Pgina 2

En general, la memoria puede ser reescrita varios millones de veces (memoria RAM); se
parece ms a una pizarra que a una lpida (memoria ROM) que slo puede ser escrita una
vez.
El procesador (tambin llamado Unidad central de procesamiento o CPU) consta de
manera bsica de los siguientes elementos:

Un tpico smbolo esquemtico para una ALU: A y B son operandos; R es la salida; F es la

entrada de la unidad de control; D es un estado de la salida.
La unidad aritmtico lgica o ALU es el dispositivo diseado y construido para llevar a
cabo las operaciones elementales como las operaciones aritmticas (suma, resta, ...),
operaciones lgicas (Y, O, NO), y operaciones de comparacin o relacionales. En esta
unidad es en donde se hace todo el trabajo computacional.
La unidad de control sigue la direccin de las posiciones en memoria que contiene la
instruccin que el computador va a realizar en ese momento; recupera la informacin
ponindola en la ALU para la operacin que debe desarrollar. Transfiere luego el resultado
a ubicaciones apropiadas en la memoria. Una vez que ocurre lo anterior, la unidad de
control va a la siguiente instruccin (normalmente situada en la siguiente posicin, a menos
que la instruccin sea una instruccin de salto, informando al ordenador de que la prxima
instruccin estar ubicada en otra posicin de la memoria).
Los procesadores pueden constar de adems de las anteriormente citadas, de otras unidades
adicionales como la unidad de Coma Flotante
Los registros internos se clasifican en tres tipos: Propsito General, Uso Especfico y los
de Manejo de Memoria.
Los dispositivos de Entrada/Salida sirven a la computadora para obtener informacin del
mundo exterior y/o comunicar los resultados generados por el computador al exterior. Hay
una gama muy extensa de dispositivos E/S como teclados, monitores, unidades de disco
flexible o cmaras web.

Ing. Roberto Patio Ruiz

Pgina 3

1.2

ESTRUCTURA DE UNA INSTRUCCIN EN BAJO NIVEL.

LENGUAJES
Un Lenguaje de Programacin, es una herramienta utilizada para escribir programas de una
computadora que puedan ser entendidos por ellas. Los Lenguajes de Programacin se
Clasifican en: 1. Lenguaje Maquina. 2. Lenguaje de Bajo Nivel. 3. Lenguaje de Alto Nivel.
*Lenguaje Maquina: Son aquellos cuyas instrucciones son directamente entendibles por
las computadoras y no necesitan traduccin posterior para que la mquina pueda
comprender y ejecutar el programa. Las instrucciones del Lenguaje Maquina se expresan en
la unidad ms pequea: El Bit. Un ejemplo de una serie de instrucciones en Lenguaje
Maquina seria: 0000 0100 1100 0101
*Lenguaje de Bajo Nivel: La programacin en lenguaje maquina es difcil, por ello, se
necesitan lenguajes que permitan simplificar el proceso. Los lenguajes de Bajo Nivel han
sido diseados con este fin. Estos lenguajes son generalmente dependientes de la
computadora, es decir, dependen de un conjunto de instrucciones especficas de una
computadora. Un lenguaje tpico de Bajo Nivel es el Ensamblador. En este lenguaje las
instrucciones se escriben en cdigos alfabticos conocidos como nemotcnicos
(Abreviaturas del Ingles al Espaol).
Algunas instrucciones Nemotcnicas:
Ejemplos de instrucciones

ADD, SUB, MPY, DIV, MOVE

ADD 3, A MOVE A, B ADD A, B

*Lenguaje de Alto Nivel: Estos lenguajes son aquellos en los que las instrucciones o
sentencias son escritas con palabras similares a los lenguajes humanos, lo que facilita su
escritura y la fcil comprensin por el programador. Algunos lenguajes de Alto Nivel son:
Cobol, Turbo Pascal, Basic, etc.
Estructura de una instruccin.
Un programa en lenguaje ensamblador est compuesto por enunciados. Hay dos tipos de
enunciados:
1.
2.

Instrucciones (MOV y ADD) que el ensamblador traduce a cdigo objeto.

Directivas, que indican al ensamblador que realice una accin especfica
(como definir un elemento de dato).

Formato general de un enunciado:

*Identificador Operacin *Operando(s)

*;comentarios

Estn separados por lo menos con un espacio en blanco o una tabulacin. Mximo 132
caracteres en una lnea, aunque la mayora de los programadores prefiere 80 que son los
que se ven en la pantalla.

Ing. Roberto Patio Ruiz

Pgina 4

Ejemplos:
Identificador operacin
Directiva
COUNT

Instruccin

MOV

operando
DB 1

AX, 0

comentario
; nombre, operacin, operando.
(Define un byte)
; operacin, dos operandos.

Identificador: el trmino nombre se aplica al nombre de un elemento o directiva definida,

mientras que el trmino etiqueta se aplica al nombre de la instruccin. Un identificador
puede utilizar los caracteres:
Letras del alfabeto (desde A hasta Z)
Dgitos (desde 0 hasta 9)
Caracteres especiales (signo ?, subrayado _ , signo $, arroba @, punto)
El primer carcter puede ser letra o un carcter especial pero no punto. Evitar usar el @.
Longitud mxima de un identificador es de 31 caracteres. Ejemplo: COUNT, PAGE25,
$E10.
*Ensamblador trata igual maysculas que minsculas.
Operacin: es usada para la definicin de rea de datos (DB) y codificacin de
instrucciones (MOV).
Operando: proporciona informacin para la operacin que acta sobre l. Para un
elemento de datos, el operando identifica su valor inicial. COUNTER DB 0; define un
byte (DB) con el valor cero.
Para una instruccin, un operando indica dnde realizar la accin. Un operando de una
instruccin puede tener una, dos o tal vez ninguna entrada. Ejemplo:
Operacin
RET
INC
ADD

Operando
CX
AX, 12

Comentario
; Regresa
; Incrementa el registro CX
; Suma 12 al registro AX

Operando
Ninguno
Uno
Dos

Directivas: enunciados que permiten controlar la manera en que un programa ensambla y

lista. Actan solo durante el ensamblado de un programa y no genera cdigo ejecutable de
mquina. Directivas ms comunes: PAGE y TITLE, SEGMENT, PROC, ASSUME, END,
EQU, ETC.

Ing. Roberto Patio Ruiz

Pgina 5

FORMATO DE UNA INSTRUCCIN

OPCODE + OPERANDO + MODO DE DIRECCIONAMIENTO
(1)
(2)
(3)

1. OPCODE: CODIGO DE OPERACION

MOV AX, BX

Longitud del OPCODE (CISC) = 8 bits

ADD AX, (DI+8)

Longitud del OPCODE (RISC) = 12, 14, 16 bits

2. TIPOS DE OPERANDO

INC SI
a) EXPLICITA
a.1 DATO
a.2 DIRECCION
a.3 REGISTRO

(ES LA REFERENCIAS DEL DATO)

b) IMPLICITA

3. MODOS DE DIRECCIONAMIENTO

1.3

a)
b)
c)
d)
e)
f)
g)
h)

Inmediato
Directo
Indirecto
Indexado
Implcito
Relativo
Por Registro
Bit a Bit

EJECUCIN DE INSTRUCCIONES

El CPU ejecuta cada instruccin en un conjunto de pequeos pasos que a continuacin se

enlistan:
1. Busca y extrae de la memoria la siguiente instruccin (OPCODE) y la lleva al registro IR
2. Cambia el contenido del IP de modo que seale la direccin de memoria de la siguiente
instruccin a ejecutar
3. Determina el tipo de instruccin (operacin a realizar)
4. Verifica si la instruccin requiere datos de la memoria y, si es as, calcula el valor de la
direccin correspondiente
5. Extrae los datos, si los hay, y los carga en los registros internos del CPU
6. Ejecuta la Instruccin
7. Regresa al paso 1 para comenzar la ejecucin de la siguiente instruccin
Ing. Roberto Patio Ruiz

Pgina 6

CICLO DE VIDA DE LAS INSTRUCCIONES EN BAJO NIVEL

FASE 1
BUSQUEDA/EXTRAE

FASE 2
DECODIFICACION

FASE 3
EJECUCION

A esta secuencia de pasos se le denomina el ciclo extrae-decodifica-ejecuta y esta es la

forma bsica de operacin de toda computadora.
Al principio de cada ciclo de instruccin, la CPU busca o trae una instruccin de memoria.
En una CPU tpica, se utiliza un registro llamado contador de programa (PC: Contador de
Programa) para apuntar a la instruccin que debe traerse a continuacin. A no ser que se
indique otra cosa, la CPU siempre incrementa el PC despus de traer una instruccin para
determinar de dnde traer la siguiente instruccin de la secuencia (siguiente direccin de
memoria).
La instruccin trada se almacena en un registro de la CPU conocido como registro de
instruccin (IR: Registro de Instruccin). La CPU interpreta la instruccin y realiza la
accin requerida. En general, sta puede ser de cuatro tipos:
CPU - Memoria: Deben transferirse datos desde la CPU a la memoria o viceversa.
CPU - E/S: Deben transferirse datos a o desde el exterior mediante el mdulo de E/S.
Procesamiento de datos: La CPU realiza operaciones aritmticas o lgicas con los datos.
Control: Una instruccin puede especificar que la secuencia de ejecucin se altere por lo
que la CPU debe poner el contador de programa al valor adecuado.

CICLO FETCH Y PREFETCH

Ciclo Fetch:
Es la etapa del ciclo de la instruccin en la que se hace la bsqueda de la instruccin.
Ciclo Prefetch:
Es utilizado principalmente cundo existe paralelismo, y es una pre-decodificacin de la
instruccin, donde se busca en el procesador y se ve que realmente exista esta instruccin.

1.4

PROCESADORES CICS Y RISC

CISC: Complex Instruction Set for Computer. Conjunto de instrucciones complejas para
computadora. Maneja entre 50 y 100 instrucciones, tarda varios ciclos de reloj para ejecutar
una instruccin.
RISC: Reduced Instruction Set of Computer. Conjunto de instrucciones reducidas para
computadora. Apareci a mediados de los 70s en IBM, la idea original consisti en
desarrollar una arquitectura que pudiera ejecutar todas sus instrucciones en un solo ciclo de
reloj, lo cual lo hara ms rpida.
Ing. Roberto Patio Ruiz

Pgina 7

Durante muchos aos, la tendencia general en la arquitectura y organizacin de

computadoras ha sido incrementar la complejidad del procesador: ms instrucciones, ms
modos de direccionamiento, ms registros especializados, etc. La aparicin de procesadores
RISC representa una ruptura fundamental en esta filosofa, dando como resultado una
nueva corriente de procesadores cuyas caractersticas tpicas se enlistan a continuacin:
1. Un nico tamao de instruccin. Hace ms eficiente el ciclo de bsqueda de las
instrucciones.
2. Ese tamao es tpicamente de 4 bytes.
3. Una instruccin por ciclo maquina.
4. Formatos de instruccin sencillos.
5. Operaciones registro a registro.
6. Un pequeo nmero de modos de direccionamiento de datos (menor a 5).
7. No se usa direccionamiento indirecto que requiera efectuar un acceso a memoria para
conseguir la direccin de memoria de otro operando.
8. No hay operaciones que combinen carga/almacenamiento con clculos aritmticos, por
ejemplo: ADD (mem), (mem).
9. No se direcciona ms de un operando de memoria por instruccin. Mejor rendimiento de
los compiladores.
*10. Las operaciones de carga/almacenamiento no admiten un alineamiento de datos
arbitrario.
*11. Un nmero mximo de usos de la unidad de gestin de memoria (MMU) de una
direccin de dato en cada instruccin.
*12. El nmero de bits de un campo designador de registro entero, es de cinco o ms, por lo
que se pueden referenciar explcitamente, por lo menos 32 registros enteros.
*13. El nmero de bits de un campo designador de registro de coma flotante es de cuatro o
ms, por lo que al menos 16 registros de coma flotante se pueden referenciar
explcitamente.

*NOTA:
a) Los puntos (1-3) indican la complejidad de la decodificacin de instrucciones.
b) Los puntos (4-8) indican la facilidad o dificultad de la segmentacin de cauce: una
manera de introducir el paralelismo en proceso secuencial de ejecucin de instrucciones
maquina de un programa (memoria virtual).
c) Los puntos (9-10) se relacionan con la habilidad de obtener un mejor rendimiento de los
compiladores.

Ing. Roberto Patio Ruiz

Pgina 8

CARACTERSTICAS DE LAS MAQUINAS CISC Y RISC

RISC
INSTRUCCIONES SENCILLAS EN UN CICLO
SOLO LOAD/STORE REFIEREN A MEMORIA (extraen instrucciones y datos).
PROCESAMIENTO SERIE DE VARIAS ETAPAS
INSTRUCCIONES EJECUTADAS POR HARDWARE
INSTRUCCIONES DE FORMATO FIJO
POCAS INSTRUCCIONES Y METODOS DE DIRECCIONAMIENTO
LA COMPLEJIDAD ESTA EN EL COMPILADOR
VARIOS CONJUNTOS DE REGISTROS
CISC
INSTRUCCIONES COMPLEJAS EN VARIOS CICLOS
CUALQUIER INSTRUCCIN PUEDE REFERENCIAR MEMORIA
POCO PROCESAMIENTO EN SERIE
INSTRUCCIONES INTERPRETADAS POR EL MICROPROGRAMA
INSTRUCCIONES DE FORMATO VARIABLE
MUCHAS INSTRUCCIONES Y METODOS DE DIRECCIONAMIENTO
LA COMPLEJIDAD ESTA EN EL MICROPROGRAMA
UN SOLO CONJUNTO DE REGISTROS

1.5

INSTRUCCIONES Y PROCESADORES DE NIVEL PARALELO

Desde los albores de la computacin, los diseadores han tratado de hacer mquinas ms
rpidas. Hasta cierto punto, esto se poda lograr haciendo ms veloz el hardware; sin
embargo, las leyes de la fsica sealan que nada puede viajar ms rpido que la velocidad
de la luz (20 cms./nseg) a travs de un alambre de cobre.
Esto significa que para construir una computadora con un tiempo de instruccin de 1
nseg. , la distancia total que las seales elctricas tuvieran que viajar entre la
Memoria, el CPU y de regreso, no debe exceder de 20 cms.
POR ESTA RAZON LAS COMPUTADORAS RAPIDAS SON MUY PEQUEAS.

Hacer ms y ms rpidas a las computadoras es cada da ms y ms difcil, as como muy

caro, no obstante, es posible lograrlo de otra manera, en lugar de un solo CPU de alta
velocidad, se puede construir una mquina con varias ALU ms lentas (y ms baratas), o
hasta CPU completas, para obtener el mismo poder de cmputo a un costo ms bajo. Los
microprocesadores modernos estn estructurados de modo que contengan muchas ms
unidades internas de procesamiento, cada una de las cuales efecta una tarea especfica
(cada unidad de estas es un microprocesador para fines especiales). Esto significa que el
microprocesador moderno puede a menudo procesar cierto nmero de instrucciones en
forma simultnea, en diversas etapas de la ejecucin. Esta etapa recibe el nombre de
paralelismo (pipeline).
Ing. Roberto Patio Ruiz

Pgina 9

A estas mquinas con procesadores paralelos se les conoce con el nombre de Mquinas
Paralelas, estas se dividen en tres categoras segn el nmero de instrucciones y datos:
Categoras en que se dividen las Maquinas Paralelas. -------FLYNN
(Clasificacin basada en el nmero de instrucciones y datos que pueden procesar)
1.- SISD: Corriente de instrucciones sencilla. Corriente de datos sencilla
2.- SIMD:
Corriente de instrucciones sencilla. Corriente de datos mltiple
3.- MIMD: Corriente de instrucciones mltiple. Corriente de datos mltiple

Mquinas SISD
La mquina tradicional de Von Neumann corresponde al tipo SISD. Constan de un
programa y un conjunto de datos. Se extrae una instruccin y se ejecuta, se extrae otra y as.
El paralelismo se logra extrayendo e iniciando la siguiente instruccin antes de terminar la
que est en curso. Existen 2 modelos posibles:
Varias unidades funcionales.
La Unidad de Control extrae una instruccin y la manda a una unidad funcional para su
ejecucin, extrae la siguiente y la manda a otra unidad funcional, as hasta que no se pueda
avanzar. No se podr avanzar en los dos casos siguientes: si todas las unidades funcionales
estn ocupadas o si hace falta un operando que se est calculando en otra instruccin.
Se supone que el tiempo en ejecutar una instruccin es mayor que el de extraerla. Si no
fuera as, slo se usara una unidad funcional de forma simultnea.
Procesamiento en lnea.
Consiste en separar la ejecucin de cada instruccin en partes. Cada parte la ejecuta una
unidad de procesamiento de la CPU. Por ejemplo:
Unidad de ejecucin de instrucciones
Unidad de extraccin de datos
Unidad de clculo de direcciones
Unidad de extraccin de instrucciones
Analizador de instrucciones
En este ejemplo la CPU tiene cinco unidades de procesamiento. Cada instruccin debe
pasar por todas ellas. A la organizacin de esta figura se le llama procesamiento entubado o
procesamiento en lnea (pipeline). Si cada paso (intervalo de tiempo) dura n nanosegundos,
se requiere de 5n nanosegundos para ejecutar una instruccin. Sin embargo, cada n
nanosegundo P5 termina de ejecutar una instruccin, lo que incrementa la velocidad en un
factor de cinco.
Ing. Roberto Patio Ruiz

Pgina 10

UP1
1
UP2
UP3
UP4
UP5
Tiempo 1

2
1

3
2
1

4
3
2
1

5
4
3
2
1
5

6
5
4
3
2
6

7
6
5
4
3
7

8
7
6
5
4
8

9
8
7
6
5
9

SISD-Procesamiento con paralelismo interno:

La maquina tradicional de VON NEUMANN corresponde al tipo SISD, ya que tena una
corriente sencilla de instrucciones (esto es, un programa), ejecutado por un CPU y con una
memoria que contiene sus datos. La primera instruccin se extrae de la memoria y se
ejecuta; a continuacin se extrae la segunda y se lleva a cabo.
A) En este modelo secuencial puede lograrse cierto paralelismo extrayendo e iniciando la
siguiente instruccin antes de terminar la ejecucin de aquella en curso.

Un CPU con cinco unidades funcionales que pueden correr en paralelo

En este diseo la Unidad de Control extrae una instruccin y la dirige a una de las unidades
funcionales para su ejecucin; mientras tanto, la unidad de control extrae la siguiente
instruccin y la enva a otra unidad funcional. Este proceso contina hasta que no se puede
avanzar ms, ya sea porque todas las unidades del tipo requerido estn ocupadas, o bien
porque se necesita un operando que todava se est procesando.
Ing. Roberto Patio Ruiz

Pgina 11

B) Otra posibilidad es la de separar en partes la ejecucin de cada instruccin:

A este proceso se le denomina tambin PROCESAMIENTO EN LINEA (PIPELINE)
Unidad de
extraccin de
instrucciones

Analizador de
instrucciones

P1

P1
P2
P3
P4
P5

P2

I1

I2
I1

I3
I2
I1

I4
I3
I2
I1

Unidad de
clculo de
direcciones

Unidad de
extraccin de
datos

Unidad de
ejecucin de
instrucciones

P3

P4

P5

I5
I4
I3
I2
I1

I6
I5
I4
I3
I2

I7
I6
I5
I4
I3

I8
I7
I6
I5
I4

I9
I8
I7
I6
I5

5 nseg/instruccin
5 instrucciones/nseg

NOTA: En cada caso (A y B) el procesamiento es del tipo SISD, ya que slo hay un
programa y un conjunto de datos.

MAQUINAS SIMD
A) Maquina Vectorial
Estas maquinas operan en paralelo con mltiples conjuntos de datos. Estos datos al ser
procesados siguen una trayectoria similar a la expuesta en el modelo Von Neumann, con la
excepcin de que en esta mquina se maneja un vector con n-datos.
La ALU es en s una Unidad Vectorial capaz de realizar operaciones como la suma de
vectores a partir de dos vectores de entrada y obteniendo como resultado un vector de
salida.
Para cada entrada de la ALU se tiene un vector con n entradas en lugar de una sola
variable. O sea, la ALU es una unidad vectorial capaz de realizar operaciones con vectores.
Como la suma de vectores, a partir de dos vectores de entrada obtener un vector de salida.
Esquemticamente:

Ing. Roberto Patio Ruiz

Pgina 12

B) El procesador de Arreglos (MATRICIAL)

Esta arquitectura consiste en una malla cuadrangular de elementos CPU-MEMORIA, que
reciben las instrucciones transmitidas por la unidad de control; stas son ejecutadas por
todos los procesadores, cada uno con datos de su propia memoria (cargados en la fase de
inicio).

UNIDAD DE
CONTROL

Con esta estructura se pueden hacer operaciones con matrices. Simplemente con dar una
instruccin, cada procesador realizara dicha operacin con el elemento de la matriz
correspondiente.

MAQUINAS MIMD
En esta categora diferentes CPU manejan distintos programas compartiendo a veces, una
Memoria comn para establecer mltiples flujos de instrucciones y datos. Todas las CPUs
acceden a la memoria compartida a travs del bus, por lo que pueden surgir dificultades si
un gran nmero de procesadores quieren acezar a la memoria al mismo tiempo.
CPU1

CPU2

CPU3

CPU4
MEMORIA
BUS

Ing. Roberto Patio Ruiz

(compartida)

Pgina 13

Posibles soluciones para este problema pueden ser:

A) Una solucin es la de implementar un multiprocesador con memorias locales, es decir
cada uno de los procesadores tiene cierta memoria local propia que no es accesible al
resto. Esta puede ser usada para almacenar el cdigo del programa as como aquellos
datos que no necesitan compartirse. El acceso a esta memoria privada no utiliza el bus
principal, con lo que el trfico se reduce en gran medida.

MEM

MEM

MEM

MEM

LOCAL

LOCAL

LOCAL

LOCAL

CPU1

CPU2

CPU3

CPU4
MEMORIA
BUS

(compartida)

B) Otros Multiprocesadores utilizan ms de un Bus para reducir la carga, mientras que

otros usan la llamada Memoria CACHE, una tcnica para mantener en cada
procesador las palabras de memoria usadas con mayor frecuencia.
.

1.6 INTERFACES Y CODIGO DE DIRECCIONES

TAREA.- Investigar los conceptos y los tipos, mxime 2 cuartillas y
entregar va email.

Ing. Roberto Patio Ruiz

Pgina 14