Académique Documents
Professionnel Documents
Culture Documents
AUTORES:
LUIS FERNANDO IDARRAGA ORTIZ
RAFAEL AFANADOR MUOZ
AUTORES:
LUIS FERNANDO IDARRAGA ORTIZ
RAFAEL AFANADOR MUOZ
TESIS DE GRADO
DIRECTORES:
ING. ALFREDO RAFAEL ACEVEDO
MPE. JAIME GUILLERMO BARRERO
12
13
DEDICATORIA
RESUMEN
TITULO:
CALENTAMIENTO POR INDUCCIN. Diseo y construccin del sistema de
control de un puente inversor resonante*
AUTORES:
Rafael Afanador Muoz
Lus Fernando Idarraga **
PALABRAS CLAVES: Calentamiento por induccin, DSP, Puente Inversor, PLL.
DESCRIPCIN:
Se diseo el control de un puente inversor resonante para aplicaciones de
calentamiento por induccin donde su funcionamiento se baso en la lgica de un
seguidor de fase conocido comnmente como PLL, implementndose mediante la
utilizacin de un DSP; con este fin se estudio el principio de funcionamiento del
calentamiento por induccin, el comportamiento de la carga resonante siendo esta de
gran importancia ya que determina los principales parmetros de trabajo.
La lgica de control se basa en encontrar una frecuencia de trabajo igual a la
frecuencia de resonancia de la carga; por este motivo la razn del PLL es minimizar el
desfase entre las seales de voltaje y la corriente de la carga, ya que a esta frecuencia
de trabajo este es igual a cero.
Esta lgica de control se adopt de acuerdo a las caractersticas del DSP, el cual
presenta un amplio rango de frecuencias de trabajo, adems permite a los
interruptores que conforman el puente inversor un mayor tiempo de vida til, debido a
que se logra conmutacin suave, es decir, los interruptores se activan y desactivan en
el momento en que la corriente es cero. Finalmente al trabajar a esta frecuencia se
asegura la mxima transferencia de potencia al proceso de calentamiento,
minimizando las perdidas por conmutacin.
Trabajo de grado
Facultad de ingenieras fsico-mecnicas, escuela ingenieras elctrica, electrnica y
telecomunicaciones, director: ing. Alfredo Rafael Acevedo Picon
**
10
SUMMARY
TITLE:
INDUCTION HEATING. Design and construction of the control system of a resonant
investor bridge 1
AUTHORS:
Rafael Afanador Muoz
Lus Fernando Idarraga * *
KEY WORDS: Induction Heating, DSP, Inverter Bridge, PLL.
DESCRIPTION:
The control of a resonant investor bridge was designed for heating applications through
induction where its functioning was based on the logic of a phase follower commonly
known as PLL, being implemented by means of the use of a DSP; with this purpose
the principle of operation of heating through induction was studied, the behavior of the
resonant charge being this one of great importance since it determines the main work
parameters.
The logic of control is based on finding a frequency of work same as the frequency of
resonance of the charge; for this reason the reason of the PLL is to minimize the
disphase between the voltage signals and the current of the charge, since that to this
frequency of work this one is equal to zero.
This logic of control was adopted according to the characteristics of the DSP, which
presents a wide range of frequencies of work, it also allows the switches that conform
the investor bridge a longer lifetime of use , because soft commutation is achieved, it
means that , the switches are activated and disabled in the moment that the current is
zero. Finally when working to this frequency maximum transfering of power is assured
to the heating process, minimizing the losses due to commutation.
Degree paper
** Faculty of physical-mechanical engineerings, school of electric, electronic and
telecommunications engineerings, director: engineer Alfredo Rafael Acevedo Picon
11
14
TABLA DE CONTENIDO
Pg.,
INTRODUCCIN...1
1.2
1.3
1.3.1
1.3.2
INVERSOR 9
1.3.3
CARGA ....11
2.1
2.1.1
CIRCUITO EQUIVALENTE...12
CARGA...12
2.2
PUENTE INVERSOR.16
2.3
ANLISIS EN EL TIEMPO..17
4. IMPLEMENTACIN HARDWARE.48
4.1 TARJETA DEL DSP.49
4.2 TARJETA PROGRAMADORA......52
4.3 TARJETA DE ACOPLE..53
4.4 TARJETA DE POTENCIA..57
4.5 SENSORES60
4.5.1 SENSOR DE CORRIENTE.61
4.5.2 SENSOR DE VOLTAJE..62
6. OBSERVACIONES Y CONCLUSIONES.80
BIBLIOGRAFA.83
5
TABLA DE FIGURAS
Pg.
Figura 1.1. Sistema de calentamiento por induccin....3
Figura 1.2. Ley de Amper ....4
Figura 1.3. Ley de Faraday ..5
Figura 1.4. Etapas del sistema de calentamiento por induccin8
Figura 1.5. Topologa del inversor de puente completo..10
Figura 1.6. Topologas de carga resonante..11
Figura 2.1. Carga resonante serie14
Figura 2.2. Respuesta en frecuencia de la corriente de la carga..14
Figura 2.3. Puente inversor con carga.16
Figura 2.4. Corriente y Voltaje de la carga en modo discontinuo...18
Figura 2.5. Corriente y voltaje de la carga en modo continuo.21
Figura 2.6. Carga RLC, Anlisis en el espacio de estados..25
Figura 2.7. Envolvente, voltaje del condensador.25
Figura 2.8. Envolvente, corriente de carga..25
Figura 2.9 Corriente de carga y voltaje del condensador26
Figura 3.1. DSP, diagrama de bloques29
Figura 3.2. Memoria del DSP..31
Figura 3.3. Diagrama de control..34
Figura 3.4. Algoritmo de control.36
Figura 3.5. Circuito detector de fase....38
Figura 3.7. Carga de prueba.42
Figura 3.8. Medicin de la corriente en la carga.43
Figura 3.9. Corriente del modelo aproximado.44
Figura 3.10. Modelo en simulink del sistema controlado por el PLL45
Figura 3.11. Amarre de la frecuencia del puente a la frecuencia de resonancia
de la carga47
Figura 3.12. Seal de error obtenida de la salida del filtro Xor...47
TABLA DE ANEXOS
(Hipervnculos)
Anexo A.
Anexo B.
Anexo C.
Anexo D.
Anexo E.
CDIGO DE PROGRAMACIN.
CARACTERIZACIN DEL CONVERSOR A/D
HOJAS DE DATOS, CIRCUITOS INTEGRADOS
IMPLEMENTACIN HARDWARE.
PROGRAMAS MATLAB.
INTRODUCCIN
En la actualidad el calentamiento por induccin se utiliza en varios campos de la
industria, debido a su gran versatilidad se puede encontrar en aplicaciones como
hornos industriales, fundicin y templado de metales, entre muchas mas. Adems es
importante destacar
15
Dra. Stella Ordoez - Depto. de Ingeniera Metalrgica - Universidad de Santiago de Chile. Tcnicas
Experimentales en Metalurgia
16
Por estos motivos se eligi el horno de calentamiento por induccin como solucin a
las necesidades antes mencionadas.
1.1
SISTEMA DE CONTROL
CONDENSADORES
BOBINA
DE INDUCCIN
GENERADOR
SISTEMA DE REFRIGERACIN
17
1.2
BOBINA DE
INDUCCIN
OBJETO A
CALENTAR
Al igual que en el transformador la fuente alterna hace circular una corriente a travs
de la bobina de induccin generndose en esta un campo magntico proporcional
segn la ley de Amper:
Hdl = Ni = F
H=
Ecuacin 1.1
NI
L
Ecuacin 1.2
= HA =
NIA
L
Ecuacin 1.3
Fuente: [3]
18
CORRIENTE INDUCIDA
CORRIENTE DE
LA BOBINA
E=
=N
t
t
Ecuacin 1.4
Fuente: [3.]
19
Donde E: Voltaje
: Enlace de flujo
N: numero de espiras
: flujo magntico.
Finalmente la potencia disipada por el conductor (objeto a calentar) es relacin de la
corriente o voltaje inducido y la resistencia equivalente del conductor.
P=E
Req
= i 2 Req
Ecuacin 1.5
Fuente: [3]
El valor de la resistencia equivalente es funcin de la naturaleza del material
conductor, su geometra; y tambin de la frecuencia de la corriente aplicada a la
bobina de induccin.
Req = Rs K R S
N2
Ecuacin 1.6
l2
Fuente: [5]
Donde RS: resistencia superficial del conductor
KR: coeficiente de correccin de la resistencia
S: superficie
N: numero de espiras del inductor
l:
20
Rs =
Ecuacin 1.7
f 0 r
Ecuacin 1.8
Fuente: [3]
Para el caso especifico en donde se utiliza como objeto de calentamiento un
conductor en forma cilndrica la resistencia equivalente y su factor de correccin se
expresa en las ecuaciones 1.7 y 1.8 respectivamente:
KR = 1 e
Req = K R
2r
Ecuacin 1.9
2r
Ecuacin 1.10
l
Fuente: [5]
21
Rectificador
Ii
Vi
Inversor
Io
Carga Resonante
Vo
22
estar conformado por diodos utiliza dispositivos activos como lo son los SCRs
permitiendo cierto control sobre el voltaje de salida.
1.3.2 INVERSOR:
Es necesaria la implementacin de una fuente de alimentacin de alta frecuencia
encargada de alimentar la carga resonante. Para esto se emplea un circuito inversor el
cual es el encargado de realizar la transformacin DC/AC a una frecuencia
determinada, generalmente la frecuencia es igual o aproximada a la de resonancia de
la carga. Para la realizacin del proyecto se escogi la topologa de puente inversor
completo [1].
23
M1
M4
VDC
Lo
1
Ro
Cc
M3
M2
todos los casos, dependen de la corriente rms y de la corriente media que pasa por
ellos [11].
potencia con el fin de que esta pueda ser ajustada segn el requerimiento del
usuario. Este control puede ser llevado a cabo variando la frecuencia de
conmutacin.
Para el desarrollo del proyecto se opt por emplear la topologa de puente completo
debido a que presenta mayor eficiencia con respecto a las otras topologas a pesar de
que su implementacin y control es ms compleja. En el siguiente capitulo se hace un
anlisis detallado del puente inversor completo.
24
1.3.3. CARGA:
En la carga existen dos topologas bsicas: Carga conectada en serie y Carga
conectada en paralelo.
Se trata de una carga resonante conformada por un condensador de compensacin, la
bobina de induccin y la resistencia equivalente. En muchos casos se emplea un
transformador de acople de impedancias para obtener un mayor flujo en la bobina de
induccin, y asociado a este un condensador de bloqueo que se utiliza para evitar
grandes corrientes al momento de arrancar el sistema debido a que en ese instante la
fuente ve un corto circuito.
Una comparacin entre las topologas de carga de los sistemas resonantes [8]. revela
que el inversor fuente de voltaje con carga serie resonante ofrece un mejor
desempeo que la contraparte paralela. Considerando los resultados de esta
comparacin la topologa de carga serie resonante fue adoptada en este proyecto
Figura 1.6. Topologas de carga resonante
Req
Lp
Cp
Req
Ls
Cs
II
I. Carga serie.
II. Carga paralela.
25
2.1.1. CARGA
Como ya se mencion la carga en un sistema de calentamiento por induccin esta
conformada por: la bobina de calentamiento, la pieza a calentar y el condensador de
compensacin.
La bobina de calentamiento y la pieza a calentar pueden ser representadas por una
inductancia y una resistencia en serie, cuyos valores se obtienen estudiando las
relaciones electromagnticas existentes entre estas; este fenmeno electromagntico
se asemeja al principio de funcionamiento de un transformador en donde la bobina de
induccin representa el devanado primario y la pieza a calentar el devanado
secundario de tan solo una espira, esto debido a la naturaleza conductora de la pieza.
Como se menciono en el primer capitulo la resistencia equivalente de la carga se
puede representar por medio de la ecuacin 2.1
26
2r
Req = 1 e
2r
l Ecuacin 2.1
Fuente: [5]
r2N 2
= 2.54
9r + 10 H
Ecuacin 2.2
Fuente: [9]
Por ultimo se tendr que determinar el valor de la capacitancia, para esto se debe
tener en cuenta la frecuencia a la cual trabajar el sistema, recordando que esta
frecuencia ser cercana a la frecuencia de resonancia de la carga RLC para as
asegurar o garantizar una alta transferencia de potencia, logrando por medio de
cancelacin de impedancias que la corriente que circule por la carga sea de amplitud
considerable. La capacitancia se puede determinar utilizando la ecuacin 2.3:
Cc =
(2fo )2
L
Ecuacin 2.3
27
Cc
Capacitancia de
acople
1
Lc
Inductancia de
calentamiento
Rc Resistencia
equivalente
28
La carga RLC serie debe cumplir la relacin 2.4 para presentar un comportamiento
subamortiguado:
r
1
<
2l
lc
Ecuacin 2.4
Ecuacin 2.5
r
1
, wo =
, wd = wo 2 2
2l
lc
Las constantes a y b estn dadas por las condiciones iniciales de la carga y el voltaje
de entrada que se este aplicando durante la conmutacin.
En muchas ocasiones en los sistemas de calentamiento por induccin en busca de
aumentar mejorar factor de potencia utiliza un transformador conocido como
transformado de acople el cual es caracterizado por tener un ncleo capaz de manejar
un gran flujo magntico sin saturarse, como consecuencia de los niveles de corriente
que debe manejar (del orden de las decenas de amperios).
Para la aplicacin actual no se emplea el transformador debido a que esta actividad no
hace parte de los objetivos del proyecto y a que no se cuenta con los fondos
suficientes para incluirlo, pero se deja como inquietud mirando hacia el desarrollo de
futuros proyectos cuya finalidad este mas comprometida con la potencia a manejar. A
continuacin se estudia el comportamiento del puente inversor.
29
+
Q1
Q2
D1
iCarga
D2
Vin
+v - +
R
Q4
vL
-+v C
Q3
D4
D3
30
Los diodos D1, D2, D3 y D4 son conocidos como diodos de libre paso utilizados para
permitir un flujo de corriente negativo cuando la carga as lo demande, de igual forma
que los conmutadores, estos trabajan en parejas, D1 y D3 cuando se encuentran
encendidos Q1 y Q3, D2 y D4 cuando se encuentren encendidos Q2 y Q4.
Antes de iniciar el anlisis del puente inversor es conveniente mencionar que este
tiene dos modos de operacin de los cuales solo uno es recomendado para
aplicaciones de calentamiento por induccin; los modos de operacin son:
Modo discontinuo
Modo continuo
31
A diferencia del anterior modo de operacin este modo se caracteriza por trabajar con
una frecuencia cercana la
Intervalo 1:
Este intervalo inicia en el momento que son encendidos los interruptores Q1 y Q3; en
este instante circula una corriente resonante a travs de la carga descrita por la
32
ecuacin 2.6, en donde todas las condiciones iniciales son cero debido a que el puente
se encontraba apagado.
dic arg a
dt
+ ric arg a +
1
i
dt = vin
C c arg a
Ecuacin 2.6
vin
d l
Ecuacin 2.7
sin( wd * t ))
vc (t ) =
1
i (t )t + vc (t = 0)
C 0
Ecuacin 2.8
Intervalo 2:
33
Intervalo 3:
ic arg a
t
+ ric arg a +
1
t + v c (t = 0) = vin Ecuacin 2.10
i
C c arg a
i (t ) = e t ( D sin( d * t ))
Ecuacin 2.11
vin vc (t = 0)
lwd
Ecuacin 2.12
Donde
D=
Intervalo 4:
34
Intervalo 5:
ic arg a
t
+ ric arg a +
1
i
t + vc (t = 0) = vin Ecuacin 2.13
C c arg a
i (t ) = e t ( P sin( wd * t ))
Ecuacin 2.14
vin vc (t = 0)
lwd
Ecuacin 2.15
Donde
P=
35
d i(t ) r / l
=
dt vc(t ) 1 / c
1 / l i(t ) 1 / l
+
vin(t ) Ecuacin 2.16
0 vc(t ) 0
___
d ___
[x(t )] = A [x(t )]+ Bvin(t ) Ecuacin 2.17
dt
Debido a que la solucin del sistema involucra ondas cuadradas es de gran utilidad
aplicar el mtodo del desarrollo exponencial de Fourier a la ecuacin 2.17 el cual por
tratarse de un sistema lineal e invariante en el tiempo da como resultado la ecuacin
2.18 4
d __
x
dt
__
= ( jwI + A) x
k
+ B vin
Ecuacin 2.18
Donde
r / l
A=
1/ c
1 / l
B=
0
1/ l
0
36
__
= i
vc
variables de estado; por tanto el sistema queda representado por el modelo complejo
descrito por la ecuacin 2.19.
d i k r / l j 1 / l i (t ) 1 / l
+
vin
=
j vc(t ) 0
dt vc k 1 / c
Ecuacin 2.19
( t ) = x 1 k ( t ) + jx
2k
( t ) Ecuacin 2.20
1/ l
r /l
0
0
0
1/ c
0 x1k
1 / l x 2 k
+
x3k
0 x4k
0
vin
0
0
Ecuacin 2.22
37
y1 (t ) = 2 i
y 2 (t ) = 2 vc
Por otro lado como la seal de entrada es una onda cuadrada sus coeficientes de
fourier estn dados por:
vin
E * (1) k
E
Ecuacin 2.26
k *
k *
38
L2
1
C2
2
1.93058292992064
1u
11.07613195819726e-6
V1
V1 = -12
V2 = 12
TD = 10u
TR = 0.5u
TF = 0.5u
PW = 10.9u
PER = 21.850u
25
20
15
10
2
t [seg]
3
-4
x 10
6
5
4
3
2
1
0
2
t[seg]
3
-4
x 10
39
20
10
-10
-20
-30
0s
V(L2:2,0)
50us
I(R1)
100us
150us
200us
250us
300us
Time
40
41
De
42
Es importante resaltar que toda la familia a la cual pertenece este DSP cuenta con el
SDK (software development kit) 6 y la misma arquitectura, pensando en la utilizacin
de un DSP de mayor jerarqua para el desarrollo del control total del horno de
calentamiento por induccin. A continuacin se describen las principales
caractersticas de esta familia de DSPs.
La familia DSP56800 se caracteriza por estar hechos con tecnologa CMOS de 16 bits
segn la arquitectura HARVARD; diferenciada de otras por trabajar la memoria de
datos y la memoria de programas de manera independiente, lo cual permite obtener
mayor velocidad en el procesamiento. El integrado esta conformado principalmente
por: memoria, PLL, CPU, perifricos, puerto de entrada/salida y bus de interfaz
externa como se muestra en al figura 3.1.
Figura 3.1. DSP, diagrama de bloques
43
Posee una CPU o ncleo de procesador de propsito general desarrollado para un alto
desempeo en el procesamiento digital de seales; conformado bsicamente por: la
unidad aritmtica lgica, la unidad generadora de seales, la unidad controladora de
programas y la unidad generadora de direcciones. Sin olvidar que posee un amplio
repertorio de instrucciones que facilita su programacin.
Las principales caractersticas del ncleo del procesador de esta familia de DSP se
pueden resumir en:
Velocidad de 35 MIPS 7 .
15 modos de direccionamiento
Un registro de pila
Un registro de estados
44
3.1.2 PERIFERICOS
Este modulo simplemente permite variar la frecuencia del reloj del procesador;
para la eleccin de la frecuencia es necesario tener en cuenta
las
11
12
46
Timer
Como su nombre lo indica este modulo permite contar tanto eventos internos
como externos, principalmente se caracteriza por: poseer cuatro contadores de 16
bits, los cuales se pueden configurar para que realicen la cuenta en forma
descendente o ascendente; permitiendo adems un preescalamiento de forma
independiente.
47
Como se muestra en la figura 3.3 para realizar el control del puente inversor es
necesario sensar la corriente y el voltaje de la carga, estas entran a un circuito
detector de fase el cual consta de una compuerta xor la cual produce un tren de
pulsos cuyo valor medio es proporcional a la diferencia de fase, de esta forma se
obtiene una seal de voltaje proporcional a la diferencia de fase de estas seales. Este
voltaje se define como el error del sistema de control y va a ser la variable de entrada
al PLL.
48
El error lo convierte el DSP en una seal digital por medio de uno de sus mdulos
ADC 13 ; con base a los valores de las muestras que se obtengan, el algoritmo se
encarga de calcular una nueva frecuencia a la cual se activaran los conmutadores
buscando que el valor del error de fase tienda a cero, asegurando as que el voltaje y
la corriente se encuentren en fase.
La activacin de los conmutadores se realiza por medio del modulo PWM. Es
importante mencionar que tanto las entradas al modulo ADC y las salidas del PWM
no sern conectadas directamente sino por medio de una tarjeta de acople por medio
de la cual se asla al DSP y se llevan las seales a niveles de potencia adecuados.
Antes de poner a funcionar el PLL es necesario implementar un algoritmo de
arranque el cual permite evaluar el rango de frecuencias o periodos en el cual se
encuentra la frecuencia de resonancia de la carga. Este consiste en activar dos de los
conmutadores de tal forma que la carga reciba un voltaje DC; mientras esto ocurre se
realiza un sensado de la corriente y se toma el tiempo entre la activacin de los
conmutadores y su primer cruce por cero, este tiempo es aproximadamente la mitad
del periodo de resonancia, permitiendo as obtener una primera aproximacin de la
frecuencia de resonancia de la carga lo cual permite establecer el rango anteriormente
mencionado. En la figura 3.4 se muestra el diagrama de flujo del algoritmo de
control.
13
Conversor analgico/digital
49
no
si
i=1 hasta
2
Activacin del conversor analgico/digital
no
Bandera de fin de
conversin activada
si
50
51
U1A
14
Vcorriente
R3
1
3
Vv oltaje
ANA0
1.5k
L8
C2
0.1uf
1m
SN74AHC86N
Ecuacin 3.2
xoroutput (t ) = i (t ) R f + vC f (t )
Ecuacin 3.3
i (t ) = Cf
dvC f (t )
Ecuacin 3.4
xoroutput (t )
vC f (t )
Ecuacin 3.5
Donde
f = Rf C f
Ecuacin 3.6
52
E ( k + 1) = aE ( k ) + b
a=e
Tm / f
b = 1 e
[T (k )]
Ecuacin 3.7
(5)
Tm / f
(6)
Ecuacin 3.8
Ecuacin 3.9
Donde
Tm periodo de muestreo
El siguiente paso es encontrar el desfase en funcin de de la frecuencia, en este caso
del periodo al cual esta trabajando el sistema; recordando que el desfase entre la
corriente y el voltaje del sistema es igual a la fase de la impedancia equivalente de la
carga se tiene:
Z eq =
1
+ ja 2 Lc + a 2 Rc Ecuacin 3.10
C
j 2c
a
a2
Ecuacin 3.11
Z eq = a 2 Rc + j a 2 Lc
Cc
= tan 1
2 LcCc 1
RcCc
Ecuacin 3.12
2 2
1
T
= tan 1 0
2 R C
T c c
Ecuacin 3.13
0 =
1
LcCc
Ecuacin 3.14
53
Debido a que el DSP no posee gran diversidad de instrucciones como por ejemplo
tan-1 es necesario y recomendable encontrar una aproximacin polinomial de la
funcin, para lo cual se recurri a los polinomios de Taylor dando como resultado:
VC f
(T T0 ) Ecuacin 3.15
t T =T0
[T ] = [T0 ] +
[T ] =
1
(T T0 )(10)
RcCc
Ecuacin 3.16
(1 a )
T ( k + 1) = T ( k ) + kc aVC f ( k ) + 2
(T ( k ) T0 ) Ecuacin 3.17
Rc C c
54
(1 a )
Y ( k + 1) = Y ( k ) + kc aVC f ( k ) + 2
Y ( k ) Ecuacin 3.19
Rc C c
(1 a )
ZY ( z ) = Y ( Z ) + kc aVC f ( Z ) + 2
Y ( Z ) Ecuacin 3.20
RcCc
H (Z ) =
Y (Z )
kca
Ecuacin 3.21
=
VC f ( Z ) Z (1 (1 a ) kc )
2 RcCc
Z (1
(1 a )kc
) < 1 Ecuacin 3.22
2 RcCc
0 < kc <
2 2 Rc C c
Ecuacin 3.23
1 a
55
Escaln de voltaje
30.9 [V]
Req
1k
Leq
10uH
Cc
14.1u
14
56
CORRIENTE DE CARGA
14
X: 0.000118
Y: 13.2
12
10
i[ A ]
2
X: 9.6e-005
Y: -1.49e-008
X: 0.000168
Y: -1.49e-008
-2
0.5
1.5
2.5
t[seg]
3
-4
x 10
vin
sin(d * t )) Ecuacin 3.24
wd l
Donde
r
2l
d = o 2 2
Para aplicar el mtodo anteriormente nombrado se realiz un programa en Matlab el
cual arroj los siguientes datos:
15
57
CORRIENTE DE CARGA
14
12
Carga real
Carga aproximada
10
i[A ]
-2
0.2
0.4
0.6
0.8
1
t[seg]
1.2
1.4
1.6
1.8
-4
x 10
58
59
Ecuacin 3.18
V IN
I
I * sL I * R = 0 Ecuacin 3.19
sC
VIN
I
I *R
sC
=I
sL
Ecuacin 3.20
16
60
61
4 . IMPLEMENTACION HARDWARE
62
63
D2
DIODE21
U3
L6
+5V
3
VIN
+3.3V
VOUT
INDUCTOR
ADJ
C14
47UF 10VDC
MC33269
DIODE21
U4
3
VIN
+3.3VA
L3
+5V
VOUT
4
INDUCTOR
C12
0.1UF
L7
ADJ
C16
47UF 10VDC
MC33269
INDUCTOR
J2
+3VREF
+3.3VA
1
3
2
VIN VOUT
EN
GND
NR
5
4
C9
0.01Uf
C10
10UF 6VDC
64
12
11
10
9
8
7
6
5
4
3
2
1
J8
37 - 48
XTAL
MOSI
MISO
SCLK
/SS
J10
1
2
3
4
5
6
7
8
9
10
11
12
TD0
TD1
TD2
/SS
MISO
MOSI
SCLK
TXD
VSS1
RXD
/DE
6
5
7
4
TXD
RXD
8
11
/IRQA
16
/RESET
25
XTAL
EXTAL
22
21
TDI
TDO
TCK
/TRST
TMS
/DE
TCS
+5V
1 - 12
R1
17
23
14
24
15
12
13
+3.3V
VDD110
VDD220
VDD328
VDD442
VSS1 9
VSS219
VSS329
VSS443
1K
X2
8.00MHZ
MOSI/MPIOB5
MISO/MPIOB6
SCLK/MPIO4
SS/MPIOB7
PWMA0
PWMA1
PWMA2
PWMA3
PWMA4
PWMA5
TXD0/MPIOB0
RXD0/MPIOB1
TD0/MPIOA0
TD0/MPIOA1
TD0/MPIOA2
IRQA
+3.3V
AN5
AN6
AN7
PWM0
VDD4
VSS4
PWM1
PWM2
PWM3
PWM4
PWM5
U1
RESET
FAULTA0
XTAL/MPIOB2
EXTAL/MPIOB3
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
VREF
TDI
TDO
TCK
TRST
TMS
DE
TCS
VDDA
VSSA
VDD1
VDD2
VDD3
VDD4
VSS1
VSS2
VSS3
VSS4
VCAPC2
VCAPC1
40
44
45
46
47
48
PWM0
PWM1
PWM2
PWM3
PWM4
PWM5
1
2
3
TD0
TD1
TD2
30
FAULT0
31
32
33
35
36
37
38
39
34
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
VREF
26
27
VDDA
VSSA
18
41
VCAP2
VCAP1
EXTAL
SW4
/IRQA
+3.3V
J7
AN4
AN3
VREF
AN2
AN1
AN0
FAULT0
VSS3
VDD3
VSSA
+3.3VA
/RESET
12
11
10
9
8
7
6
5
4
3
2
1
JP1
1
3
C8
0.1uf
R21
10K
SW5
/POR
SW PUSHBUTTON
25 - 36
2
4
+3VREF
+3.3VA
D2
JUMPER2
D3
DIODE21
C2
+5V
2.2UF
R19
10K
SW PUSHBUTTON
+3.3VA
C1
R18
10M
DIODE21
U3
L6
2.2UF
3
R20
470
DSP56F801
VIN
VOUT
U4
+3.3V
3
INDUCTOR
ADJ
/TRST
TDO
VDD2
VSS2
TDI
/IRQA
TMS
TCK
C14
47UF 10VDC
MC33269
L3
+5V
VIN
VOUT
ADJ
+3.3VA
4
INDUCTOR
C12
0.1UF
L7
C16
47UF 10VDC
MC33269
INDUCTOR
1
2
3
4
5
6
7
8
9
10
11
12
D1
LED
J9
13 - 24
+3.3V
+3.3V
J12
/J RESET
/J TRST
+5V
1
3
5
7
9
C11
1UF TANT (CERCA 7400)
2
4
6
8
10
TCK
TMS
TDO
TDI
J2
U5A
1
3
2
U5B
14
/J RESET 1
4
3
JTAG CONNECTOR
LD1117 3.3V
+3VREF
+3.3VA
+3.3V
/RESET
VIN VOUT
EN
GND
NR
5
4
C9
0.01Uf
C10
10UF 6VDC
7
/POR
74LV00
U5C
9
74LV00
U5D
12
8
/J TRST10
11
/TRST
13
74LV00
74LV00
Como se puede ver el diseo cuenta con dos fuentes de 3.3 V una para alimentar al
DSP que viene siendo la alimentacin digital y la otra que se encuentra acoplada a la
anterior, con el fin de crear una tierra de seal diferente, de esta forma se elimina el
ruido de alimentacin, el cual juega un papel crucial en el conversor A/D. El esquema
que se empleo para esto se obtuvo del documento MC56f801EVNUM, se incluy la
opcin de escoger entre 3 o 3.3 voltios para Vref del conversor A/D. Tambin se
incluyo el hardware para manejar la lgica necesaria del puerto de comunicaciones
JTAG. Se implementaron dos interruptores, uno que funciona como interrupcin
externa /IRQA y el otro como reset externo. La tarjeta fue diseada de tal forma que
todos los perifricos estuvieran disponibles, pensando en futuros proyectos para los
cuales pudiera ser til, ya que la idea es si se pretende aumentar el proyecto y emplear
una mayor cantidad de puertos del DSP tan solo sea necesario disear una tarjeta de
65
acople que se adecue a las necesidades del mismo, y se ahorre la construccin de una
nueva tarjeta para el DSP, que es la que mayor costo demanda.
+5V
+3.3V
C1
0.1UF
PORT RESET
PORT TMS
PORT TCK
PORT TDI
PORT TRST
J13
1
2
3
4
5
6
7
8
9
10
IC1
2
4
6
8
11
13
R10
R2
0
5.1K
+5V
R7
20
5
3
1
19
10
2
1
18
16
14
12
9
13
15
17
20
1
19
10
P RESET
TMS
TCK
TDI
/J TRST
PDE
TDO
PWR
R9
5.1K
TC74LCX244FW
+3.3V
TDO
TDI
/J TRST
R14
TDO
Q1
2N2222A
J12
+3.3V
/J RESET
PWR
R18
47k
1
3
5
7
9
2
4
6
8
10
TMS
TCK
/J RESET
+5V
JTAG_CONNECTOR
5.1K
1
R13
47K
+3.3V
2
4
6
8
11
7
5
3
J2
CON2
R11
5.1K
MC74HC244AN
R8
51
+3.3V
R12
R1
R16 R17
5.1K 5.1K
51
P RESET
IC2
18
16
14
12
9
7
15
17
PORT TDO
PORT IDENT
PORT CONNECT
C2
0.1UF
47k
R15
/J TRST
R19
47k
PDE
5.1k
66
Diferencia de Fase
La diferencia de fase se obtiene por medio de un comparador entre las seales de los
cruces por cero del voltaje y la corriente de la carga resonante, estas seales de cruce
se obtienen al saturar las seales de voltaje y corriente que provienen de los sensores.
Para realizar esta labor se emplearon los integrados 9821-1 que son optocopladores
con salida digital que funcionan a 3.3V.
67
+3.3V C14
JR1
470
1k
1
2
3
4
NCVCC
IN VB
IN' VO
NC
GND
8
7 0.1uf
6
5
R1
350
ps9821
J17
2
1
C13
Vsense
J18
2
1
Csense
+3.3V
JR2
470
R2
1k
1
2
3
4
NCVCC
IN VB
IN' VO
NC
GND
8
70.1uf
6
5
350
ps9821
Como se plante en el desarrollo del esquema del sistema es necesario realizar una
comparacin xor, para as obtener una seal cuyo valor medio sea proporcional a la
diferencia de fase, se emple un LM14HC8 que consiste en una compuerta xor que
funciona a 3.3 voltios, con el fin de garantizar que la salida del filtro no sobrepase los
lmites de la entrada anloga del conversor A/D del DSP.
Para obtener el valor medio de la seal, se aplica un filtro pasa bajas a la salida del
comparador xor. Por simplicidad se escogi un filtro de primer orden ya que tiene una
respuesta rpida en el tiempo, no es muy selectivo pero para frecuencias del orden de
los 40 Khz. un filtro pasabajos con frecuencia de corte en 100 Hz es suficiente.
68
U1A
14
Vcorriente
R3
1
3
Vv oltaje
ANA0
1.5k
L8
C2
0.1uf
1m
SN74AHC86N
Las seales de salida del DSP se tiene la seal de Encendido y Reset de la fuente DC,
y las seales encargadas de activar y desactivar los conmutadores del Puente, en el
desarrollo del proyecto se emplearon MOSFET de potencia como elementos de
conmutacin.
Es necesario implementar un driver que se encargue de asilar la etapa de potencia del
DSP y a su vez llevar a niveles de potencia adecuados las salidas del DSP. Se opt
por la implementacin mediante un 74HC04, que consiste de un Inversor con salida
lgica compatible con TTL, que presenta una buena respuesta en frecuencia.
El esquema se encuentra a continuacin.
Figura 4.8. Driver de las seales de disparo del DSP
14
+5V
+5V
74HC07
C3
C
pwmout0
CON2
pwmout1
+5V
14
74HC07
1
2
J35
CON2
U1 47C
pwmout2
74HC07
+5V
14
J34
U1 47B
1
2
14
PWM0
PWM1
PWM2
PWM3
U1 47A
1
2
J36
CON2
U1 47D
8
74 HC07
pwmout3
1
2
J37
CON2
69
Fuentes de potencia
Ya es sabido que es necesario establecer una fuente de potencia para alimentar los
integrados que se encuentran en la tarjeta de acople. Es necesaria en primera instancia
una fuente de 5v y de 3.3v para alimentar los integrados que estn dentro de la tarjeta.
Figura 4.9. Fuente de 5 V
D5
W1
1
D4
DIODE21
COAX
U148
L7
C19
IN
GND
VPOWER
2
OUT
+5V
3
INDUCTOR
C20
BRIDGE
LM2940C/TO220
470UF 10VDC
0.1uf
C21
47UF 10VDC
DIODE21
+5V
U149
1
2
VIN
L6
VOUT
+3.3V
3
INDUCTOR
ADJ
LM117A/TO
C18
47UF 10VDC
70
REG5
LM7815/TO
3
GND
D51
LED
VOUT
VIN
C10
C9
D81
1000u
J33
1n
2
+
3
2
1
1
2
3
R224
J11
C12
220
CON3
1000u
1
D61
LED
C11
GND
CON3
R53
220
1n
3
VOUT
VIN
REG6
LM7915/TO
REG5
LM7815/TO
VIN
GND
D41
COAX
C9
+
V1
R31
470
C30
J32
1
2
0.1uf
1000u
D21
LED
BRIDGE
1
3
VOUT
CON2
71
+3.3V C14
D11
LED
D12
LED
D13
LED
D14
LED
R21
470
R22
470
R23
470
R24
470
JR1
1k
350
J17
U1A
R3
1
2
1
ANA0
pwmout1
+3.3V
pwmout3
R1
ps9821
pwmout2
8
7 0.1uf
6
5
NCVCC
IN VB
IN' VO
NCGND
pwmout0
1
2
3
4
14
470
+5V
2
1.5k
7
+3.3V
R2
1k
350
1m
7 4HC07
PWM0
PWM1
PWM2
PWM3
+3.3V
J9
37 - 48
30k
9
LM324A
J12
1
2
3
4
5
6
7
8
9
10
11
12
D41
COAX
V1
J32
4
C29
R31
470
1
2
C30
BRIDGE
D21
LED
0.1uf
470UF 10VDC
CON2
D4
U148
-
C19
IN
OUT
+5V
3
INDUCTOR
C20
LM2940C/TO220
BRIDGE
470UF 10VDC
0.1uf
C21
47UF 10VDC
GND_POWER
D42
V2
J13
C39
C40
BRIDGE
0.1uf
VPOWER
D3
R20
470
DIODE21
+5V
D1
LED
CON2
D22
LED
J10
13 - 24
470UF 10VDC
1
2
470
1
2
3
4
5
6
7
8
9
10
11
12
R32
U149
1
2
VIN
L6
VOUT
INDUCTOR
LM117A/TO
C60
3
2
1
CON2
0.1uf
470UF 10VDC
CON3
C10
C9
J33
R53
220
D61
LED
D81
1000u
R224 1n
J11
1
2
3
C59
BRIDGE
D24
LED
D51
LED
GND
J15
1
2
C12
220
1000u
1
C18
47UF 10VDC
CON3
C11
GND
V3
D44
R34
470
VOUT
VIN
3
COAX
+3.3V
ADJ
REG5
LM7815/TO
V15+
W5
L7
VPOWER
2
25 - 36
COAX
2
DIODE21
COAX
1 - 12
+5V
W3
1
GND_POWER
D5
W1
J7
12
11
10
9
ANA1
8
ANA0
7
6
GND_POWER5
4
GND_SIGNAL3
2
1
GND
1k
1k
pwmout3
12
11
10
9
8
7
6
5
4
3
2
1
1.5k
R8
W2
1
CON2
74 HC07
PWM0
R13
GND_POWER
PWM1
PWM2
PWM3
R11
11
1n
1
2 CON2 J37
U1 47D
ANA1
R5
C4
pwmout2
7 4HC0 7
+5V
14
1
2 CON2 J36
U152A
150k
0.5n
1
2 CON2 J35
U147 C
5
R4
J34
pwmout1
+5V
74 HC07
R9 3.5k
10k
1
2
U1 47B
14
+3.3V
C1
pwmout0
SN74AHC86N
ps9821
R10
C3
C
U14 7A
1
+5V
Csense
8
70.1uf
6
5
NCVCC
IN VB
IN' VO
NCGND
1
2
3
4
14
470
C2
0.1uf
L8
JR2
14
C13
Vsense
J18
2
1
1n
3
VOUT
VIN
REG6
LM7915/TO
El diseo debe ser capaz de manejar altas corrientes, por lo que en primera instancia
se pens en un diseo basado en rieles de cobre, para asegurar de esa forma un
adecuado funcionamiento del puente, al final se opt por un diseo ms compacto y
sencillo de construir pero igual de eficiente en circuito impreso. En esta tarjeta se
implement el puente H conformado por 4 MOSFET IRFP064N, capaces de manejar
hasta 81 Amp a temperatura ambiente, para mayor informacin referirse a la hoja de
datos del mismo.
72
+
CON1
M1
M3
G1
GATE3
IRF450
G3
IRF4 50
O1
O2
1
CON1
CON1
M2
G2
M4
GATE2
GATE4
G4
IRF4 50
IRF450
CON1
J12
U7
R11
v3
2
1
C4
1n
8
220
CON2
7
6
R12
R4
1k
G4
GATE4
3.3
3
PS9634
73
v dc3
CON2
v dc2
CON2
v dc1
CON2
1
2
1
2
1
2
+
CON1
M1
M3
GATE1
G1
GATE3
v1
v2
v3
IRF4 50
G3
IRF4 50
O1
O2
1
CON1
CON1
M2
M4
GATE2
G2
GATE4
IRF4 50
G4
IRF4 50
v1
R8
U4
C10
1n
2
1
8
220
CON2
7
6
R5
1k
1
2
G1
R1
GATE1
3.3
J8
1
v3
R9
1
2
1
C9
1n
8
220
CON2
CON1
U5
7
6
R6
1k
G2
R2
GATE2
3.3
3
3
LA150
R13
G3
1k
1
2
CON2
U7
1k
G4
v dif -
R24
3.3
10k
U1A
7
1k
OUT
R25
PS9634
6
1k
LM139
OUT
6
J2
GATE4
R4
R12
V+
7
6
LM139
R16
1k
1
V_P
CON2
I_ZERO
1
1
2
V-
CON3
U1A
7
10k
R21
V15+
220
C4
1n
CON2
20meg
R23
v dif +
v3
2
1
R22
CON3
V15+
PS9634
R11
1
2
3
I_L
GATE3
3.3
V+
R3
V-
1k
12
R7
V15-
7
6
CON2
12
3
2
1
220
CON2
J12
v3
C8
1n
v2
2
1
R226
1k
CB1
U6
R10
R225
50k
v dif -
R228
1k
PS9634
J11
2
R227
50k
v dif +
1
2
J10
4.5. SENSORES
74
75
Se busco un sensor de voltaje del mismo fabricante del sensor de corriente, el cual no
se adquiri debido principalmente al costo y a la poca informacin que ofreca el
fabricante, en especial la poca informacin sobre los retrasos en la seal.
Por este motivo se opto por realizar un diseo e implementacin propios, de un
sensor de voltaje o de cruces por cero, ya que para el proyecto el principal inters es
el de obtener los cruce por cero del voltaje de la carga.
Se buscaron esquemas de detectores de cruce por cero y de comparadores, al final se
llego al siguiente diseo, empleando un LM339, el cual consiste en un comparador,
que presenta buena respuesta a entradas de alta frecuencia. A continuacin se muestra
el esquema del sensor de voltaje final que se implemento junto con las simulaciones
respectivas que validan el diseo.
76
+VBridge
CB1
+15
R7
R1
50k
R5
3
20meg
R2
1k
10k
-VBridge
R8
10k
V+
U1A
6
R6
Vsense
LM339
12
R3
50k
V-
OUT
Vneg
R4
1k
10k
Vneg
Vneg
0V
-50V
0s
V(U1A:OUT)
10us
V(R8:1,D8:CAT)
20us
30us
40us
50us
60us
Time
77
5.
recomendadas por el fabricante para corregir este problema, con lo que disminuyo el
voltaje de deteccin hasta 0.18 V. A pesar de la mejora sigue siendo un error
considerable que conlleva a fallos en el objetivo de alcanzar conmutacin suave, ya
que este error se asocia a un desfase de aproximadamente 12 grados en la seal de
control del PLL. Los resultados de esta prueba se encuentran en el anexo B.
78
Estos resultados se obtuvieran tras realizar pruebas a diferentes integrados, por esta
razn este factor no se consider critico, ya que al emplear circuitos disparadores
idnticos, se introduce un retrazo comn. Por ende no se afecta la simetra en la
conmutacin del puente.
5.3. PUENTE H
79
En la figura 5.2. se muestra la forma del voltaje en la resistencia de salida del sensor,
cuya rata de conversin es de 9.09 A/V. La forma de onda concuerda con lo esperado,
al tratarse de una carga submortiguada. Se puede apreciar que para esta frecuencia en
el momento de la conmutacin, la corriente a travs del MOSFET es diferente de
cero, lo que conlleva a prdidas considerables asociadas a la conmutacin brusca.
80
La figura 5.3. muestra el voltaje de la carga, como se observa este presenta picos
como consecuencia de la conmutacin brusca del voltaje de carga a una corriente
diferente de cero.
En la figura 5.4. se puede apreciar el voltaje a la salida del sensor de tensin, junto
con la corriente de la carga, donde se ve claramente el fenmeno de conmutacin
brusca que existe a esta frecuencia de operacin.
Figura 5.4. Seal de cruces por cero del voltaje y corriente de la carga a 25kHz
81
82
Figura 5.7. Seal de desfase despus de pasar por el filtro pasa bajos.
83
En la figura 5.8. se muestra la forma del voltaje en la resistencia de salida del sensor
de corriente. Se puede apreciar que para esta frecuencia al igual que en caso anterior
en el momento de la conmutacin, la corriente a travs del MOSFET es diferente de
cero, lo que conlleva a prdidas considerables asociadas a la conmutacin brusca.
Figura 5.9. Voltaje de la carga 60kHz
La figura 5.9. muestra el voltaje de la carga, como se observa este presenta picos
como consecuencia de la conmutacin brusca del voltaje de carga a una corriente
84
diferente de cero. Pero en este caso a diferencia del anterior se producen cruces por
cero, lo cual en el desarrollo futuro del PLL implicara errores de falsos cruces por
decirlo as, por lo se puede aconsejar que en la implementacin de un sistema de
control de esta naturaleza, es recomendable arrancar el PLL a una frecuencia menor a
la de resonancia.
A continuacin se muestra la seal de desfase que se genera a la salida de la
compuerta xor, junto con la seal de salida del filtro pasabalas, la cual corresponde a
la seal de error del sistema, que para este caso tiene un valor medio de 1.09 V.
Figura 5.10. Seal de desfase a la salida de la compuerta xor
Figura 5.11. Seal de desfase despus de pasar por el filtro pasa bajos.
85
5.4. PLL
La causa del desfase presente se puede visualizar de una mejor manera si se analiza la
seal de salida del circuito detector de fase, figura 5.13 en donde se tiene un voltaje
medio de 0.178 [V] equivalente a un desfase de 9.27. Como se menciono
anteriormente el conversor A/D no reconoce muestras con valores inferiores a 0.18
[V], por lo cual a pesar de existir un voltaje de error, este es inferior al umbral de
deteccin del conversor y por ende el DSP toma este valor como cero, por lo cual el
86
87
Como se puede observar la corriente de la carga, tiene una forma casi senoidal, si no
existiera el desfase esta seria un senoidal pura. Tambin se observa que a diferencia
de los casos anteriores no se presentan picos en la conmutacin ni en el voltaje o la
corriente de la carga, lo cual corrobora el principio de conmutacin suave que se
estaba tratando de alcanzar con el fin de llevar las prdidas por conmutacin al
mnimo. A pesar del desfase estas perdidas se han reducido a un menor valor gracias
al algoritmo implementado. Se puede mejorar aun mas, solo es necesario emplear un
DSP con un mejor conversor A/D.
Figura 5.16. Voltaje Drain-Source de MOSFETs ubicados en la misma Rama del
Inversor.
88
Como se puede observar la capacidad de definir una banda o tiempo muerta para la
conmutacin es de gran utilidad, y que esta se mantenga en un valor constante e
independiente de la frecuencia de conmutacin tal y como se observa al comparar las
figuras 5.5 y 5.16. De esta forma se asegura que los tiempos de encendido y apagado
de los MOSFET se mantengan constantes sin importar a la frecuencia que se este
trabajando, previniendo cortos en la alimentacin como consecuencia de que dos
MOSFET de la misma pierna se encuentren encendidos a la vez.
Figura 5.17. Salida de la xor del circuito detector de fase
89
90
L(uH ) = 2.54
r2N 2
9r + 10 H
Ecuacin 2.2
Fuente: [9]
91
5.5. Efectos del Campo Magntico Inducido Sobre el Desempeo del Sistema
Salida de PWM con carga a la frecuencia de la carga; se observa el efecto que tienen
el campo creado por la bobina sobre el desempeo del DSP y en general sobre los
integrados ya que estos no poseen aislamiento contra ondas magnticas.
Figura 5.22. Seal de disparo de los MOSFET sin carga
92
Salida del PWM sin carga a la frecuencia de resonancia de la carga, como se observa
con la ausencia del campo magntico producido por la bobina, las seales de disparo
producidas por el DSP presentan una forma normal. Por lo cual se puede notar que en
aplicaciones similares a esta donde se trabaje con campos magnticos de considerable
intensidad es necesario aislar proteger los componentes electrnicos del mismo con el
fin de asegurar el adecuado funcionamiento de los mismos.
93
6. OBSERVACIONES Y CONCLUSIONES
su capacidad
94
95
96
BIBLIOGRAFA
[1]
[2]
[3]
[4]
[5]
[6]
[7]
97
[8]
[9]
[10]
[11]
[12]
[13]
JUNMING
Sun,
MANABU
frequency-Tracking
98
[15]
[16]
[17]
[18]
DAWSON, F.P and JAIN, P. Systems for induction heating and melting
aplications a comparision of load conmutated inverter IEEE Trans, Power
Electron. 1991
[19]
DONG-M Shin, MIN-KI Lee, Kang-Hoon Koh and Hyun-Woo Lee, A Study
on about Implementation to Induction Heating Cooker That Load Turbo
Inverter Algotihm IEEE, 2002.
[20]
[22]
99
[24]
Motorola, DSP56f800 Family Manuals, 2003. Motorola digital dna, MCUDSP 56800 Accelerated Development System. Technical Documentation,
56800 Documenation (PDF), DSP56800 Processors, Manuals, DSP56f800
Family Manuals. 2003
[25]
Development
System.
Technical
Documentation,
56800
100