Académique Documents
Professionnel Documents
Culture Documents
SPI
(Serial Peripheral Interface)
Luis Romano Tllez 1-6
Jos Eduardo Ramrez Alonso 7-9
Vicente Torres Mendoza 10-13
Toms Orozco Urbieta 14-17
Qu es el SPI?
Es
bus SPI es un modulo para controlar casi cualquier dispositivo electrnico tal que
acepte un flujo de bits regulado por un reloj, dato entrante, dato saliente y un pin de
chip select, que conecta o desconecta la operacin del dispositivo con el que uno
desea comunicarse. De esta forma, este estndar permite multiplexar las lneas de
reloj.
Tiene mayor velocidad de transmisin que IC( Inter-Integrated Circuit ) o SMBus. Su
implementacin en hardware es simple, aunque no permite control de flujo y slo
funciona en las distancias cortas.
El
Los
El
Transmisin de Datos
Para comenzar la
comunicacin, el
maestro primero
configura el reloj, con
una frecuencia menor
o igual a la frecuencia
mxima que soporta
el dispositivo esclavo.
El maestro activa el
seleccionador de
esclavo del chip
deseado; si un
periodo de espera es
necesario, el maestro
debe esperar ese
periodo antes de
comenzar a emitir los
ciclos de reloj.
Cada
esclavo es elegido por un nivel lgico bajo por el Slave Select, y su velocidad de
transmision puede ser de 1 Mbit/seg; se transfieren en bloques de 8 bits, el ms
significativo se envia primero.
Las
Eleccin Slave/Mster
Obviamente
10
11
Como
modo mster los dos ltimos bits (SSPCON1, SSPM1 y SSPCON, SSPM0)
determinan las cuatro posibles frecuencias del reloj. La frecuencia del reloj ser
una fraccin (4, 16, 64) del oscilador principal o puede asociarse al ritmo del
Timer2.
Si
12
Modo Master:
Solamente un SPI master inicia la transmisin.
Los datos son desplazados hacia afuera a travs de la lnea Master Out
Stave In (MOSI).
Los datos son desplazados hacia adentro a travs de la lnea Master In
Stave Out (MISO).
La transmisin finaliza despus de 8 ciclos del serial clock (SPSCK), ya
que se trata de una transmisin serial sincronizada con el Clock generado
por el master y cada dato esta sincronizado con dicho clock.
13
Modo Slave:
Los datos son desplazados hacia afuera a travs de la lnea Master In
Slave Out (MISO).
Los datos son desplazados hacia adentro a travs de la lnea Master Out
Stave In (MOSI).
Transferencia sincronizada al serial clock (SPSCR) desde el Master.
14
Modo A
Modo B
Modo C
Modo D
Estos determinan el valor de la polaridad del reloj (CPOL = Clock Polarity) y el bit
de fase del reloj (CPHA = Clock Phase). La mayora de los dispositivos SPI
pueden soportar al menos 2 modos de los 4 modos.
15
El BIT de Polaridad del reloj determina el nivel del estado de Idle del reloj y el BIT de Fase
de reloj determina que flanco recibe un nuevo dato sobre el bus. El modo requerido para una
determinada aplicacin, esta dado por el dispositivo esclavo. La capacidad de multi-modo
combinada con un simple registro de desplazamiento hace que el bus SPI sea muy verstil.
Polaridad del reloj (CPOL=Clock Polarity)
-Si CPOL esta en un 0 lgico y ningn dato esta siendo transferido(Estado Idle), el maestro
mantiene la lnea SCLK en bajo.
-Si CPOL esta en un 1 lgico, el maestro desocupa la lnea SCLK alta.
Fase Del Reloj (CPHA)
CPHA, conjuntamente con CPOL, controlan cuando los nuevos datos son colocados en el
bus. Si CPHA es 1 lgico, los datos son desplazados sobre la lnea MOSI segn lo
determinado
por
el
valor
de
CPOL.
Ventajas
Comunicacin
Mayor
Protocolo
No
flexible en que se puede tener un control absoluto sobre los bits transmitidos.
Eleccin
Su
Full Dplex
Consume
menos energa que PC O que SMBus debido a que posee menos circuitos (incluyendo
las resistencias pull-up) y estos son mas simples
No
Los
No
dispositivos clientes usan el reloj que enva el servidor, no necesitan por tanto su propio reloj
17
Desventajas
Consume
mas pines que cada chip que I2C, incluso en la variante de 3 hilos
El
No
Solo
18