Vous êtes sur la page 1sur 22

Eagle PCB

Ralisation dun PCB sous EAGLE V5.x

Sommaire
Ralisation dun PCB sous EAGLE V5.x .................................................................................. 1
1. Introduction ..................................................................................................................... 2
1.1 Basculement vers le board................................................................................................ 3
2. Prparation du PCB............................................................................................................. 4
2.1

Positionnement des composants .................................................................................. 4

2.2 Commande DISPLAY - Utilit des couches ............................................................. 6


2.3 DRC (default) et NET CLASS Contraintes lectriques ................................................ 7
2.4 Le routage ........................................................................................................................ 8
2.5 Les options de "Design Rules" ...................................................................................... 13
3. Lautorouteur .................................................................................................................... 18

Pierre Vignisse ISIL BAC 3 2010

page 1

Eagle PCB

1. Introduction
Comme nous l'avons vu dans la ralisation d'un schma, Eagle a pour philosophie de gnrer une
couche pour chacune des caractristiques d'un objet. Ainsi pour le symbole d'un composant dans un
schma, il existe au moins 4 couches indispensables : Pins, Symbols, Names, Values pour crer un
symbole qui reste quelque chose de virtuel. Et pour le schma, on rajoutera les couches Net et
ventuellement Busses.
Quand il s'agit de crer un circuit imprim, un PCB, on entre dans un espace rel trois dimensions
avec une multitude de caractristiques qui n'ont parfois aucun lien avec l'lectronique proprement dite.
Avant tout, un composant physique aura videment un nom et une valeur, les mmes que son symbole
dans le schma correspondant. Il occupera une Place sur le PCB.
Mais un composant aussi doit tre soud ses points de contact (Pad), donc chaque Pin du symbole
dans le schma correspondra au moins un Pad dans le board(pcb).
Un composant traversant (through hole) ncessite des trous (Drill) avec des pastilles (Pad) pour
permettre leur soudage. Certains composants ncessite une fixation par vis, il faudra donc des trous
(HOLE) souvent sans pastille cuivre; l'inverse d'un composant mont en surface (SMD ou CMS)
qui aura des pastilles non perces.
Le circuit imprim aussi a des dimensions dfinies par le cahier des charges, un certain nombre de
couches, il peut tre simple face (Top ou Bottom), double-faces (Top et Bottom) ou multicouche. On
passera lectriquement d'une couche l'autre par des Via qui sont des trous mtalliss donc
conducteurs.
Pour rpondre des contraintes lectriques, physiques ou de scurit, certaines zones du PCB seront
interdites tout composant (Keepout), parfois ce seront les pistes de cuivre qui seront interdites
(Restrict).
Dans Eagle, chacune des caractristiques reprises en gras ci-dessus gnre au moins une couche
comme par exemple Top, Bottom, Drill, Hole, Dimension.
D'autres en ncessitent parfois plusieurs, c'est le cas de
- Place qui donnera les 2 couches tPlace (Top Place) et bPlace (Bottom Place) tout comme
Name, Value, Origine
- Restrict en donnera 3 : tRrestrict, bRrestrict , et vtRrestrict.
Il existe encore d'autres couches prvues pour des spcifications de ralisation du PCB telles que
l'tamage et le vernis; ou bien destines au montage de la carte (colle et pte souder)
Enfin, nous verrons ultrieurement qu'il sera possible de dfinir ses propres couches

Pierre Vignisse ISIL BAC 3 2010

page 2

Eagle PCB

1.1 Basculement vers le board


Avant de poursuivre le tutorial schmatique, nous partirons de lexercice suivant dont le schma
est donn:

La commutation vers un board produit lcran suivant :

Rem : ici, pour limpression, larrire plan est mis en blanc. (Par dfaut, il est noir).
Les traits en jaune reprsente les connexions, elles correspondent aux NETS du schma.
A ce stade, elles ne sont pas routes mais elles vont devenir les pistes du circuit imprim.
Il faut avant tout positionner correctement les diffrents composants.

Pierre Vignisse ISIL BAC 3 2010

page 3

Eagle PCB

2. Prparation du PCB
2.1

Positionnement des composants

On tentera donc de les placer dans le cadre ajust aux dimensions souvent imposes, et ce en
regroupant ensembles les composants interconnects, ce qui donne pour une premire tentative:

On ralise que le connecteur d'entre 220V choisis ne rpond pas aux normes d'isolation, on le
changera en profitant de l'occasion pour liminer le croisement des signaux (voir le manuel Library)
Comme on travail en simple face, on mettra les smds du cot soudure avec la cmd Miror
On a aussi permut les connections du fusible dans le schma.
La cmd PINSWAP, s'il elle avait t permise sur le fusible et sur le primaire du transfo, aurait donn
le mme rsultat, mais plus rapidement(voir le
manuel Library).
Lespacement des pads du connecteur est
galement modifi dans la librairie, aprs
vrification de lexistence du modle.
DRC et LIB seront tudies ultrieurement.
Aprs ces modifications, on constate que le
board est dj plus lisible et donc
vraisemblablement plus facile router.

Pierre Vignisse ISIL BAC 3 2010

page 4

Eagle PCB
On obtient aprs ajustement des positions :

Pour procder au routage de la carte, il y a deux mthodes : manuelle ou automatique.


Elles ne sont pas exclusives, on peut dans un premier temps router manuellement puis passer en mode
automatique ou inversement. Un point commun, cependant, est davoir un cran lisible, c'est--dire ne
comportant que les informations utiles au routage.
En dslectionnant les couches superflues (voir commande DISPLAY page suivante), on ne conserve
que les couches TOP, BOTTOM, PAD UNROUTED et DIMENSION

Manifestement plus lisible. La commande Ratsnet


retrace les connections au plus court.
Il est conseill de lappliquer avant de commencer le routage, afin de dceler des positionnements
rectifier. Il faut aussi vrifier les rgles de routage (Design rules).

Pierre Vignisse ISIL BAC 3 2010

page 5

Eagle PCB

2.2 Commande DISPLAY - Utilit des couches

Pierre Vignisse ISIL BAC 3 2010

page 6

Eagle PCB

2.3 DRC (default) et NET CLASS Contraintes lectriques


Avant de procder au routage (manu ou auto), il est prfrable de dfinir les contraintes spcifiques
chaque signal. Le DRC (Design Rules Check) vrifie le respect de plusieurs paramtres. On le
configure pour chaque application par le menu EDIT Design Rules (DR).

Ces paramtres seront contrls, sur lensemble de la carte et des signaux :


Chaque onglet produit un cran illustr par des aides et des commentaires contextuels.
- LAYERS : Les couches utilises, paisseur de cuivre, espacement entre couches
et leur association pour les vias
- CLEARANCE : Les distances disolation entre piste/pad/via/et pour les smd
- DISTANCE : entre pistes et trous avec les dfinitions de la couche dimension
qui reprend les dcoupes de la carte
- SIZES : les dimensions minimales des pistes, trous et vias
- RESTRING : largeur de cuivre qui doit rester autour des trous, aprs forage
- SHAPES : dfinit la forme des PAD smd
- SUPPLY : utilise pour le multicouche, dfinition des vias inter-couche
- MASKS : dlimite les masques de soudure ou de pte souder
- MISC : prcise le test sur la position des composants par rapport la grille,
langle des pistes, les fontes des textes, les zones restrictives pour les
pistes, le nombre maximum derreurs qui arrte le DRC.
Dans le menu EditNet classes, on peut dfinir des classes de signaux
Pour chaque Net Classes, lutilisateur dfinit, prioritairement aux rgles par dfaut :
- les distances disolation
- la largeur minimum des pistes
- le diamtre minimum de perage associ cette classe
En gnral, pour les signaux de basse tension (<50V) les conditions disolation par dfaut suffisent,
mais pas la largeur de piste qui dpend du courant. Lusage des classes est indiqu pour grouper les
connections soumises aux mmes contraintes. Pour viter un gaspillage de ressources, on ne fera pas
un usage abusif de dfinition de classe. On peut dfinir un maximum de 7 classes, avec une matrice
permettant de dfinir l'isolation respecter entre classes
Dans notre application, nous aurions besoin de deux classes diffrentes :
la classe dfaut (0) et la partie secteur 220V qui requiert au minimum 3mm disolation(avec vernis).
Dans l'illustration ci-dessous, les signaux gauche du pointill seront assigns la classe 1 avec 3mm
disolation.

Et pour lexemple, on dfinira une classe 2 avec


une largeur de piste de 0,5mm pour les pistes de la
sortie la basse tension vers le connecteur.

Pierre Vignisse ISIL BAC 3 2010

page 7

Eagle PCB
Une fois ces classes dfinies, on y associe les signaux par la commande CHANGE->CLASS puis en
cliquant sur le signal pour lassigner la classe prslectionne.
On peut aussi dfinir les classes avant de raliser le schma, et assigner sa classe au signal au moment
de la cration de son trac. Mais ces spcifications n'influencent pas le routage manuel.
En dautres termes, les design rules et les Net classes ne sont prises en compte que dans le DRC et
par lAUTOROUTER.

2.4 Le routage
Un routage manuel se ralise avec la cmd ROUTE
, son activation une nouvelle barre doutils
apparat, et Cl.G sur le signal permet de le router dans la couche active :

On "droute" un signal, ou un segment de signal, avec la cmd RIPUP


A la fin, on pourrait avoir
ceci, o on a ajout un texte
didentification avec la cmd
Text sur la couche bottom:
"ALIM SYM V1.1"
"Bot sept 07"
La barre doutils sadapte.
On retrouve des options dj
connues.
RATIO permet de changer
lpaisseur du trait quant la
fonte est vectorielle.
Tout paramtre : taille,
largeur, diamtre, isolation...
peut tre modifi par la cmd
CHANGE

Pierre Vignisse ISIL BAC 3 2010

page 8

Eagle PCB

Lorsquon a rout le PCB, il est parfois utile de raliser un ou plusieurs plans de masse.
Pour ce faire, on dispose de la cmd Polygon
qui permet de dlimiter ce plan.
Ci-dessous gauche, un polygone dont le nom est N$14, car il est considr comme un signal
quelconque. Renommons-le GND, nous obtenons de suite un polygone plein. Les pistes GND sont
fondues dans le plan de masse. On revient la figure de gauche par un Ripup sur le polygone.
On aperoit aussi les " THERMAL " : ponts thermiques facilitant la soudure des composants.
La cmd en ligne SET
POLY ON ou OFF
permet d'activer ou de
dsactiver le
remplissage du
polygone lors d'un
Ratsnet
On remarque droite, prs du connecteur, une zone non remplie et une piste prs du bord du PCB.

Pierre Vignisse ISIL BAC 3 2010

page 9

Eagle PCB
En repositionnant la piste partant de la pin suprieure du connecteur,
on permet au plan de masse de couvrir toute la zone, comme le
montre la figure ci-contre
Il est possible damliorer encore ce design, afin dviter quune piste
passe trop prs du bord. Mme si les rgles disolation sont respectes,
il est prfrable de prendre ce rflexe de sloigner du bord tant que
sest possible.
On obtient ainsi aprs Ripup des 2 signaux, puis nouveau routage suivi dun Ratsnest

On remarque des traces tranges, pas trs lgantes


au niveau du pad central du connecteur.
Il sagit des ponts thermiques autoriss dans le
DRC et du routage du signal GND qui se
superpose au plan de masse. Ils sont arrts
pour respecter les conditions d'isolation.

On peut aisment remdier ce problme en utilisant la couche bRestrict


pour interdire des pistes de part et dautre du pad. On sera amen
rduire la grille pour sapprocher au plus prs du pad. On trace deux
traits ( WIRE ) dans cette couche et on ratsnest. Nous avons alors le
pcb ci-contre.
Pour finaliser la carte, ajoutons encore un plan de masse du cot du 220V pour une ventuelle
mise terre. Nous plaons un composant pad que nous nommons TERRE, puis traons un
polygone du mme nom. Nous avons donc deux plans de masse GND et TERRE.
En cas de recouvrement, comme sur la
figure ci-contre, lattribut RANK permet
de rgler les conflits d'isolation.
Par dfaut le rank est mis 1.
Si nous changeons le RANK de TERRE
2, il sera moins prioritaire au remplissage
que GND qui sera alors trac en premier
lieu, avec ses conditions..

Remarque: Les plans peuvent se dfinir avant de commencer un routage

Pierre Vignisse ISIL BAC 3 2010

page 10

Eagle PCB
Voici aprs modification

puis

ratsnest

On amliore laspect du board en encadrant le texte dun rectangle dans la couche bRestrict.
On a finalement vue du bottom par transparence
et sa vue miroir :

Avec les vues correspondantes tPlace

et

bPlace (vue miroir):

Il est temps de vrifier la conformit de notre routage. Lanons un DRC


(Design Rules Check).
Un premier cran Design Rules (DR) apparat qui permet de dfinir certains paramtres :
Acceptons les rgles par dfaut, celles que nous avons dfinies dans le NetClasses sont incluses dans
le projet et sont prioritaires sur les spcifications par dfaut.
Nous examinerons ces diffrents onglets ultrieurement. Faisons ClkD sur OK

Pierre Vignisse ISIL BAC 3 2010

page 11

Eagle PCB
Une fentre montre les erreurs, un pointeur cible sur le PCB, lerreur slectionne dans cette fentre.
Et si la case Centered est
coche, le dfaut est centr
dans la fentre.
Les 2 erreurs Width
dsignent le texte dont le
trait a une paisseur
infrieure celle spcifie
par dfaut ; sans impact sur
le circuit lectronique. Pour
liminer cette erreur, on
peut changer le Ratio du
texte.
On pourrait aussi crer une couche rserve ces informations (voir tdocu ou bdocu)
Lerreur Restrict nest pas clairement visible, elle est dissimule derrire lerreur Width.
Corrigeons les erreurs Width, puis affichons la couche bRestrict par la commande Display, nous
constatons que la jambe de la lettre p du texte sept 07 touche le cadre bRestrict, ce qui viole la rgle
et provoque un message derreur (sans incidence dans ce cas). Pour liminer cette erreur, il faut
dplacer le texte.
Les messages que peut dlivrer lexcution dun DRC sont bien sr fonction des choix raliss dans
lditeur DR et dans les "Net classes" (onglet Edit), mais ils rsultent aussi dautres inepties comme
router hors carte, croiser deux pistes dans une mme couche, traverser un trou avec une piste
Voyons donc en dtail lditeur DR; puis ensuite ses messages derreur.
Dans longlet File, un bouton "Edit Description ", permet de dcrire le profil du DR, ce
commentaire apparatra dans la fentre droite du CP, on peut aussi sauver le DR ou en charger un
autre ou encore appliquer les modifications au profil en cours.
Les fichiers de rgles ont l'extension .DRU.

Le fichier COURS.DRU plac sur l'cole virtuelle reprend les rgles respecter pour pouvoir faire
tirer un PCB dans nos laboratoires. Il tient compte des possibilits de nos quipements, il est donc
inutile de vouloir les dpasser sans nous consulter. Pour les tudiants inscrits, le fichier est accessible
l'adresse:
http://ecolevirtuelle.provincedeliege.be/ctrl/ctrl_gestion.pageBrowser?p_jsCtrlName=#45659.

Pierre Vignisse ISIL BAC 3 2010

page 12

Eagle PCB

2.5 Les options de "Design Rules"


Longlet Layers reprend les caractristiques des couches et des vias :
On y spcifie lpaisseur du cuivre (35, 70, 105, 140m) et lpaisseur disolant entre chaque couche.
Dans une configuration
multicouche on distingue
les couches internes
(inner layers) des
couches externes (top et
bottom). Les vias
exclusivement internes
(buried) ne sont pas
visibles ni par le top ni
par le bottom. Les vias
through relient le top au
bottom, ils traversent la
carte. Les vias aveugles
(blind) relient une couche
externe (top ou bottom)
une couche interne. Dans
le setup, * et ( )
dfinissent les
groupements internes
(buried via) qui associent
deux couches comme top et bottom en double face.
Les [ ] dfinissent les liens des groupes internes seulement avec les 2 couches externes.

Longlet Clearance dfinit les distances disolation entre signaux diffrents ainsi que
pour des signaux identiques.
On remarquera que l'illustration de gauche change avec la donne slectionne, ainsi
pour l'isolation entre wire et pad on obtient l'illustration ci-contre.
Pour chaque piste on dfinit lisolation par dfaut avec les autres pistes, avec les pad
et les vias trangers. On dfinit galement les distances minimales des pads entre eux et avec les vias.

Pierre Vignisse ISIL BAC 3 2010

page 13

Eagle PCB
Longlet Distance dtermine les distances minimales respecter, celles dfinies dans la couche
dimension. Cela concerne les bords de la carte, mais aussi les trous et autres dcoupes.
ATTENTION ! Mettre 0 dsactive le test, le DRC ne teste plus les pistes passant sur des trous !

Longlet Sizes pour les dimensions minimales : largeur de piste, diamtres, microvia...

Longlet Restring indique en % du diamtre, lanneau de cuivre restant aprs forage.


Exemple : un anneau de 0,2mm pour un trou de 0,8mm

Pierre Vignisse ISIL BAC 3 2010

page 14

Eagle PCB
Dans chaque couche, pour les pads et les vias. Il est possible de spcifier des valeurs diffrentes entre
top, bottom et couches internes.
Les pads du top peuvent donc tre diffrents de ceux du bottom.
Si diamtre est coch, pad et via devront avoir le mme diamtre dans les couches internes.
Longlet Shapes permet de modifier les formes des pads et pastilles smd.
SMDS : Spcifie larrondi des pads smds, 100% transforme une pastille carre en un cercle.
PADS : On peut imposer la forme des pads diffrente sur le top et le bottom, ne changer que la
premire pin dun CI

Apply : ralise immdiatement la modification dans le board courant.


Longlet Supply concerne les couches dalimentations (pont thermique dans les plans de masse)
Gap : cest la largeur du pont
thermique (en % du diamtre)
entre lanneau et le plan.
Annulus : largeur de lanneau
Thermal : largeur de lisolation
thermique
Restring Thermal : distance au
trou dfinie dans longlet
Restring
Restering Annulus : si coche
alors cercle plein au lieu dun
anneau

Pierre Vignisse ISIL BAC 3 2010

page 15

Eagle PCB
Longlet Mask reprend les paramtres des masques de soudure pads et smds
Stop mask est dfini pour les pads et les smds; masque pour les zones sans vernis.

Cream mask : masque pour la pte souder, nest dfini que pour les smds
Les valeurs sont donnes en % de la plus petite dimension.
Limit : indique le diamtre minimum des via qui gnreront un stop mask
(Voir aussi les flags STOP et CREAM dans la dfinition du package)
Longlet Misc dfinit divers paramtres contrler :

Grid : pour vrifier que les lments sont correctement positionns sur la grille courante.
Pas souvent coch car on utilise aussi souvent une grille mtrique et une grille anglo-saxonne.
Angle : vrifie que les tracs de pistes respectent des pentes multiples de 45.
Font : Vrifie que le texte est crit en fonte vectorielle, la seule fonte respecte par le CAM
processor. Ne pas cocher cette case et utiliser le CAM processeur pour gnrer des

fichiers Gerber pour la fabrication risque davoir des effets dsastreux la sortie.
La taille des caractres ntant pas respecte peut engendrer des courts-circuits.
Restrict : Vrifie que du cuivre (piste, pad, polygone) ne se trouve pas dans une zone dfinie
dans une des couches Restrict

Pierre Vignisse ISIL BAC 3 2010

page 16

Eagle PCB
Remarque :
Aprs avoir rgl tous les paramtres, on peut sauver le DRC avec le nom du schma.
Ensuite on click OK et le logiciel cherche les erreurs dont les plus courantes sont les suivantes:

Cette liste n'est pas exhaustives, par exemple des signaux routs en pointill gnreront le message
derreur Wirestyle, d'autre actions comme l'usage de fonction interdite dans certaines couches peuvent
gnrer des "Layer Abuse"
On peut numrer d'autres messages derreurs :
Blind via ratio, Drill Distance (distance entre deux trous non respecte),
Invalid Polygon (gnr si un polygone n'est pas connexe),
Layer Setup (conflit entre la dfinition des couches et l'usage de certains objets comme des smds au
top en simple face o seule la couche bottom est active),
Micro Via Size, No vector font, No real Vector Font, pour lesquels on ira voir l'aide en ligne.
Tous ces messages trouvent leur utilit dans le respect des diffrentes spcifications faites dans
lditeur DR, des rgles implicites ou d'usage chez les sous-traitants.
Enfin, le rsultat d'un DRC, nous donne la possibilit d'approuver des erreurs ou des avertissements,
Cela pourrait-tre le cas pour un texte dont le trait est trop fin, mais augmenter le ratio peut liminer le
message d'erreur comme le montre les figures ci-dessous.

Ceci pour noncer une rgle importante :

" Le DRC d'un PCB idal ne produira aucune erreur ni avertissement,


mme approuv" C'est l'objectif atteindre sans tromperie. Ne pas changer les paramtres du
DRC pour liminer les messages d'erreurs, au dtriment des rgles imposes est faire preuve de
sagesse. Seuls quelques cas exceptionnels (masse digitale connecte une masse analogique par
exemple) peuvent tre tolrs.
L'essentiel reste donc de bien matriser les contraintes lies son PCB et de les traduire correctement
en paramtres dans les DRC.

Pierre Vignisse ISIL BAC 3 2010

page 17

Eagle PCB

3. Lautorouteur
L'autorouteur
est un outil de routage automatique trs performant, s'il est correctement configur.
Sa configuration est cependant dlicate effectuer tant le nombre de paramtres est important et leur
impact sur le logiciel routeur pas toujours facile dterminer voire apprhender.
Reprenons l'exercice FLASH IR, de la section schmatique, un routage manuel sur le bottom pourrait
donner ceci.
Ce routage est assez ais car la carte est simple et comporte
peu de connexions.
En d'autres termes, l'autorouteur n'est vraiment requis, mais
son usage permettra de mettre en lumire sa complexit.
Nous partirons donc de cette carte, en lui
appliquant un Ripup
puis Go
Une fentre apparat et
Cl.Yes et nous retrouvons la carte
non-route.

LAUTOROUTER permet un routage automatique dans le


respect du DR et des spcifications du Net Classes.
On le lance par licne et
une fentre apparat, dont l'aspect dpend de la licence et de la
configuration du DR. Ici, seulement une couche est active et
cela nous donne la fentre ci-dessous (des couches sont
supprimes pour rduire la taille graphique).
N/A signifie couche non-active, les traits - / \ | fixent les directions prfrentielles, * pas de prfrence.
Je conseille de prendre au plus 25mil comme grille de routage, 10 est un bon compromis selon la
mmoire disponible dans le PC (de moins en moins critique).

Load permet de charger un Setup dj sauvegard (*.ctl files).


Select pour slectionner les signaux router avec la commande GO, mais il est prfrable davoir
pralablement dfinit toutes les options de lautorouteur. En ligne de cmd, "auto V+" produit le mme
genre de slection, par contre "auto !V+" routera tout sauf V+
Les onglets entre () sont dsactivs comme ici (Busses) par exemple qui est gnralement utilis en
premier lieu si des bus sont dfinis dans le schma. Contrairement aux autres, les 2 onglets General et
Follow-me ne peuvent tre dsactivs.
"Continue existing job" apparat lorsqu'on relance un auto-routage qui avait t interrompu. On
dcoche la case pour redmarrer un nouveau routage.

Pierre Vignisse ISIL BAC 3 2010

page 18

Eagle PCB
L'onglet "Follow-me" est un routeur spcifique rserv aux signaux pour lesquels on a spcifi 8 ou 9
comme "wire bend style" par la cmd en ligne "set wire_bend 8" pour router sur une seule face, mais
au plus court, tandis que la cmd en ligne "set wire_bend 9" routera au plus court sur les deux faces
Voici l'essentiel de la cmd set bend_wire(voir le manuel) :

Bend angle for


wires

SET WIRE_BEND bend_nr;


bend_nr can be one of:
0: Starting point - horizontal - vertical - end
1: Starting point - horizontal - 45 - end
2: Starting point - end (straight connection)
3: Starting point - 45 - horizontal - end
4: Starting point - vertical - horizontal - end
5: Starting point - arc - horizontal - end
6: Starting point - horizontal - arc - end
7: "Freehand" (arc that fits to wire at start, straight otherwise)
8: Route short end of airwire in Follow-me router
9: Route both ends of airwire in Follow-me router
Note that 0, 1, 3 and 4 may contain additional miter wires (see miter).
SET WIRE_BEND @ bend_nr ...;
Defines the bend angles that shall be actually used when switching with the
right mouse button.
SET WIRE_BEND @;
Switches back to using all bend angles.

Nous laisserons qui le veut, le soin d'explorer et d'exploiter cette voie.


L'onglet "Busses" est prvu pour les systmes avec bus de donnes/adresses ou de mme nature et
devant prsenter des caractristiques similaires de routage (longueur,). Indiqu pour les liaisons
entre P et mmoire par exemple.
Si on veut utiliser cette option, il y a lieu de ne pas mixer les bus, il est prfrable de dclarer 2ou +
bus homognes plutt qu'un seul bus htrogne.

Pierre Vignisse ISIL BAC 3 2010

page 19

Eagle PCB
Mais comme longlet suivant "Route" prsente au moins les mmes options, en plus nous y verrons
les Ripups et Avoid. Nous allons donc dtailler les options de cet cran.
Cette fentre est divise en 3 sections : 2 pour des "cots" et droite pour les maximums (0..9999).
L'autorouteur travaille avec un facteur de cot virtuel (de 0 max 99) attach chaque paramtre.

Certains paramtres ont des plages de valeurs nettement plus rduites.


Ainsi, la section "Layer Costs" (0..20), pour des PCB multicouche permet de favoriser l'usage d'une
couche en lui assignant un cot faible, ou d'en dfavoriser l'usage avec un cot lev.
En gnral, les couches " top et bottom" reoivent 0 quand elles sont utilises.
La section centrale "Costs" fonctionne semblablement sur les paramtres du routage.
Les valeurs affiches sont celles par dfaut. Reprenons chacune d'elles avec leur plage de valeurs.
Via (0..99): Contrle l'utilisation des vias, une faible valeur en favorise l'usage, permettant ainsi le
respect de la direction prfrentielle (PrefDir), l'oppos, une valeur leve en favorisera
le non respect. En gnral, on route avec une faible valeur, puis on optimise avec des
valeurs leves. 99 n'empche pas l'usage de via.
NonPref (0..10): Pour le trac les pistes dans la direction prfre (voir onglet General). Une faible
valeur autorise davantage de changements de direction.
99 oblige le routage exclusivement dans la direction de prfrence.
ChangeDir (0..25): Pour rduire le nombre de changement de direction avec une valeur leve.
OrthStep (2), DiagStep(3): ne pas modifier, traduction qu'une hypotnuse est toujours plus courte
que la somme des deux autres cots.
ExtdStep (0..30): traduit le cot d'un segment de piste (un pas de la grille), 45 de la PrefDir,
au-del du maximum autoris. Exemple, si dans Maximum, maxExtSteps=0,
chaque pas de la piste cotera la valeur dfinie entre 0 et 30.
Mais maxExtSteps=10, alors la piste pourra traverser 10 pas sans surcot.
Mettre ExtSep =99 et maxExtSteps=0 vite le trac 45 de PrefDir
On routera avec une faible valeur, qui augmentera pour l'optimisation.
BonusStep, MalusStep (1..3): Coefficient de pondration des l'influence des zones favorables et
dfavorables pour le routage du signal. (voir PadImpact)
PadImpact, SmdImpact (0..10): Les pastilles pour souder les composants (smds et traversants)

Pierre Vignisse ISIL BAC 3 2010

page 20

Eagle PCB
BusImpact : gnrent avec le logiciel des zones favorables (dans la PrefDir) ou dfavorable
(perpendiculaire PrefDir). Un signal rout dans la PrefDir, le sera d'autant plus loin
des pastilles que ce coefficient est lev, mais le plus longtemps possible dans la
PrefDir. Pour de grande densit de composant, il est conseill d'augmenter la valeur.
Hugging (0..5) : Une valeur leve force le rapprochement des segments parallles.
On recommande une valeur plus faible pour l'optimisation.
Avoid (0..10): Durant les ripups, indique comment les anciens tracs doivent tre considrs comme
zones viter. L'effet est d'autant plus prononc que la valeur est grande.
Ce paramtre n'est actif que pour l'onglet " route"
Polygon (0..30): Chaque pas de routage dans le polygone est associ ce cot. Une forte valeur
diminue le risque de voir le polygone se fractionner.
La section "Maximum" contrle les paramtres suivants :
Via (0..30): Le nombre maximum de via pour une connexion
Segments(0..9999): le nombre maximum de segments pour une connexion.
ExtdSteps (0..9999): Le nombre de pas de grille 45 de la PrefDir autoriss gratuitement

Les Ripup/Retry
Ces paramtres ne sont actifs que pour l'onglet " route", et si ces valeurs sont leves, le programme
risque de prendre davantage de temps respecter les contraintes imposes.
L'autorouteur travaille par tentative itrative. Il route les signaux les uns aprs les autres, jusqu' tre
bloqu, ne plus trouver de passage pour le signal. Alors il mmorise la situation, puis "droute"
(ripup) des signaux dj routs jusqu' concurrence du nombre spcifi par RipupLevel.
Ensuite, il recommence une nouvelle tentative qui peut conduire un nouveau ripup/retry

imbriqus dans le premier.


Le nombre maximum de ripup imbriqus est fix par RipupSteps.
RipupTotal fixe le maximum des signaux drouts simultanment, tous comptabiliss.
Si une de ces valeurs est dpasse, l'autorouteur arrte ses tentatives et dclare le signal non-routable.
Il remet ses compteurs zros, reprend son dernier routage valide et poursuit alors de la mme
manire avec les signaux restants.
A l'issue de son travail, le logiciel cre un fichier rcapitulatif *.pro, o l'on peut lire diverses
informations dont le nombre de connections router et le rsultat de son travail.
Pour configurer efficacement ces paramtres, il y a lieu de tenir compte du nombre de connections
raliser, des ressources du PC et du temps que l'on octroie au logiciel pour satisfaire nos exigences.
Mais si il y a 20 connections router, il est inutile de mettre RipupLevel=100, mais bien indiqu de le
mettre 20.

Pierre Vignisse ISIL BAC 3 2010

page 21

Eagle PCB
Par contre RipupStep peut trs bien tre fix 100, et RipupTotal 1000, ce qui risque videmment
de prendre normment de temps. Il vaut mieux analyser le rsultat d'une premire approche et voir ce
qui pose problme, avant d'affiner la valeur de ces paramtres; car dplacer un composant de quelques
mm suffit souvent dbloquer la situation.
L'optimisation

Le nombre de phases d'optimisation est laiss libre car on peut les activer ou dsactiver, on peut aussi
en supprimer ou en crer de nouvelles. Comme on le voit ci-dessous, les paramtres restent identiques
(sauf avoid et ripup)
La meilleure faon d'apprendre utiliser ces phases est de faire des essais sur des PCB de complexits
diffrentes, afin de raliser les variations qu'apportent ces paramtres dans le routage du circuit.
Ainsi notre application Flash IR route avec la configuration ci-dessus donne la figure de gauche.

A droite, avec Top Layer


cost mis 99, BonusStep
et MalusStep mis 3

Si on active optimise1 avec comme changement Segments=5 et ExtdSteps=1, on obtient


Cela montre
comment peuvent
influencer les
variations de
quelques paramtres.
A droite, ci-contre, on
a ajout un plan de
GND, et on a tourn
la LDR de 90.
.
La richesse de ce routeur est loin d'tre puise dans ce fascicule

Pierre Vignisse ISIL BAC 3 2010

page 22