INFRA-ESTRUTURA DE

HARDWARE
Estrutura e Funo do Processador

Prof. Filipe Cordeiro: filipe.rolim@gmail.com

Componentes de um computador

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Estrutura da CPU

CPU precisa:
Buscar instrues
Interpretar instrues
Obter dados
Processar dados
Gravar dados.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Ciclo de Instruo

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Ciclo de instruo com indireo

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Diagrama de estado do ciclo da instruo

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

CPU com barramento de sistemas

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Estrutura interna da CPU

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Registradores

CPU precisa ter algum espao de trabalho

(armazenamento temporrio)
Registradores chamados
Nmero e funo variam entre projetos de
processador
Uma das principais decises de projeto
Alto nvel de hierarquia de memria.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Registradores visveis ao usurio

Uso geral
Dados
Endereos
Cdigos condicionais.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Registradores de uso geral

Podem ser de propsito geral verdadeiro

Podem ser restritos
Podem ser usados para dados ou
endereamento
Dados:

Acumulador

Endereamento

Segmento.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Registradores

Torne-os de uso geral:

Aumente flexibilidade e opes do programador
Aumente tamanho de instruo e complexidade

Torne-os especializados:
Instrues menores (mais rpidas)
Menos flexibilidade.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Quantos registradores de uso geral?

Entre 8-32
Menos = mais referncias memria
Mais no reduz as referncias memria e
ocupa espao no processador.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Registradores de cdigo condicional

Conjunto de bits individuais

Podem ser lidos (implicitamente) por

programas

Ex: resultado da ltima operao foi zero

Ex: Jump if zero

No podem (normalmente) ser alterados por

programas.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Registradores de controle e estado

Contador de programa (PC)

Registrador de decodificao de instruo (IR)
Registrador de endereo de memria (MAR)
Registrador de buffer de memria (MBR)

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Modo supervisor x Modo Usurio

Modo Supervisor
Permite execuo de instrues privilegiadas
Usado pelo sistema operacional
No disponvel aos programas do usurio.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Fluxo de dados (busca de instruo)

Depende do projeto da CPU

Em geral:
Busca:
1.

2.
3.
4.

5.

PC contm endereo da prxima instruo

Endereo movido para MAR
Endereo colocado no barramento de endereo
Unidade de controle solicita leitura de memria
Resultado colocado no barramento de dados,
copiado para MBR, depois para IR

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Fluxo de dados (busca de dados)

6.

Enquanto isso, PC incrementado em 1.

7.

IR examinado.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Fluxo de dados (ciclo de busca)

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Fluxo de dados (execuo)

Pode tomar muitas formas

Depende da instruo sendo executada
Pode incluir:
Leitura/escrita de memria
Entrada/sada
Transferncias de registradores
Operaes da ALU.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Fluxo de dados (interrupo)

Simples
Previsvel
PC atual salvo para permitir retomada aps
interrupo
Contedo do PC copiado para MBR
Local especial da memria (ex. Ponteiro de
pilhas) carregado no MAR

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Fluxo de dados (interrupo)

MBR gravado na memria

PC carregado com endereo da rotina de
tratamento de interrupo
Prxima instruo (primeira do tratador de
interrupo) pode ser obtida.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Busca antecipada (prefetch)

Busca acessando memria principal

Execuo normalmente no acessa memria
principal
Pode buscar prxima instruo durante
execuo da instruo atual
Chamada busca antecipada da instruo.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Desempenho melhorado

Mas no dobrado:
Busca normalmente mais curta que a execuo
Busca antecipada de mais de uma instruo?
Qualquer salto ou desvio significa que as
instrues com busca antecipada no so as
instrues solicitadas

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

RISC x CISC

Infra Estrutura de Hardware Prof. Filipe Cordeiro UFRPE

Introduo

At fim da dcada de 1970

Memrias muito lentas
Ler instrues era lento
Criar instrues que faziam vrias coisas ao
mesmo tempo
Operaes complexas com menos bytes

Infra Estrutura de Hardware Prof. Filipe Cordeiro UFRPE

Introduo

Mais pra frente

Instrues complexas so pouco usadas
Processador ficava mais lento, em geral
Complexo implementar pipeline

Com o ganho da velocidade das memrias

O ganho com instrues complexas se perdeu.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

CISC (Complete Instruction Set Computing)

Instrues mais completas Fcil de programar

Grande nmero de instrues

nica instruo manda o sistema realizar um

conjunto de instrues sequenciais
80486 (ano 1989) 235 instrues disponveis

Instrues com mltiplos ciclos de clock para

execuo
Codificao de instrues em tamanho variado

80486 (ano 1989) instrues com tamanho variando

entre 1 e 11 Bytes

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Caractersticas de um sistema CISC

Taxa de execuo varivel dependendo da

instruo dificulta o pipeline
Vrios modos de endereamento

80486(ano 1989) 11 modos de endereamento

Vrias operaes envolvendo a memria

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Arquitetura CISC

Instrues complexas so comuns?

1.
2.

3.
4.
5.
6.

Atribuio:
Comparao/If:
Chamadas de Funo:
Loops:
Saltos Simples:
Outras Operaes:

47%
23%
15%
6%
3%
7%

Ganhos com operaes complexas:

Limitados

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

RISC (Reduced Instruction Set Computing)

Aumento do desempenho das memrias

Otimizar instrues mais comuns
Atribuies, comparaes, saltos

CPU mais simples e mais rpidas

Acesso memria: apenas load e store

Reduz

a interdependncia das instrues.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

RISC (Reduced Instruction Set Computing)

Grande nmero de registradores
Tecnologia de compilao para otimizar uso de
registradores
Conjunto de instrues simples e limitados
Otimizao do pipeline.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Histrico RISC

1975 (no publicada)

1980

A primeira mquina RISC moderna minicomputador

801
Construdo pela IBM
Grupo em Berkeley (David Patterson e Carlo Squin)
Projeto de pastilhas RISC VLSI
Batizado RISC I

1981

John Hennessy MIPS

Projeto e fabricao de uma pastilha RISC um pouco
diferente.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

RISC Comercial

O RISC I foi a inspirao do projeto SPARC da

Sun Mincrosystems
Pastilha MIPS

Intel incorporou um ncleo RISC a partir do

486

Usado no Supernintendo, Playstation, etc

Desempenho melhor que o da CISC

Outros exemplos:
DEC Alpha
RISC 6000 da IBM

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Por que existem defensores de arquitetura RISC?

Caractersticas da execuo de instrues de

alto nvel

Ocorrncia dinmica de muitos comandos de

atribuio
A<-B

Acesso excessivo a variveis locais

Muitas chamadas a procedimentos

Operaes

que consomem muito tempo -> considerar

implementao eficiente destas operaes.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Por que existem defensores de arquitetura RISC?

O comportamento e desempenho de uma

mquina com comandos de alto nvel depende
de parmetros simples

Execuo rpida de comandos de atribuio

Dados

em registradores
Operaes de movimentao
registradores -> Rpida

dados

Rpido acesso a variveis locais

Variveis

de

locais em registradores

Chamadas a procedimentos eficientes

Janela

de registradores

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

entre

Janela de registradores

Procedimentos usam um pequeno nmero de

variveis locais
Aninhamento de procedimentos normalmente
limitado
Passagem de parmetros entre nveis de
procedimentos

Proc2 usa variveis de Proc1

Parameter
Registers

Local
Registers

Temporary
Registers

Level l

Call Return
Parameter
Registers

Local
Registers

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Temporary
Registers

Level l+1

Janela de Registradores

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Janela de registradores

Problema

Soluo

N procedimentos aninhados (N janelas)

Grava o procedimento de nvel mais baixo na
memria

No ocorre muitas vezes

Procedimentos com profundiade mdia abaixo do

nmero de janelas

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Janela de registradores x cache

Grande banco de registradores

Memria cache

Todas as variveis locais

Variveis locais usadas recentemente

Variveis individuais

Bloco de memria

Variveis globais designadas pelo

compilador (bando de registradores
especfico para variveis globais)

Variveis globais usadas

recentemetne

Operaes de salvamento e
restaurao baseadas na
profundidade de aninhamento de
procedimentos
Endereamento de registrador

Operaes de salvamento e
restaurao baseados nos algoritmos
de substituio de cache
Endereamento de memria

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Janela de registradores x cache

Maior desempenho
Variveis locais -> janela de registradores
Variveis globais -> registradores especficos
Instrues-> cache

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Caractersticas de um sistema RISC

Codificao de instrues em tamanho fixo

Tamanho tpico de 4Bytes (endereamento
simples)
Possibilita a execuo em um nico ciclo da vida
de dados.

Incluso de instruo mais complexa somente

quando o desempenho compensar a
degradao de velocidade

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Caractersticas de um sistema RISC

Altas taxas de execuo

Aproximadamente 1 execuo por ciclo

Poucos modos de endereamento

Operaes lgicas e aritmticas com mais
registradores

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Referncia memria

Projetos RISC s incluem as instrues de

referncia memria LOAD e STORE

Dispensam clculos complexos de

endereamento

Nas arquiteturas CISC existem vrias

instrues para acesso memria.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Comparativo CISC x RISC

Projetos RISC utilizam instrues mais simples

e em maior nmero para realizar uma instruo
Chips RISC apresentam um tamanho menor
que os CISC, com isso tm menor nmero de
transistores e produzem menos calor e gastam
menos energia
CISC est se tornando cada vez mais complexo

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Comparativo CISC x RISC

Nos sistemas CISC, em mdia 20% das

instrues so utilizadas com frequncia
Debugar em RISC mais complexo
RISC precisa de mais registradores e mais
memria cache

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

RISC x CISC
RISC

CISC

Instrues simples levando 1 ciclo

Instrues complexas levando

mtiplos ciclos

Apenas LOADs/STOREs referenciam

a memria

Qualquer instruo pode referenciar a

memria

Altamente pipelined

No tem pipeline, ou tem pouco

Instrues executadas pelo hardware

Instrues executadas pelo

microprograma

Instrues com formato fixo

Instrues de vrios formatos

Poucas instrues e modos

Muitas instrues e modos

Mltiplos conjuntos de registradores

Conjunto nico de registradores

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)

Transio CISC->RISC

Transio de CISC para RISC-> mudana

radical
Reduo do conjunto de instrues

Processador cabe em um chip menor com

velocidade de clock maior

RISC

resolve casos comuns mais rpidos, conduziu a

um aumento de desempenho comparado com os
processadores CISC.

Infra Estrutura de Hardware Prof. Filipe Cordeiro (BSI-UFRPE)