Vous êtes sur la page 1sur 12

[MS_MECATRONIQUE]

Sommaire
I-Introduction :............................................................................................. 2

II-Reprsentation de projet :........................................................................3

III-Le fonctionnement de chaque composant et son description VHDL:.......3

III-1) Bascule JK :...................................................................................... 3

III-2) Dcodeur 4 vers 8 :..........................................................................6

III-3) Compteur JOHNSON :.......................................................................9

VI-Assembler les blocs constituant le systme :........................................10

V-Conclusion :............................................................................................ 12

Logique programmable (FPGA et VHDL)

Page 1

[MS_MECATRONIQUE]

I-Introduction :
L'lectronicien a toujours utilis des outils de description pour reprsenter des
structures logiques ou analogiques. Le schma structurel que l'on utilise depuis
si longtemps et si souvent n'est en fait qu'un outil de description graphique.
Aujourd'hui, l'lectronique numrique est de plus en plus prsente et tend bien
souvent remplacer les structures analogiques utilises jusqu' prsent. Ainsi,
l'ampleur des fonctions numriques raliser nous impose l'utilisation d'un
autre outil de description. Il est en effet plus ais de dcrire un compteur ou un
additionneur 64 bits en utilisant l'outil de description VHDL plutt qu'un
schma.
Le deuxime point fort du VHDL est d'tre un langage de
description de haut niveau.D'autres types de langage de
description, comme l'ABEL par exemple, ne possdent pas
cette appellation. En fait, un langage est dit de haut niveau
lorsqu'il fait le plus possible abstraction de l'objet auquel ou
pour lequel il est crit. Dans le cas du langage VHDL, il n'est
jamais fait rfrence au composant ou la structure pour
lesquels on l'utilise. Ainsi, il apparat deux notions trs
importantes :
De portabilit des descriptions VHDL, c'est--dire, possibilit
de cibler une description VHDL dans le composant ou la
structure que l'on souhaite en utilisant l'outil que l'on veut (en
supposant, bien sr, que la description en question puisse
s'intgrer dans le composant choisi et que l'outil utilis
possde une entre VHDL) ;
De conception de haut niveau, c'est--dire qui ne suit plus
la dmarche descendante habituelle (du cahier des charges
jusqu' la ralisation et le calcul des structures finales) mais
qui se limite une description comportementale directement
issue des spcifications techniques du produit que l'on
souhaite obtenir.
Logique programmable (FPGA et VHDL)

Page 2

[MS_MECATRONIQUE]

II-Reprsentation de projet :
Dans ce projet, on se propose dtudier un systme qui allume
8 lampes la sortie avec un dcalage de la droite vers la
gauche ou inversement, selon les commandes lentre du
systme.
Les principaux blocs constituant le systme sont :
Une bascule JK
Un dcodeur bits

Le systme sera dcrire en VHDL.

Un compteur Johnson 4
bits

Le travail sera effectu sous logiciel Quartus .


VHDL signifie : langage de description matriel s'appliquant
aux circuits intgrs trs forte intgration.

III-Le fonctionnement de chaque composant et son


description VHDL:
III-1) Bascule JK :
La bascule JK est une bascule synchrone (le plus souvent sur
front) qui possde une entre J de mise 1, une entre K de
mise 0, une entre dhorloge H, une sortie Q et une sortie
complment de Q. Son fonctionnement diffre de celui dune

Logique programmable (FPGA et VHDL)

Page 3

[MS_MECATRONIQUE]

bascule RST pour la situation ambigu R=S=1. Dans le cas


J=K=1, la sortie est inverse.

Figure 1 : Bascule JK.

Toutes les bascules synchrones commercialises possdent des


entres asynchrones de forage de mise 0 (R ou Clear) et de
mise 1 (S ou Preset) prioritaires sur toutes autres entres.

CLK

0
1

X
0

X
0

0
Q-1

Q\-1

Q-1

Figure 2 : Table de vrit

X : Etat quelconque (0 ou 1)
prcdent de Q
J et K : Entre de mode

Q-1 : Etat
Q\: Inverse de Q

CLK : Broche Horloge


Chronogramme de Bascule JK :

Logique programmable (FPGA et VHDL)

Page 4

[MS_MECATRONIQUE]

Figure 3 : Chronogramme de bascule JK.

Figure 4 : Description VHDL de bascule JK

Logique programmable (FPGA et VHDL)

Page 5

[MS_MECATRONIQUE]

III-2) Dcodeur 4 vers 8 :


Un dcodeur 4=>8 est un circuit 4 entres et 8 sorties.
Cest un circuit qui, a un instant donn, na quune seule
sortie active parmi les 4 ou les 8.
Cest la sortie dont lindice correspond la valeur dentre.

Figure 5 : Dcodeur 4 vers 8.

Table de vrit :
E3
0
0
0
0
1
1
1
1

E2
0
0
0
1
1
1
1
0

E1
0
0
1
1
1
1
0
0

E0
0
1
1
1
1
0
0
0

L1
0
0
0
0
0
0
0
1

L2
0
0
0
0
0
0
1
0

L3
0
0
0
0
0
1
0
0

L4
0
0
0
0
1
0
0
0

L5
0
0
0
1
0
0
0
0

L6
0
0
1
0
0
0
0
0

L7
0
1
0
0
0
0
0
0

L8
1
0
0
0
0
0
0
0

Figure 6 : Table de vrit dun dcodeur 4 vers 8.

Chronogramme :

Logique programmable (FPGA et VHDL)

Page 6

[MS_MECATRONIQUE]

Figure 7 : Chronogramme dun dcodeur 4 vers 8.

Description VHDL :

Logique programmable (FPGA et VHDL)

Page 7

[MS_MECATRONIQUE]

Figure 8 : Description VHDL dun dcodeur 4 vers 8.

Logique programmable (FPGA et VHDL)

Page 8

[MS_MECATRONIQUE]

III-3) Compteur JOHNSON :

Figure 9 : Compteur Johnson.

Description VHDL :

Figure 10 :Description VHDL de compteur Johnson.

Chronogramme:

Figure 11 :Chronogramme de compteur Johnson.

Logique programmable (FPGA et VHDL)

Page 9

[MS_MECATRONIQUE]

VI-Assembler les blocs constituant le systme :


La description finale de systme dans un seul fichier, avec
lutilisation de linstruction component et port map pour
Linstanciation (lappel) dun composant, cest parce que aprs
Analyse current file de chaque description vhdl dun
composant, ce dernire devient connue pour la librairie.

Description top VHDL :

Figure 12 :Description Top Level de systme(projet complet).

Aprs la compilation de code vhdl on peut suivre les


dmarches suivants afin de voire le schma complet de
systme :
Tools => Netlist viewers => RTL viewer.

Logique programmable (FPGA et VHDL)

Page 10

[MS_MECATRONIQUE]

Figure 14 :Reprsentation de systme comme un boite noire.

Figure 13 :Description Top Level de systme(projet complet).

Logique programmable (FPGA et VHDL)

Page 11

[MS_MECATRONIQUE]

Figure 13 :Description Top Level de systme(projet complet).

V-Conclusion :
Le langage de description VHDL offre de nombreux avantages
pour la
conception des circuits et des systmes. Ce pendant les outils
de synthse et
les technologies cibles imposent souvent certaines contraintes
ou limitations
quil faut prendre en compte pour aboutir une description.

Logique programmable (FPGA et VHDL)

Page 12

Vous aimerez peut-être aussi