5 .

1 CIRCUITOS SECUENCIALES
Elena Valderrama
Universidad Autnoma de Barcelona

5 .1

Motivacin
Los circuitos combinacionales no nos permiten hacer cosas como stas

quiero que cuando se detecte un valor determinado en las entradas del circuito se inicie una
serie
i d
de acciones
i
que (1) enciendan
i d una lluz verde,
d (2) a continuacin
i
i abran
b
lla puerta d
de
acceso al garaje, (3) y luego, si pasados 2 min no he recibido una cierta seal de entrada, se
active una alarma sonora

abre la puerta cuando el usuario haya teclado el cdigo 1557 en el teclado de seguridad
seguridad
abre

avisa cuando llegue una secuencia 1000

i
quiero
que ell circuito
i i me genere una seal
ld
de salida
lid iiguall a 1 cada
d 10 segundos
d

CIRCUITOS SECUENCIALES
2

5 .1

1. Sistemas secuenciales
Circuitos digitales con capacidad de memoria:
La salida en un instante t depende de las entradas en t, t-1, t-2, etc.
Son capaces de generar secuencias
secuencias.

Circuito
combinacional

Circuito
secuencial

Circuito
secuencial

5 .1

1. Sistemas secuenciales
Circuitos digitales con capacidad de memoria: CMO?

Circuito
combinacional

5 .1

1. Sistemas secuenciales
Circuitos digitales con capacidad de memoria: CMO?

Circuito
combinacional

Memoria

1. Sistemas secuenciales: Concepto de ESTADO

5 .1

Circuito
combinacional

ESTADO
ACTUAL

ESTADO
SIGUIENTE

Memoria

5 .1

1. Sistemas secuenciales

CIRCUITO SECUENCIAL

ENTRADAS
EXTERNAS

Circuito
combinacional

SALIDAS
EXTERNAS

ESTADO
ACTUAL

ESTADO
SIGUIENTE

Memoria

5 .1
2. Sincronizacin: Circuitos secuenciales sncronos
Qu significa t, t-1, t-2, etc.? Significa t-1 el instante de tiempo t menos 1 segundo?, o
menos 1 minuto?...
Voltaje
(valor lgico )
1
0
tiempo

5 .1
2. Sincronizacin: Circuitos secuenciales sncronos
Qu significa t, t-1, t-2, etc.? Significa t-1 el instante de tiempo t menos 1 segundo?, o
menos 1 minuto?...
Voltaje
(valor lgico )
1
0
tiempo

t-2

t-1

t+1

5 .1
2. Sincronizacin: Circuitos secuenciales sncronos
Qu significa t, t-1, t-2, etc.? Significa t-1 el instante de tiempo t menos 1 segundo?, o
menos 1 minuto?...
Voltaje
(valor lgico )
1
0
tiempo

Flanco de
subida

ciclo

Periodo=T
F
Frecuencia=1/T
i 1/T

Pulso p
positivo

Pulso negativo

10

5 .1
2. Sincronizacin: Circuitos secuenciales sncronos
Periodo
1 msec (milisegundo) = 10-3 sec.
1 seg (microsegundo) = 10-66 sec.
sec
-9
1 nsec (nanosegundo) = 10 sec.
1 psec (picosegundo) = 10-12 sec.

Flanco de
subida

Frecuencia
1Hz = 1 ciclo/sec
1 KHz (kiloHertzio) = 103 Hz.
Hz
1 MHz (megaHertzio) = 106 Hz.
1 GHz (gigaHertzio) = 109 Hz.
1 THz (teraHertzio g) = 1012 Hz.

ciclo

Periodo=T
F
Frecuencia=1/T
i 1/T

Pulso p
positivo

Pulso negativo

11

5 .1
Pregunta
Cual es el periodo de una seal de reloj de 20 GHz?
1.
1
2.
3.
4.
5.
6.

20 msec
50 msec
20 microsec
50 microsec
20 psec
50 psec

12

5 .1
3. Circuito secuencial
CIRCUITO SECUENCIAL

ENTRADAS
EXTERNAS

Circuito
combinacional

ESTADO
ACTUAL

SALIDAS
EXTERNAS

Memoria

ESTADO
SIGUIENTE

CK

13

5 .1
RESUMEN
1.
2.
3
3.
4.

Necesidad de otro tipo de circuitos adems de los combinacionales.

Circuitos secuenciales.
C
Concepto
d
de estado
d d
dell circuito
i i ((memoria).
i )
Concepto de sincronizacin. Seal de reloj CK.

14

5 .22

DESCRIPCIN FUNCIONAL EXPLCITA DE

CIRCUITOS SECUENCIALES
Elena Valderrama
Universidad Autnoma de Barcelona

1. Grafos de comportamiento

5 .2

Un grafo de comportamiento es un conjunto de nodos y arcos tales que los nodos

representan los estados de un circuito secuencial y los arcos representan los cambios de
estado.
estado

16

5 .2

1. Grafos de comportamiento

Un grafo de comportamiento es un conjunto de nodos y arcos tales que los nodos

representan los estados de un circuito secuencial y los arcos representan los cambios de
estado.
estado
X=1

Circuito
combinacional

Q0
X=1, X=2 o X=3

X=3
X=2

Memoria

Q2

Q1

X=1 o X=2

X=0

17

5 .2

2. Mquinas de Moore y de Mealy

Qu pasa con las salidas Y del circuito?: Dos posibilidades
X=1

X=1, Y=1

Q0
Y=1

Q0
X=1 X=2 o X=3
X=1,
X=3, Y=0

X=3
X=2

Q2
Y=1

X=1 X=2 o X=3; Y=0

X=1,
X=2,
Y=0

Q1
Y=0

X=1 o X=2

X=0

MQUINA DE MOORE

Q2

Q1

X=1 o X=2; Y=1

X=0, Y=0

MQUINA DE MEALY
18

Ejemplo

5 .2

OBJETIVO: Describir el funcionamiento de un circuito secuencial capaz de controlar el

movimiento de un robot-escoba (simplificado)

El robot
b t tiene
ti
un sensor que, cuando
d detecta
d t t un obstculo
b t l delante
d l t de
d
l, genera una seal OB=1.

El robot es capaz de avanzar recto o de girar 90 a derecha o izquierda

(se para manualmente accionando un interruptor).
interruptor)

El sistema que queremos describir debe decidir, en funcin de la

entrada OB, si el robot debe avanzar, girar a la derecha o girar a la
izquierda segn la regla siguiente:
Cuando el robot detecta un obstculo va girando a la derecha hasta que deja de detectar
dicho obstculo, momento en el que comienza a avanzar en lnea recta. La siguiente vez que
detecta un obstculo,
obstculo el robot gira en sentido contrario a cmo lo hizo anteriormente,
anteriormente es
decir, si antes gir a la derecha ahora girar a la izquierda y viceversa.
19

5 .2

Ejemplo
Circuito
combinacional
co
b ac o a

Cuntos estados necesitaremos?

Memoria

OB 1 : Detectado obstculo
OB=1
RR : Girar a la derecha (Rotate Right)
RL : Girar a la izquierda (Rotate Left)

20

5 .2

Ejemplo
Circuito
combinacional
co
b ac o a

Cuntos estados necesitaremos?: 4

4, SAL, SAR,SSRR,SSRL

Memoria

Circuito
combinacional
OB 1 : Detectado obstculo
OB=1
RR : Girar a la derecha (Rotate Right)
RL : Girar a la izquierda (Rotate Left)

4 estados (SAR,
SAL, SRR, SRL)
21

Circuito
combinacional

Memoria

22

5 .2

Ejemplo
Circuito
combinacional

4 estados (SAR,
SAL, SRR, SRL)

23

5 .2

Ejemplo
Circuito
combinacional

OB=0

SAR
RR=RL=0

4 estados (SAR,
SAL, SRR, SRL)

OB=1

OB=1

OB=0

SRL

OB=1
SRR

RR,RL=01

RR,RL=10

OB=0
OB=1
SAL
OB=0

RR=RL=0

24

(EJERCICIO)

5 .2

DETECTOR DE PARIDAD IMPAR:

Construir el grafo de comportamiento de un circuito secuencial con una entrada X por la
que recibe una secuencia continua de 0s y 1s
1s, y una salida Y que toma en valor uno cuando
el nmero de 1s que le ha llegado por la entrada es un nmero impar

25

5 .2

(SOLUCIN DEL EJERCICIO)

DETECTOR DE PARIDAD IMPAR:

Construir el grafo de comportamiento de un circuito secuencial con una entrada X por la

que recibe una secuencia continua de 0s y 1s
1s, y una salida Y que toma en valor uno cuando
el nmero de 1s que le ha llegado por la entrada es un nmero impar.
X=0

Cuntos ESTADOS?: SPAR, SIMPAR ( 1 flip flop)

SPAR
Y=0
X=1

X 1
X=1

X=0

SIMPAR
YY=1
1
26

5 .2

3. Tablas de estado y de salida

Todo grafo de comportamiento puede representarse por
dos tablas: La tabla de estados y la tabla de salidas.

La tabla de estados refleja cmo evolucionan los estados

del circuito: Estado siguiente en funcin del estado actual
y de las entradas.
La tabla de salidas especifica el valor toman las salidas
en cada momento.

MOORE: Salidas en funcin del estado actual

MEALY: Salidas en funcin del estado actual y de las

entradas.

Circuito
combinacional

Memoria

27

3. Tablas de estado y de salida

5 .2

OB=0
SAR
RR=RL=0

OB=1

OB=1

OB=0

SRL

OB=1
SRR

RR,RL=01

RR,RL=10

OB=0
OB=1
SAL
OB=0

RR=RL=0

28

5 .2

3. Tablas de estado y de salida

TABLA DE ESTADOS
OB=0
SAR
RR=RL=0

OB=1

OB=1

OB=0

SRL

SRR

RR,RL=01

RR,RL=10

OB=0
OB=1
SAL
OB=0

OB=1

RR=RL=0

Estado
actual

Entradas:
OB

Estado
siguiente

SAR

SAR

SAR

SRR

TABLA DE SALIDAS

SRL

Estado
actual

Salidas:
RR RL

SAR

SAR

0 0

SRR

SRR

SRR

1 0

SAL

SAL

SAL

0 0

SAL

SRR

SRL

0 1

SRL

SAL

SRL

SRL

(Las tablas de estado y de salidas nos permitirn, ms adelante, implementar el circuito secuencial con componentes del
catlogo)
29

5 .2

Pregunta
Marca las afirmaciones correctas referentes al grafo siguiente:

X=1, Y=1

1.
1
2.
3.
4.

El grafo refleja un circuito con 3 estados,

estados 1 entrada y 1 salida
El grafo refleja un circuito con 3 estados, 2 entradas y 2 salidas
Es una mquina de Moore
Es una mquina de Mealy

Q0
X=0, X=1; Y=0
X=0, Y=0

Q1
Q2

X=1; Y=1

X=0, Y=0

30

5 .2

Pregunta
Construye la tablas de estados y de salidas y marca las afirmaciones correctas
1.
2.
3.
4.

X=1, Y=1

La tabla de estados tiene 3 filas y 3 columnas

La tabla de estados tiene 6 filas y 3 columnas
La tabla de salidas tiene 3 filas y 2 columnas
La tabla de salidas tiene 6 filas y 3 columnas

Q0
X=0, X=1; Y=0
X=0, Y=0

Q1
Q2

X=1; Y=1

X=0, Y=0

31

5 .2
X=1, Y=1

Q0
X=0, X=1; Y=0
X=0, Y=0

Q1
Q2
X=0, Y=0

X=1; Y=1

Estado
Actual

Entrada
t ada
X

Salida
Sa
da
Y

Estado
Siguiente

Q0

Q2

Q0

Q0

Q1
Q1

0
1

0
0

Q0
Q0

Q2

Q2

Q2

Q1

32

RESUMEN
1.
2.
3
3.
4.

5 .2

Representacin funcional exhaustiva de mquinas secuenciales.

Grafos de comportamiento.
Mq inas de Moore y de Mealy.
Mquinas
Meal
Tablas de estados y tablas de salidas.

33

5 .2

34

5 .33 COMPONENTES : BIESTABLES

Elena Valderrama
Universidad Autnoma de Barcelona

1. Componentes del catlogo

5 .3

Componentes capaces de almacenar un bit de informacin

Nombre genrico : Biestables o Elementos de Memoria

36

5 .3

1. Componentes del catlogo

Componentes capaces de almacenar un bit de informacin
Nombre genrico : Biestables o Elementos de Memoria
Punto de memoria
0
1

ESTADO 0

ESTADO 1

37

5 .3

1. Componentes del catlogo

0

1
1

ESTADO 0

ESTADO 1

b1

b2

Load

Q
2

Q
38

5 .3

1.a Biestable D
D

b1

b2

Load

Q
2

Load

BIESTABLE D

39

5 .3

1.a Biestable D
D

b1

Q
2

b2

Load

Load

0
1
1

x
0
1

x
x
x

Load

BIESTABLE D

Q
Q

0
1

Ecuacin caracterstica:
Estado siguiente cuando Load=1

Q = f (Q , D ) = D

40

5 .3

1.b Otros biestables

Biestable
Biestable

Equaci
Ecuacincaracterstica
caracterstica

S=R=1 prohibit

41

5 .3

2. Latches y flip-flops

Dependiendo del momento en el que el dispositivo puede cambiar de estado, los

biestables se clasifican en LATCHES o FLIP-FLOPS.
Latch: El biestable puede cambiar de valor durante todo el tiempo en el que la
seal de sincronizacin est a 1.

D
Load

Q
Q

FF

LATCH
H

Flip-flop: El biestable puede cambiar de valor durante los flancos de subida de la

seal de sincronizacin.

D
Load

Q
Q

42

5 .3

D
Load

Q
Q

FF

LA
ATCH

2. Latches y flip-flops
D
Load

Q
Q

Load

43

5 .3

Load

D
Load

Q
Q

FF

LA
ATCH

2. Latches y flip-flops
D
Load

Q
Q

Load

44

5 .3

Load

D
Load

Q
Q

FF

LA
ATCH

2. Latches y flip-flops
D
Load

Q
Q

Load

45

5 .3

Pregunta
El latch de la figura nunca puede cambiar de estado si:
1 La salida Q est a 0
1.
2. La seal ENABLE est a 0
3. La entrada D est a 0

D
ENABLE

Q
Q

4. En todos los casos anteriores

46

3. Entradas asncronas de Set y Reset

5 .3

Entradas cuyas seales tiene efecto inmediato sobre el estado del biestable,
independientemente de la seal de sincronizacin:
Reset
R
: Fuerza
F
ell estado
d d
dell biestable
bi
bl a 0
Set : Fuerza el estado del biestable a 1
Reset

Set

Set
D
CK

CK
Q

D
Reset

Q
47

3. Entradas asncronas de Set y Reset

5 .3

Entradas cuyas seales tiene efecto inmediato sobre el estado del biestable,
independientemente de la seal de sincronizacin:
Reset
R
: Fuerza
F
ell estado
d d
dell biestable
bi
bl a 0
Set : Fuerza el estado del biestable a 0
Reset

Set

Set
D
CK

CK
Q

D
Reset

CRONOGRAMA
Los cronogramas
reflejan
fl
ell
comportamiento
del circuito a lo
largo del tiempo.

Q
48

Ejercicio

5 .3

Completa (sobre papel) el siguiente cronograma:

Reset
CK
X
Q0
Q1
Y
49

Solucin del Ejercicio

5 .3

Completa (sobre papel) el siguiente cronograma:

Reset
CK
X
Q0
Q1
Y
50

5 .3
RESUMEN
1. Qu son los biestables. Biestable de tipo D.
2. Latches y flip-flops: Comportamiento del latch D y del flip-flop D
3 Cronogramas
3.
C
d
de tiempo.
i

51

5 .3

52

5 .44 SNTESIS A PARTIR DE TABLAS

Elena Valderrama
Universidad Autnoma de Barcelona

5 .4

Recapitulando

OB=0

CIRCUITO SECUENCIAL
SAR
RR=RL=0

ENTRADAS
EXTERNAS

Circuito
combinacional

SALIDAS
EXTERNAS

ESTADO
ACTUAL

OB=1

Memoria

OB=1

OB=0

OB=1

SRL

SRR

RR,RL=01

RR,RL=10

OB=0
OB=1

ESTADO
SIGUIENTE

SAL
OB=0

RR=RL=0

TABLA DE ESTADOS

CK

Estado
actual

Entradas:
OB

Estado
siguiente

SAR

SAR

SAR

SRL

Estado
actual

Salidas:
RR RL

SRR

SAR

SAR

0 0

SRR

SRR

SRR

1 0

SAL

SAL

SAL

0 0

SAL

SRR

SRL

0 1

SRL

SAL

SRL

SRL

TABLA DE SALIDAS

54

5 .4

1. Flip-flops o latches?

Los latches son ms sencillos de construir a nivel transistor (latches: 8 transistores si se

utiliza lgica CMOS complementaria, flip-flops: el doble)

Los flip-flops
flip flops son ms independientes de las posibles fluctuaciones de las seales de
entrada (flip-flops: slo ven las entradas en el flanco de CK, latches: ven la salida durante todo
CK=1)

UTILIZAREMOS FLIP-FLOPS
FLIP FLOPS DE TIPO D
Set

D
CK

Q
Q

Ecuacin caracterstica:
Estado siguiente cuando CK=1

Q = f (Q , D ) = D

R
Reset

55

2. Planteamiento del problema

5 .4

Circuito
combinacional

1) Cuntos flip-flops?
2) Cmo deben ser las funciones Di y outi?

Q
Q

El problema se ha reducido a la sntesis de un circuito combinacional

56

5 .4

3. Sntesis
OB=0
SAR
RR=RL=0

OB=1

OB=1

OB=0

OB=1

SRL

SRR

RR,RL=01

RR,RL=10

OB=0
OB=1
SAL

TABLA DE ESTADOS
Estado
actual

Entradas:
OB

Estado
siguiente

SAR

SAR

SAR

SRR

SRR

OB=0

1) Cuntos flip-flops?
Hemos de distinguir 4 estados distintos
necesitamos 2 flip-flops para poder definir
4 estados globales del circuito (q1, q0)

RR=RL=0

TABLA DE SALIDAS

SRL

Estado
actual

Salidas:
RR RL

SAR

SAR

0 0

SRR

SRR

1 0

SAL

SAL

SAL

0 0

SAL

SRR

SRL

0 1

SRL

SAL

SRL

SRL

Q
Q

57

5 .4

3.1 Sntesis: ASIGNACIN DE ESTADOS

OB=0
SAR
OB=1

OB=1

RR=RL=0

OB=0
SRR

RR,RL=01

RR,RL=10

OB=1

SRL

OB=0
OB=1
SAL

TABLA DE ESTADOS

OB=0

RR=RL=0

Codificacin con 0s y 1s de los estados globales del

circuito

Estado
actual

Entradas:
OB

Estado
siguiente

SAR

SAR

SAR

SRL

Estado
actual

Salidas:
RR RL

SRR

SAR

SAR

0 0

SRR

SRR

SRR

1 0

SAL

SAL

SAL

0 0

SAL

SRR

SRL

0 1

SRL

SAL

SRL

SRL

TABLA DE SALIDAS

estado
SAR
SRR
SAL
SRL

q1

q0

58

5 .4

3.1 Sntesis: ASIGNACIN DE ESTADOS

OB=0
SAR
OB=1

OB=1

RR=RL=0

OB=0
SRR

RR,RL=01

RR,RL=10

OB=1

SRL

OB=0
OB=1
SAL

TABLA DE ESTADOS

OB=0

RR=RL=0

Codificacin con 0s y 1s de los estados globales del

circuito

Estado
actual

Entradas:
OB

Estado
siguiente

SAR

SAR

SAR

SRL

Estado
actual

Salidas:
RR RL

SRR

SAR

SAR

0 0

SRR

SRR

SRR

1 0

SAL

SAL

SAL

0 0

SAL

SRR

SRL

0 1

SRL

SAL

SRL

SRL

TABLA DE SALIDAS

estado
SAR
SRR
SAL
SRL

q1
0
0
1
1

q0
0
1
0
1

59

5 .4

3.2 Sntesis: Sustitucin de cdigos en las tablas

TABLA DE ESTADOS
Estado
actual

Entradas:
OB

Estado
siguiente

SAR

SAR

SAR

SRL

Estado
d
actual

SSalidas:
lid
RR RL

SRR

SAR

SAR

0 0

SRR

SRR

SRR

SAL

SAL

SAL

SRR

SRL

SAL

SRL

SRL

estado
SAR
SRR
SAL
SRL

TABLA DE ESTADOS

TABLA DE SALIDAS

q1
0
0
1
1

q 0

q1

q0 RR RL

SAR

SRR
SAL

0
1

1
0

SRL

1
1

0
0

0
1

SRL

SRL

q1

q0

OB

SAR

1 0

SAR

SAL

0 0

SRR

SRL

0 1

SRR

SAL
SAL

q0
0
1
0
1

q1

TABLA DE SALIDAS

60

3.3 Sntesis: Diseo del circuito

5 .4

TABLA DE ESTADOS
q1

q0

OB

q 1

q 0

SAR

SAR

SRR

SRR

SAL
SAL

1
1

0
0

0
1

1
0

0
1

SRL

SRL

TABLA DE SALIDAS
q1

q0 RR RL

SAR

SRR
SAL

0
1

1
0

1
0

0
0

SRL

61

3.3 Sntesis: Diseo del circuito

5 .4

62

5 .4

4. Comentarios (1): Mealy

a=0 / z=0

S0
a=1 / z=0
a=1 / z=1

S1
a=x / z=1
1

S2

Estado

Estado

S0

S0

S0

S1

S1

S2

S1

S2

S2

S2

S2

S0

aa=0
0 / zz=0
0
63

4. Comentarios (2): Reset

5 .4

Es conveniente aadir una seal de Reset que permita inicializar el circuito a un valor
conocido en caso necesario.

64

Pregunta 1

5 .4

Cuntos estados lgicos tiene este circuito?

1.
2
2.
3.
4.

1
2
4
Depende del valor que tomen A y B

65

5 .4

Pregunta 2
Qu tabla representa el comportamiento del circuito de la figura?
1.
1
2.
3.
4.

1
2
Ambas
Ninguna

66

5 .4
RESUMEN

67

5 .4

68

5 .55 UN EJEMPLO DE SNTESIS

Elena Valderrama
Universidad Autnoma de Barcelona

5 .5

Planteamiento

Se desea disear un circuito capaz de sumar dos nmeros de n bits A y B que le llegan por
dos entradas serie inA e inB a razn de un bit por ciclo de reloj, como muestra el esquema:

0, an-1, an-2, , a1, a0

0, bn-1, bn-2, , b1, b0
CK

inA
inB

Sumador serie

sn, sn-1, , s1, s0

>

Nota: Es necesario aadir un 0 en la posicin ms significativa de A y B debido a que el resultado de la suma

es un nmero de n+1 bits.
70

5 .5

Pregunta 1

El primer paso consiste en construir el grafo que comportamiento que describa

correctamente los clculos que debe hacer el circuito. Para ello lo primero que nos
preguntamos es qu debera recordar el circuito para ser capaz de realizar la operacin
deseada?
o El valor de n
o La suma de la ltima pareja
ai+bi realizada

an-1, an-2, , a1, a0

bn-1
n 1, bn-2
n 2, , b1, b0
CK

inA
inB

Sumador
d serie

sn, sn-1, , s1, s0

>

o El acarreo generado en la suma de

la ltima pareja ai+bi
o Nada, el sumador serie se puede
i l
implementar
t con un circuito
i it
combinacional
71

5 .5

Pregunta 2

En efecto, la respuesta correcta era El acarreo generado en la suma de la ltima pareja

ai+bi . Por lo tanto, cuntos estados necesitar nuestro circuito para poder realizar la
operacin deseada y, en consecuencia, cuantos flip flops necesitaremos para
implementarlo?:
o 1 estado, 1 flip-flop
o 2 estados, 1 flip-flop
o 2 estados, 2 flip-flops

an-1, an-2, , a1, a0

bn-1, bn-2, , b1, b0
CK

inA
inB

Sumador serie

sn, sn-1, , s1, s0

>

o 4 estados,
t d 4 flip
fli flops
fl

72

Pregunta 3

5 .5

En efecto, la respuesta correcta era 2 estados, 1 flip flop (un estado para recordar que
el acarreo es 0 y un estado para recordar que el acarreo es 1). Supongamos que
llamamos C0 al estado que recuerda que el acarreo generado en la ltima suma era 0, y
C1 al que recuerda que el ltimo acarreo era 1. Cul de los siguientes grafos describe el
funcionamiento del circuito?

o (1)
o (2)
o (3)
o Ninguno

73

Pregunta 4

5 .5

Tal como hemos definido el grafo de comportamiento, Es una mquina de Moore o de

Mealy?
o Moore
o Mealy

74

Pregunta 5

5 .5

Hemos decidido que el grafo que se muestra en la figura es el correcto, y que asignamos
el valor 0 al estado C0 y 1 al estado C1. Cul de las siguientes tablas de transiciones y
p
a dicho ggrafo? (q es el estado del nico flip
p flop
p necesario))
salidas corresponden
o Tabla 1
o Tabla
T bl 2
o Ambas
o Ninguna

75

Pregunta 6

5 .5

La respuesta correcta era la tabla 2. Construye, a partir de dicha tabla, las funciones
booleanas correspondientes a la entrada D del flip-flop y a la salida S del circuito. Indica
qu conjunto de ecuaciones es el correcto:

7
6

Pregunta 7

5 .5

Finalmente, dibuja el circuito resultante y marca cul es el correcto:

o Ninguno
o (1)
o (2)
o (3)

77

5 .5
RESUMEN
Habis diseado un sumador serie; espero que os haya sido til para entender la sntesis
de circuitos secuenciales.

78