Académique Documents
Professionnel Documents
Culture Documents
INTEGRANTES
QUERO, Jose
exp. 941-0160
LOPEZ, Alfredo
exp. 961-0158
RODRIGUEZ, Sandra
exp. 961-0258
PROFESOR: Edgar Guarecuco
OBJETIVOS:
como X=X
X=A+B
X= A*B
Con NAND:
X=A+B
con NOR:
X=A+B
de lo anterior
de lo anterior
X=A*B
X= A+B
X=A*B
Con NOR:
X=A*B
X= A + B
como
X= X
Con NOT y OR
X==A*B
aplicando de DeMorgan
X=A*B
como X=X
X=A*B
aplicando DeMorgan
X=A*B
como
X=X
X=A*B
Con NOR:
X=A*B
X=A*B
X= A + B
Con OR y NOT:
Igual que el descrito anteriormente.
La funcin lgica AND utilizando compuertas NOR.
X=A*B+A*B
como X=X
X= A*B+A*B
Utilizando el teorema de
DeMorgan
X=
+ A +B
A+B + A + B
X= A +B
+ A*B
X=A*B + A+B
Luego
como A*B=A*B
por DeMorgan
y utilizando
X=(A*B)*(A+B)
X=(A*B)*(A+B)
por DeMorgan
X=(A*B)*(A*B)
y VLED=1v
Para 0 lgico:
Tomando V0 logico=Vo=0,4v
VLED=1v
01
11
10
01
11
10
F(A,B,C,D)=B*D
Elemento
para
eliminar
HAZADS
Figura N: 1
b) Utilizando compuertas de dos (2) entradas y del mismo tipo.
Figura N: 2
c) Utilizando el menor un numero de circuitos integrados.
Figura N: 3
Figura N: 4
4. Disee un circuito lgico de 4 entradas (A,B,C,D) y una salida (F),
tal que F sea igual a 1 solo si existe un numero par de unos en la
entrada.
Resolviendo el Mapa de KARNAUGH
AB
CD
00
01
11
10
00
01
11
10
1
0
1
0
0
1
0
1
1
0
1
0
0
1
0
1
Figura N: 5
b) Utilizando compuertas de dos (2) entradas y del mismo tipo.
El mismo Circuito anterior
c) Utilizando el menor un numero de circuitos integrados.
El circuito diseado en el inciso a) tambin corresponde
a estos dos incisos (a y b), pues se ha utilizado compuertas de
dos entradas del mismo tipo, y adems s a logrado utilizar el
menor numero de circuitos integrados. El integrado utilizado e
del tipo TTL 74LS266 colector abierto, el cual cuenta con
cuatro compuertas NOR-EX, de las cuales hemos utilizado solo
tres de ellas.
d) Eliminando los HAZARDS que puedan existir.
El diseo para esta restriccin esta representando por la
misma funcin, pues no existe HAZARD, tanto para los
Miniterminos como para los Maxiterminos, es decir no existen
trminos redundantes.
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
F
0
0
0
0
1
1
1
0
1
1
1
1
1
1
1
0
A
0
0
0
0
0
B
0
0
0
0
1
C
0
0
1
1
0
D
0
1
0
1
0
F
1
0
0
1
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
1
1
0
0
1
1
0
0
1
1
1
0
1
0
1
0
1
0
1
0
1
1
1
0
0
1
1
0
1
0
0
1
SIMULACION DE UN HAZARD.
1.
Suponga una funcin cualquiera (F) dada por la resolucin
dei mapa de tres (3) variables (Figura 2-2). La figura 2-3 muestra un
diagrama: de tiempo dei circuito correspondiente a F. donde se ha
supuesto un tiempo de propagacin de las compuertas igual a cero.
Monte el circuito de la figura 2-2. Usando el generador, de
seales obtenga una seal de pulsos de amplitud 4voitics y de una
frecuencia de 1 KHz. Esta ser su seal de entrada "A". Coloque las
entradas "B" y "C" en uno lgico y verifique con el osciloscopio la
seal
C
AB
0
1
00
01
11
10
0
0
1
0
1
1
1
0
Mapa del Circuito mostrado
Figura N: 2-2
Seal de entrada:
Figura N: 2-3
Realice una grfica de la salida:
Vo
T(S)
2.
Modifique el circuito de 12 figura 2-2 eliminando el
'HAZARD" y
realice nuevamente lo indicado en el punto 1
AB
00
01
11
10
C
0
1
0
0
1
0
1
1
1
0
Mapa del Circuito mostrado
T(S)
PREGUNTAS
1.- Haga una comparacin de las cuatros formas en que Ud. Dise
los circuitos de la preparacin y diga cual fue el circuito que Ud.
Mont en el laboratorio.
Para el circuito del inciso 3.
Para el diseo de este circuito utilizando un solo tipo de compuerta
(compuertas universales NAND) se necesit dos integrados de
NAND de dos entradas y de cuatro compuertas por integrados
para las condiciones a, b y c ya que con este diseo cumplen con
las condiciones especificada en a, b y c tales como utilizando el
menor nmero de integrados, un solo tipo de compuerta y
utilizando compuertas de dos entradas las cuales nos permiti un
CONCLUSIONES
Recomendaciones
Al estudiante:
Es de vital importancia para el normal desenvolvimiento de
las actividades de laboratorio que se verifique la existencia de todos
los componentes ya sea en el almacn de la institucin o en el
comercio (tomando en cuenta costos razonables) antes de dar por
terminado el proceso de diseo. As se evitaran rediseos durante el
desarrollo de las actividades del laboratorio.
Al profesor:
Aclarar futuros desarrollos del caso el concepto de paridad de
unos para la funcin del circuito lgico del aparte 4 de la
preparacin.
ANEXOS
Detector de Paridad
Seal:
Diagrama de Bloques
Diagrama Circuital