MICROELECTRNICA

LABORATORIO N 2

1) Disear un sumador completo de 1 BIT usando el estilo puertas de paso.

(entradas: A, B, C
salidas: SUMA y ACARREO)
2) Disear la funcin dada usando el estilo CMOS esttico complementario:

3) Disear la funcin dada usando el estilo CMOS esttico complementario:

4) Disear la funcin dada usando el estilo DCVSL esttico.

5) Disear F, usando el estilo CMOS DINMICO:

Hallar la mxima frecuencia (considerar iguales tiempos de precarga/evaluacin)
Simular considerando las reglas, dadas en clases, para evitar glitches en las salidas.
6) Disear un sumador completo (S y C) usando el estilo DCVSL DINMICO.
Hallar la mxima frecuencia (considerar iguales tiempos de precarga/evaluacin)
Simular considerando las reglas, dadas en clases, para evitar glitches en las salidas.
7)
En los circuitos mostrados,
las dimensiones W/L se
dan en micras.
Mediante su curva de
transferencia, determinar
los parmetros:
VIH , VIL , VT
VOH , VOL , VM
para cada circuito dado.
8)

Dado el diagrama de STICK

simplificado,
interprete
dicho diagrama, dibuje el
circuito esquemtico de
transistores y obtenga la
funcin lgica de salida.
Verifique mediante su tabla
de funcionamiento.

INFORME PREVIO: (6 puntos). Mximo 20 hojas en formato Word.

Escoger las 04 preguntas pares las 04 preguntas impares y resolver dichas preguntas.
Hacer los diseos con el menor nmero de transistores.

INFORME FINAL: (12 puntos + 2 por presentacin). Mximo 10 hojas impreso.

Realizar el LAYOUT respectivo de las preguntas de las resueltas en el informe previo.
Seguir las siguientes indicaciones:
-

Se revisara en Laboratorio cada layout y con el informe final impreso.

La simulacin funcional debe hacerse cerca de frecuencia MITAD de la
frecuencia MXIMA (que es la inversa del retraso mximo).
Tratar de tener iguales tiempos de subida y bajada para las seales de salida.
Usar CMOS 0.25 micras CMOS 0.12 micras. Fuente de tensin: 5V 2.5V.
Tratar de tener un rea total mnima y con transistores de dimensiones mnimas.
Para facilitar el layout, se puede asumir que en las ENTRADAS ya se disponen
de las variables negadas y no negadas.
De ser necesario, la simulacin SPICE (*.cir) del layout puede realizarse
adicionalmente en Orcad o Pspice.
Para cada layout, hallar la mxima frecuencia de operacin y luego corroborar
mediante simulacin.
Cada LAYOUT se debe realizar de manera manual (full custom). Para los
circuitos en lgica dinmica verificar su correcto funcionamiento en precarga y
evaluacin, segn las indicaciones dadas en clase.

OBLIGATORIO:
El laboratorio es individual.
Enviar por e-mail (ralarcon@uni.edu.pe ramatutti@gmail.com) el Informe Previo y los
archivos MSK.
Se verificar en laboratorio los layouts. Prohibido copiar los layouts.
Entregar el informe final impreso al INICIO DE CLASE, para su revisin en
computador.