Modelo VHDL para la ecualizacin del histograma

de imgenes de vdeo en tiempo real

AGUSTIN RAMOS - AITZOL ZULOAGA - JOSEBA EZQUERRA - JOSE LUIS MARTIN
DEPARTAMENTO DE ELECTRNICA Y TELECOMUNICACIONES
ETSII Y IT de Bilbao, UNIVERSIDAD DEL PAS VASCO / EUSKAL HERRIKO UNIBERTSITATEA
ALAMEDA DE URQUIJO S/N, 48013 BILBAO
Correo electrnico: aitzol@bise08.bi.ehu.es

Abstract:
In this paper a VHDL model for automatic histogram equalization is proposed. This model has been
designed and simulated as a previous way to develop a specific circuit for image histogram correction
in real time, with the use of PLDs.

1.

Introduccin

El proceso de ecualizacin del histograma es

utilizado con frecuencia en el tratamiento de
imgenes, y consiste en corregir la distribucin de
la escala de grises de la imagen. En sistemas
analgicos tales como los monitores de vdeo esto
se realiza por medio de los controles de
luminosidad y contraste.
Para llevar a cabo la ecualizacin en forma digital,
el nivel de gris de cada pixel se transforma
mediante la aplicacin de un determinado
algoritmo. El objetivo del proyecto aqu descrito es
la realizacin de un modelo, en el lenguaje
estndar de descripcin de hardware VHDL [1],
para la correccin automtica del histograma de
imgenes de vdeo en tiempo real.
Para la simulacin y prueba del modelo se cuenta
con una plataforma diseada especficamente para
la simulacin de modelos VHDL para el procesado
de secuencias de imgenes. Esta plataforma recibe
el nombre de VISOR-VISPTB.
2.

Objetivo del modelo

El sistema de correccin automtica del histograma

bsicamente consta de dos bloques. Un primer
bloque calcula el promedio de luminosidad de un
cuadro de la secuencia de imgenes, y luego, un
segundo bloque corrige, de acuerdo a este
promedio, el siguiente cuadro de la secuencia. Este
mtodo aprovecha la situacin de que los cambios
de luminosidad de una imagen a la siguiente no
pueden ser muy grandes, y aunque lo fueran, el
proceso es lo suficientemente rpido como para
corregirlo de una imagen a la siguiente.
Al sistema le llega una imagen digitalizada de
vdeo con un formato de 256 x 256 pixels a una
frecuencia de 50 60 cuadros por segundo, en el
formato de seales que es utilizado en el Grupo de
Diseo Electrnico de la Universidad del Pas

Vasco, y que es compatible con la plataforma de

simulacin de modelos de procesamiento de
imgenes VISOR-VISPTB diseada por el propio
Grupo de Diseo Electrnico.
El circuito recibe todos los bytes que representan el
nivel de gris de cada pixel de una imagen y calcula
el promedio. Para la siguiente imagen el circuito
efecta una correccin de cada pixel de manera que
el promedio de grises se encuentre ms centrado y
aumente el contraste de la imagen.
3.

Descripcin de funcionamiento

En la figura 1 se muestra el diagrama de bloques

del modelo del circuito de modificacin automtica
del histograma.
El bloque acondicionador de seales de control
prepara las seales de sincronismo vertical y
horizontal que llegan de la cmara, y las enva a la
salida que se conectar a un monitor digital o a
otra etapa dentro de un sistema pipe-line.
El registro de entrada se encarga de tomar los datos
de cada pixel en el instante sealado por el reloj de
sincronismo de la cmara. Los datos irn por un
lado a la unidad de transformacin, donde sern
modificados y enviados al registro de salida y por
otro lado irn tambin a un sumador.
El sumador se encarga de obtener el valor
promedio de los niveles de gris de la imagen que
est llegando. Para ello se va sumando el byte del
valor del pixel con el resultado de la anterior
cuenta, almacenada en un registro temporal. El
sumador deber ser de 24 bits ya que en una
imagen llegan 65536 (256 x 256) pixels y cada uno
de ellos tiene 8 bits. Finalmente el promedio se
obtiene dividiendo por el nmero total de pixels, es
decir, escogiendo los 8 bits ms significativos. Este
resultado es almacenado en el registro de ltimo
nivel de histograma al finalizar el ltimo dato
vlido de un cuadro de imagen.

CONTROL

ACONDICIONADOR DE
SEALES DE CONTROL

CONTROL

8 bits
REGISTRO DE
ENTRADA

8 bits

8 bits

ENTRADA
VIDEO

24 bits

SUMADOR DE 24
BITS

UNIDAD DE
TRANSFORMACION PUNTO A
PUNTO

REGISTRO
TEMPORAL

24 bits

8 bits

REGISTRO DE
ULTIMO NIVEL
DE
HISTOGRAMA

REGISTRO
DE SALIDA

3 bits

8 bits
SALIDA
VIDEO

Figura 1 .- Esquema general de bloques del circuito de modificacin automtica del histograma.

A la unidad de transformacin punto a punto le

llega el promedio de nivel de gris de la imagen
anterior y el byte correspondiente al pixel de la
imagen actual. Se consideran tres tipos de
transformaciones en funcin del valor del nivel
promedio del histograma, tal y como se muestra en
la figura 2. Por la forma en que se ha dividido el
rango de los posibles promedios, se requieren solo
los 3 bits ms significativos del promedio.
NIVEL PROMEDIO DEL HISTOGRAMA
A

96

C
160

256

CURVAS DE ECUALIZACION

lgico programable. Concretamente el diseo

modelado ser implementado en un dispositivo de
la serie MAX7000 de Altera [2].
Las herramientas de trabajo para dispositivos
lgicos programables (PLDs o FPGAs) incluyen
compiladores y simuladores de lenguaje VHDL, sin
embargo, estos simuladores no suelen ser muy
tiles para la analizar el funcionamiento de
circuitos de procesamiento de imgenes. Por ello,
gracias a la transportabilidad de los diseos
escritos en VHDL a otros simuladores ms
verstiles como el ModelSim [3] y al desarrollo de
la herramienta VISOR-VISPTB, es posible simular
y ajustar el modelo antes de que sea llevado a la
prctica por medio de circuitos electrnicos.
5.

128

256

64

192

256

128

256

Figura 2 .- Tipos de transformaciones punto a punto segn el

nivel promedio del histograma.

En funcin de la zona en que se encontraba el nivel

promedio del histograma de la imagen anterior en
la secuencia, se realizar uno de los tres tipos de
transformacin lineal. Se obtiene as un histograma
ms centrado y con una mejor distribucin de los
niveles de gris (figura 3).

Conclusiones

En la realizacin de este trabajo se ha puesto en

prctica una metodologa de diseo top-down para
la obtencin de un sistema de correccin
automtica del histograma de imgenes digitales,
metodologa que puede ser aplicable para el diseo
de cualquier algoritmo para el procesamiento de
imgenes. Las partes del mtodo podran
simplificarse en tres etapas: Modelado VHDL,
simulacin mediante plataforma de pruebas y
sntesis en circuitos de lgica programable.
6.

Agradecimientos

Este trabajo forma parte de un proyecto ms amplio

que est siendo financiado por el Departamento de
Educacin del Gobierno Vasco (proyecto PI96/91).
7.
Figura 3 .- Imagen excesivamente clara (izquierda) corregida
con el ecualizador automtico del histograma.

4.

Modelado y simulacin.

El modelado del circuito de ecualizacin

automtica del histograma se realiza en lenguaje
VHDL, de manera que en una etapa posterior del
proyecto pueda ser implementado en un dispositivo

Referencias

[1] Llus Ters, Yago Torroja, Serafn Olcoz y

Eugenio Villar. VHDL. Lenguaje Estndar de
Diseo Electrnico. McGraw-Hill, 1998.
[2] 1996 Data Book, Altera Corporation, San Jose,
1996.
[3] ModelSim PE/PLUS Users Manual, Model
Technology Incorporated, Oregon, 1997.