Trabajo

De
Flip-Flop
Nombre: Jordan pozo perez
Rut: 18.182.673-8
curso: Modulo verano electrnica analgica y
digital
Profesor: ALEXI CID

INDICE

En este trabajo aprenderemos sobre los Flip Flops, este circuito es una
combinacin de compuertas lgicas, A diferencia de las caractersticas de las
compuertas solas, si se unen de cierta manera, estas pueden almacenar datos
que podemos manipular con reglas preestablecidas por el circuito mismo.
En la electrnica combinacional no exista el tiempo, sin embargo en la
electrnica secuencial es esencial, la posicin relativa en la que ocurren los
sucesos
Estudiaremos los flip flop ms usados como son J-K, D, T que son circuitos
binarios (con dos estados) en los que ambos estados son estables de forma
que hace falta una seal externa de excitacin para hacerlos cambiar de
estado.
Los j-k, d, t son la base de los circuitos secuenciales en combinacin con una adecuada lgica
combinacional podremos construir: contadores, registros de desplazamiento, temporizadores,
memorias y en general cualquier autmata.

Qu son los flip- flop?

Flip flop en ingls, en espaol un biestable un multivibrador
esto quiere decir un circuito oscilador capaz de generar una
onda cuadrada. Segn su funcionamiento, es capaz de
permanecer en uno de dos estados posibles durante un
tiempo indefinido en ausencia de perturbaciones.
Esta caracterstica es ampliamente utilizada en electrnica
digital para memorizar informacin. El paso de un estado a
otro se realiza variando sus entradas. Dependiendo del tipo
de dichas entradas los biestables se dividen en:

Asncronos: slo tienen entradas de control.

Sncronos: adems de las entradas de control posee una
entrada de sincronismo o de reloj.
Si las entradas de control dependen de la de sincronismo se
denominan sncronas y en caso contrario asncronas. Por lo
general, las entradas de control asncronas prevalecen sobre
las sncronas.
La entrada de sincronismo puede ser activada por nivel (alto o
bajo) o por flanco (de subida o de bajada). Dentro de los
biestables sncronos activados por nivel estn los tipos RS y
D, y dentro de los activos por flancos los tipos JK, T y D.
Los biestables sncronos activos por flanco se crearon para
eliminar las deficiencias de los latches (biestables asncronos
o sincronizados por nivel).

Biestables J-K
Este biestable es uno de los ms usados en los circuitos
digitales, y de hecho es parte fundamental de muchos
circuitos avanzados como contadores y registros de
corrimiento, que ya vienen integrados en un chip. Este
biestable cuenta con dos entradas de datos J y K, su funcin
es en principio la misma que el Registro bsico NAND o NOR,
pero con la diferencia que la condicin en las entradas J = 1,
K = 1, a diferencia del Registro NAND, que generara una
salida errnea o no deseada, en un biestable J-K, obliga a las
salidas a conmutar su estado al opuesto (Toggle) a cada pulso
del reloj. Esto lo convierte en un tipo de biestable muy
verstil.
La forma de conectarlas es la siguiente: Se deja libre una de
las entradas de cada compuerta, las sobrantes son
conectadas independientemente de manera cruzada hacia la
salida de la compuerta contraria. Quedando la conexin de la
siguiente manera:

Tabla de verdad de un biestable tipo J-K sncrono.

Observando la tabla de verdad observamos los cambios que

provoca en sus salidas este biestable
Si J y K = 0, no hay cambios en las salidas.
Si J = 1, y K = 0, se forzan las salidas a Q = 1, /Q = 0
Si J = 0, y K = 1, se forzan las salidas a Q = 0, /Q = 1
Si J = 1, y K = 1, las salidas conmutan su estado hacia el
siguiente a cada pulso del reloj (Toggle)

Biestable D
A diferencia de los biestables tipo J-K, el biestable tipo "D"
(Datos, Data) slo cuenta con una entrada para hacer el
cambio de las salidas. A cada pulso del reloj (dependiendo si
el biestable utiliza una TPP o una TPN) el estado presente en
la entrada "D" ser transferido a la salida Q y /Q.
Tabla de verdad de un biestable tipo "D"

Biestable T
El flip-flop T se obtiene del tipo JK cuando las entradas J y K
se conectan para proporcionar una entrada nica designada
por T. El flip-flop T, por lo tanto, tiene slo dos condiciones.
Cuando T = 0 (J = K = 0) una transicin de reloj no cambia el
estado del flip-flop. Cuando T = 1 (J = K = 1) una transicin de
reloj complementa el estado del flip-flop.