Repblica Bolivariana de Venezuela

Ministerio del Poder Popular para la Defensa

Universidad Nacional Experimental Politcnica de la Fuerza Armada Nacional
Extensin Bruzual Ncleo Yaracuy

Lgica
Combinacional
Sumadores, restadores, compuertas NAND multinivel, compuerta NOR
multinivel

Marianny Mendez CI. 19.835.088

Ricardo Ochoa C. I. 25. 456.317
Victor Rodriguez C.I. 18.684.925
Jorge Alfonzo

Marzo 2015
LOGICA COMBINACIONAL
Se denomina sistema combinacional o lgica combinacional a todo sistema
digital en el que sus salidas son funcin exclusiva del valor de sus entradas en un
momento dado, sin que intervengan en ningn caso estados anteriores de las
entradas o de las salidas. Las funciones (OR, AND, NAND, XOR) son booleanas
donde cada funcin se puede representar en una tabla de la verdad. Por tanto,
carecen de memoria y de realimentacin.
En electrnica digital la lgica combinacional est formada por ecuaciones
simples a partir de las operaciones bsicas del lgebra de Boole. Entre los
circuitos combinacionales clsicos tenemos:
-Lgicos: Generador/Detector de paridad Multiplexor y De multiplexor Codificador
y Decodificador Conversor de cdigo Comparador
-Aritmticos: Sumador Aritmticos y lgicos Unidad aritmtico lgica
Estos circuitos estn compuestos nicamente por puertas lgicas interconectadas
entre s
SUMADOREs
SEMISUMADOR ELEMENTAL
El semisumador (half adder) es un circuito que suma dos bits de entrada a y
b y devuelve un bit de resultados y un bit de acarreo cout.

SUMADOR ELEMENTAL COMPLETO

El sumador completo (full adder) es un circuito que suma dos bits de
entrada a y b ms un acarreo de entrada cin y devuelve un bit de resultado s y un
bit de acarreo cout

Circuito Con compuerta Lgicas

RESTADORES BINARIOS
Para restar dos nmeros binarios de n bits podemos hacer una suma del
minuendo con el complemento a 2 del sustraendo:

1.- Para complementar el sustraendo, invertimos todos sus bits e introducimos un

1 en el acarreo de entrada del sumador menos significativo.
2.- Por este procedimiento tambin haba que invertir el acarreo de salida.
3.- Esto funciona tanto para binario puro como para complemento a 2 (en
complemento a 2 el acarreo se desprecia, y habra que detectar el posible
desbordamiento de otro modo).

SUMADOR/RESTADOR
Podemos unir los circuitos anteriores y construir uno que haga sumas y
restas en funcin de una seal de control SUMADOR / RESTADOR DE n BITS.

CONVERSOR DE CDIGO
Un conversor de cdigo puede hacerse simplemente conectando un
decodificador a un codificador. Por ejemplo, podemos imaginar un decodificador
de binario natural BCD, es decir, un descodificador con 4 entradas y 16 salidas de
las que utilizamos 10 (las correspondientes a las combinaciones binarias en BCD
de los dgitos decimales desde el 0 hasta el 9. Estas 10 salidas las conectamos a
las entradas de un codificador de cdigo binario Gray, el cual tendr 4 salidas.
Acabamos de hacer un conversor de cdigo de BCD natural a binario Gray.
En resumen, se puede decir que un conversor de cdigo es un elemento
lgico que traduce una palabra de "n" bits a otra de "m" bits las cuales se refieren
al mismo valor decimal, pero en "distintos cdigos"
DECODIFICADOR
Un decodificador o descodificador es un circuito combinacional, cuya
funcin es inversa a la del codificador, esto es, convierte un cdigo binario de
entrada (natural, BCD, etc.) de N bits de entrada y M lneas de salida (N puede ser
cualquier entero y M es un entero menor o igual a 2N), tales que cada lnea de
salida ser activada para una sola de las combinaciones posibles de entrada.
Estos circuitos, normalmente, se suelen encontrar como decodificador / de
multiplexor. Esto es debido a que un de multiplexor puede comportarse como un
decodificador.
Un tipo de decodificador muy empleado es el de siete segmentos. Este
circuito decodifica la informacin de entrada en BCD a un cdigo de siete
segmentos adecuado para que se muestre en un visualizador de siete segmentos.
CODIFICADOR

Un codificador es un circuito combinacional con 2N entradas y N salidas,

cuya misin es presentar en la salida el cdigo binario correspondiente a la
entrada activada.
Existen dos tipos fundamentales de codificadores: codificadores sin
prioridad y codificadores con prioridad. En el caso de codificadores sin prioridad,
puede darse el caso de salidas cuya entrada no pueda ser conocida: por ejemplo,
la salida 0 podra indicar que no hay ninguna entrada activada o que se ha
activado la entrada nmero 0. Adems, ciertas entradas pueden hacer que en la
salida se presente la suma lgica de dichas entradas, ocasionando mayor
confusin. Por ello, este tipo de codificadores es usado nicamente cuando el
rango de datos de entrada est correctamente acotado y su funcionamiento
garantizado.
Tambin entendemos como codificador (cdec), un esquema que regula una serie
de transformaciones sobre una seal o informacin. Estos pueden transformar una
seal a una

forma codificada usada para la transmisin o cifrado o bien obtener la seal

adecuada para la visualizacin o edicin (no necesariamente la forma original) a
partir de la forma codificada.
En este caso, los codificadores son utilizados en archivos multimedia
para comprimir audio, imagen o vdeo, ya que la forma original de este tipo de
archivos es demasiado grande para ser procesada y transmitida por los sistema
de comunicacin disponibles actualmente. Se utilizan tambin en la compresin de
datos para obtener un tamao de archivo menor.
Segn esta nueva definicin, podemos dividir los codificadores en cdecs sin
prdidas y cdecs con prdidas, segn si la informacin que se recupera coincide
exactamente con la original o es una aproximacin.
Circuitos NAND y NOR de multinivel
La forma estndar de expresar funciones booleanas da pie a una
implementacin de dos niveles. Hay ocasiones en que el diseo de sistemas
digitales produce estructuras con tres o ms niveles de compuertas.
El siguiente procedimiento se puede utilizar para disear circuitos de
varios niveles con compuertas lgicas NAND:
1.- Simplificar la funcin de conmutacin que se va a implementar
2.- Disear un circuito de varios niveles de compuertas AND y OR. La compuerta
lgica de salida debe ser una compuerta OR. La salida de las compuertas AND no
se pueden utilizar como entradas de otras compuertas lgicas AND; las salidas de

las compuertas lgicas OR no se pueden emplear como entradas de otras

compuertas lgicas OR.
3.- Numere los niveles, comenzando con la compuerta de salida como nivel 1.
Reemplace todas las compuertas lgicas por compuertas lgicas NAND, dejando
como estas las interconexiones entre compuertas lgicas. Deje las entradas en los
niveles 2,4, 6,como estn, invierta cualquier variable aislada que aparezca
como entrada en los niveles 1,3, 5
La validez de este procedimiento puede comprobarse fcilmente dividiendo
el circuito multinivel en subcircuitos de dos niveles y aplicando los resultados
anteriores para los circuitos de dos niveles a cada uno de los subcircuitos de dos
niveles

El procedimiento para disear circuitos multinivel NOR es exactamente el

mismo que para los circuitos de multinivel NAND, excepto en que en la compuerta
de salida del circuito formado por compuertas AND y OR debe ser una compuerta
lgica AND y todas las compuertas lgicas se reemplazan por compuertas NOR.

PUERTA OR-EXCLUSIVA (XOR)

La puerta lgica OR-exclusiva, ms conocida por su nombre en ingls XOR,
realiza la funcin booleana A'B+AB'. Su smbolo es el ms (+) inscrito en un
crculo. En la figura de la derecha pueden observarse sus smbolos en electrnica.
La ecuacin caracterstica que describe el comportamiento de la puerta
XOR es:
F=A+B |- F=AB+AB

Tabla de verdad puerta XOR

Entrada A

Entrada B

Salida A+B

Tabla de verdad puerta XOR

Entrada A

Entrada B

Salida A+B

Se puede definir esta puerta como aquella que da por resultado uno,
cuando los valores en las entradas son distintos. ej: 1 y 0, 0 y 1 (en una compuerta
de dos entradas). Se obtiene cuando ambas entradas tienen distinto valor.
Si la puerta tuviese tres o ms entradas, la XOR tomara la funcin de suma
de paridad, cuenta el nmero de unos a la entrada y si son un nmero impar, pone
un 1 a la salida, para que el nmero de unos pase a ser par. Esto es as porque la
operacin XOR es asociativa, para tres entradas escribiramos: a+(b+c) o bien
(a+b)+c. Su tabla de verdad sera:

XOR de tres entradas

Entrada A

Entrada B

Entrada C

Salida A+B+C

Desde el punto de vista de la aritmtica mdulo 2, la puerta XOR

implementa la suma mdulo 2, pero mucho ms simple de ver, la salida tendr un
1 siempre que el nmero de entradas a 1 sea impar.
PUERTA EQUIVALENCIA (XNOR)
La puerta lgica equivalencia, realiza la funcin booleana AB+~A~B. Su
smbolo es un punto () inscrito en un crculo. En la figura de la derecha pueden
observarse sus smbolos en electrnica. La ecuacin caracterstica que describe el
comportamiento de la puerta XNOR es:
F=A+B
Su tabla de verdad es la siguiente:

Tabla de verdad puerta XNOR

Entrada A

Entrada B

Salida A+B

Se puede definir esta puerta como aquella que proporciona un 1 lgico, slo
si las dos entradas son iguales, esto es, 0 y 0 1 y 1 (2 encendidos o 2
apagados). Slo es verdadero si ambos componentes tiene el mismo valor lgico