Vous êtes sur la page 1sur 1

Dfinition de la Configuration (HCD) pour z/OS

Formation Informatique / Systmes d'exploitation / IBM Systmes

Ce cours est conu pour montrer aux participants comment utiliser la dfinition de configuration matrielle (HCD) de z/OS
pour crer une configuration d'entre-sortie et la modifier de faon dynamique.

OBJECTIFS

Dcrire la nouvelle technologie de processeurs zSeries


Coder les nouveaux processeurs zSeries (z9 z196)
Coder les canaux FICON et le canal canal FICON
Coder l'unit de couplage et les liaisons connexes
Coder les routeurs en cascade FICON
Crer un fichier de travail de dfinition des entres-sorties (IODF) partir de zro
Utiliser un outil de mappage de code d'utilisation de voie logique pour crer un fichier de travail de dfinition des
entres-sorties valid
laborer un fichier de production de dfinition des entres-sorties (IODF) l'aide d'un fichier de travail de dfinition
des entres-sorties
Apporter des modifications d'entres-sorties dynamiques un vritable systme z/OS
laborer un membre LOADxx parmlib pour procder au chargement initial (PCI)
Afficher la configuration sous forme graphique
Crer des rapports de configuration pertinents

PUBLIC
Ce cours de niveau intermdiaire s'adresse aux personnes charges de la maintenance de la configuration d'entre-sortie
contenue dans les fichiers de donnes d'entre/sortie (IODF) et les ensembles de donnes de configuration d'entre-sortie
leur installation z/OS

PRE-REQUIS
Possder une connaissance de base de z/OS et de la configuration des entres-sorties. Ces connaissances peuvent tre
acquises au cours de la formation "Comptences fondamentales en z/OS" (ES10G)

PROGRAMME
Introduction la dfinition de configuration matrielle (HCD)
Examen du programme de configuration des entres-sorties et de la macro MVSCP (programme de configuration du systme
d'exploitation mmoires virtuelles multiples)
Dialogue HCD
Concepts de partitionnement logique (LPAR) et d'unit de contrle logique
Cartes systmes ouverts (OSA), OSA/ICC et technologies HiperSocket

A retenir
Dure : 4 jours soit 28h.
Rf. ES96G

Dates des sessions


Paris
29/06/2015
30/11/2015

Cette
formation est
galement
propose en
formule
INTRA-ENTREPRISE.
Inclus dans cette formation

Examen du matriel zSeries


Exercice 1: Prsentation de l'environnement de laboratoire
Exercice 2: Familiarisation avec la dfinition de configuration matrielle (HCD)
Architecture d'entre-sortie zSeries : sous-systmes de voie logique
Concepts volus de l'unit de disque : volume d'adressage tendu/accs en parallle aux volumes et ensembles de
sous-canaux multiples
FICON, canal canal FICON et routeurs FICON

Coaching Aprs-COURS

Exercice 3: Codage d'un processeur zSeries 2817


Exercice 4: Ajout de routeurs FICON votre configuration (facultatif)
Exercice 5: Migration incrmentielle partir d'un module de programme de configuration des entres-sorties (IOCP)
(facultatif)
Mise en uvre et migration d'une dfinition de configuration matrielle (HCD)
Procdure de chargement initial (PCI) et membre LOADxx
Reconfiguration dynamique des entres-sorties

Pendant 30 jours, votre formateur


sera disponible pour vous aider.
CERTyou s'engage dans la ralisation
de vos objectifs.

HDC z196 et utilisation de l'outil CMT


Exercice 6: laboration d'un membre LOADxx
Exercice 7: Excution d'une entre-sortie dynamique
Canal canal FICON pour sysplex
Votre garantie 100%
SATISFACTION

HCD et Sysplex parallle


Exercice 8: Codage d'un 2817 l'aide de CMT
Exercice 9: Codage de liaisons de couplage (unit de couplage)
Exercice 10: Codage du canal canal FICON d'un sysplex

CERTYOU, 37 rue des Mathurins, 75008 PARIS - SAS au capital de 10 000 Euros
Tl : 01 42 93 52 72 - Fax : 01 70 72 02 72 - contact@certyou.com - www.certyou.com
RCS de Paris n 804 509 461- TVA intracommunautaire FR03 804509461 - APE 8559A
Dclaration dactivit enregistre sous le N 11 75 52524 75 auprs du prfet de rgion dIle-de-France

Notre engagement 100% satisfaction


vous garantit la plus grande qualit
de formation.