Vous êtes sur la page 1sur 93

Prsent par :

Debbabi Khaled
Pour obtenir le

Diplme National dIngnieur


En

Gnie Electrique
Conception des schmas lectriques permettant lextraction des
paramtres de premier ordre des composants microlectroniques.

Ralis : STMicroelectronics
Soutenu le 4 Juin 2008
Devant le Jury :
Prsident : Mr. Bourguiba Riadh
Rapporteur: Mr. Ben Salah Boujemaa
Encadreur ENIT: Mr. Mouine Jaouhar
Encadreur entreprise: Mr. Haddoug Momtez.

Anne Universitaire : 2007/2008

Rf : PFE/GE-08

Avertissement

Ce rapport de stage contient des informations confidentielles appartenant la socit


STMicroelectronics et, ce titre,

- Il ne peut tre publi ou faire l'objet d'une divulgation, par quelque moyen que ce soit,
l'extrieur de l'tablissement o est inscrit son auteur sans l'accord crit pralable de
STMicroelectronics.

- Il doit tre utilis et diffus au sein de l'tablissement o est inscrit son auteur
uniquement pour les besoins de la soutenance et ne peut tre reproduit qu' des fines
exclusives d'archivage auprs de cet tablissement.

Tout manquement par quiconque ces dispositions est susceptible de causer un prjudice
grave STMicroelectronics qui pourra en obtenir rparation par tout moyen de droit.

Ddicaces
A Ma Chre et Admirable Mre Sabria

Ma chre mre, aucun mot, aucune expression ne saura faire ressortir


toute motion avec laquelle je te ddie ce modeste travail, rsultat de
tes sacrifices dmesurs, de tes conseils judicieux, de tes prires, de ta
bienveillance, de ton affection et de ta prsence permanente.
Que Dieu, le grand puissant te procure la sincrit et une longue vie
saine paisible et heureuse.

A Mon Cher et Adorable Pre Mohamed

Aucune ddicace ne pourrait exprimer mon affection et mon


profond respect.
Tu as t pour moi la personne idale et jai toujours vou une grande
admiration pour ta force de caractre, ta sagesse et ta gnrosit qui
font de toi un pre exceptionnel.
Je ferai de mon mieux pour rester un sujet fidle tes yeux avec
lespoir de ne jamais te dcevoir.
Puisse Dieu te garder et te procurer sant, bonheur et longue vie.

A mon cher frre Haykel, sa femme Ilhem et ma chre Syrine

Jespre avoir atteint le seuil de vos esprances. Que ce travail


soit lexpression de ma profonde affection. Je vous remercie pour le
soutien moral et lencouragement que vous mavez accords. Je vous
souhaite tout le bonheur du monde.

A mes chers frres Mhamed et Aymen

Rien ne saurait exprimer lamour, lattachement et lestime


que jai pour vous.
Je vous souhaite une vie pleine de joie et de succs.
Que Dieu vous garde et vous alloues bonne sant et tout le
bonheur du monde.

A la Mmoire de mes grands parents

Vos dparts me sont trs pnibles. Je suis incapable pour exprimer


ma gratitude, ma reconnaissance de mavoir aim, protg et aid.
Mon souhait est que vos mes soient mises au courant de mon succs.
Que Dieu, garde vos mes dans sa misricorde.

A Ma tante Saida et son mari Sidi Ameur

Tu es et tu resteras toujours une deuxime mre pour moi. Vous tiez


l chaque fois que javais besoin de vous.
Que Dieu, le tout puissant, vous garde, vous accorde sant et
bonheur, et vous protge de tout mal.

A Mes Amis

Imen, Saoussen, Mahran, Ghassen, Aymen, Mabrouka, Manel, Abir,


Malek, Ismail, Nidhal, Nabil, Dorra,
Mouna, Nadia, Ahmed, Intissar, Youssef, Fekri, Taha
Je vous ddie ce travail en signe de reconnaissance, de respect
et damour
Je vous souhaite beaucoup de succs et bonheur.

Rsum :

a rduction des dimensions des circuits intgrs croit rapidement dans le but

daugmenter les performances des circuits et miniaturiser des systmes de plus en plus
complexes dans une seule puce. En fait, la miniaturisation des technologies permet de rduire
les cots de fabrication et lencombrement des fonctions ralises. De nouvelles applications
deviennent envisageables et il est possible dembarquer de plus en plus dintelligence. En
contre partie, la ralisation des systmes fortement intgrs, fiables et performants, nest pas
sans poser des problmes, surtout au niveau de la conception. Lors de la conception, tout doit
avoir t prvu, y compris les situations relatives aux conditions extrmes dutilisation,
temprature en particulier, et aux invitables dispersions technologiques. Ce qui implique
quil est indispensable que les effets physiques soient parfaitement pris en compte et que les
dispositifs actifs et passifs, en particulier les rsistances et les capacits ainsi que lensemble
des phnomnes parasites susceptibles de se produire dans un circuit intgr soient
parfaitement modliss.
Pour cela on va sintresser dans ce projet la conception des schmas lectriques permettant
lextraction des paramtres de premier ordre des composants microlectroniques
essentiellement, les rsistances et les capacits de la technologie CMOS065nm, de crer un
modle avec ces paramtres, de comparer les rsultats de simulation obtenues par ce modle
et celles du modle existant et de vrifier que les planches proposes sont valables pour
dautres technologies.

Mots cls : circuits intgrs,

miniaturisation, conception, dispersions technologiques,

rsistances, capacits, CMOS065nm, effets physiques, phnomnes parasites, modlisation,


paramtres de premier ordre.

Remerciements
Je voudrais remercier profondment Monsieur Hichem Ben
Hamida, manager de ST Microelectronics Tunis, de mavoir accueilli
dans cet organisme.
De mme je tiens remercier Mr Laurent SALAGER, manager
de lquipe Design Kit, de mavoir accueilli au sein de son quipe et
pour sa disponibilit et son aide.
Je remercie Mr Moumtez HADDOUG (Ingnieur de lquipe
Design Kit ST Tunis) pour son encadrement, sa disponibilit, son
suivi et les prcieux conseils quil ma prodigus tout au long de mon
stage. Je remercie aussi Mr Moez KHEDRI pour sa disponibilit et
ses conseils.
Je remercie, galement, mon encadreur interne, Mr Jaouhar
MOUINE, qui a bien voulu assurer la direction de ce travail. Je le
remercie infiniment pour sa patience, son assistance et ses prcieuses
recommandations.
Mes penses de reconnaissance vont galement au reste de
l'quipe Design Kit, en particulier Mlle Khaoula HAMMAMI, Anis
KTARI, Zied GRISSA, Wissem CHOUCHENE, Wahbi
BOUJARRA, Fathi JALEL, Khaled AOUADI, Zied ELABED, Rebh
MAJDOUB, Badr CHABBI, Makram BOUDINAR, Ghassen
GAALICHE, Mohamed SOULI, Sami HAMROUNI, Khaled BEN
NACEF, Asma OUECHTATI, Mohamed Hedi MANSOUR et
Mohamed Ridha KHROUF.
Quils trouvent ici lexpression de ma profonde reconnaissance pour
les critiques et conseils quils m'ont fournit au cours de ce travail.

Sommaire

Sommaire
Introduction gnrale ..............................................................................................................1
CHAPITRE 1 : Prsentation de STMicroelectronics et de lquipe Design Kit.............3
1 .Introduction ........................................................................................................................ 4
2 .Prsentation de STMicroelectronics................................................................4
2.1. ST lchelle internationale .........................................................................4
2.2. ST Tunis .......................................................................................5
2.3. Division FTM................................................................................................................6
2.4. Equipe Design Kit.........................................................................................................6
2.4.1 .Produit Design Kit .................................................................................................6
2.4.2 .Composition de lquipe Design Kit......................................................................7
3 .Prsentation du sujet ..........................................................................................................8
4 .Conclusion...........................................................................................................9
CHAPITRE 2 : Etudes Thoriques.......................................................................................10
1 .Introduction.........................................................................................................................11
2 .Modlisation des composants passifs.................................................................................11
3 .Les rsistances intgres.....................................................................................................12
3.1. La structure...................................................................................................................12
3.2. Les dessins ...............................................................................................13
3.3. Lappariement...............................................................................................................14
3.4. Les indices de performance .........................................................................................14
3.4.1 .Coefficient de Temprature ..............................................................................14
3.4.2 .Leffet Thermolectrique ..................................................................................15
3.4.3 .Coefficient de Tension ..................................................................................15
3.4.4 .Rponse en frquence .......................................................................................15
3.4.5 .Prcision dappariement ...................................................................................16
3.4.6 .Lerreur de pas de grille ...................................................................................17
3.5. Les diffrents types de rsistance.....................................................................17
3.5.1 .Les rsistances diffuses................................... ...................................................17
3.5.2 .Les rsistances de caisson .....................................................................................18
3.5.3 .Les rsistances silicium polycristallin ..................................................................19
3.5.4 .Les rsistances mtalliques................................................................................20
4 .Les capacits intgres ..................................................................................................21
4.1. La structure...................................................................................................................21
4.2. Les dessins ...............................................................................................21
4.3. Les indices de performance .........................................................................................22
4.3.1 .Capacits parasites structurelles............................................................................22
4.3.2 .Coefficient de Temprature...................................................................................23
4.3.3 .Coefficient de Tension ......................................................................................23
4.3.4 .Rsistances parasites sries ......................................................................24
4.4. Les diffrents types de condensateurs .........................................................................24
4.4.1 .Les condensateurs poly-diffusion (condensateur MOS non standard)..24

Sommaire
4.4.2 .Les condensateurs poly-poly.....25
4.4.3 .Les condensateurs mtal-poly...............................................................26
4.4.4 .Les condensateurs mtal-mtal (condensateurs MIM) .........................................26
4.4.5. Les condensateurs MOS....27
5 .Conclusion ....................................................................................................................28
CHAPITRE 3 : Les rsistors de la technologie CMOS065nm............................................29
1 .Introduction..........................................................................................................................30
2 .Vue gnrale................................................................................30
2.1. Les bornes.................................................................................................................31
2.2. Classification des modles .......................................................................31
2.3. Les schmas quivalents...............................................................................................31
2.3.1. Schma quivalent dun rsistor de type Poly..................................................32
2.3.2 .Schma quivalent dun rsistor de type OD (actif).........................................32
2.3.3 .Schma quivalent dtaill dun rsistor de type non silicur , actif ...............33
3 .Modles de calcul ...................................................................................................33
3.1. La rsistance nominale..................................................................................................33
3.2. Le modle dun rsistor silicur ...................................................................................34
3.3. Le modle dun rsistor non silicur ...........................................................................35
4 .Les paramtres de premier ordre extraire .................................................................35
4.1. La temprature..............................................................................................................35
4.2. La tension ................................................................................................................... 37
4.3. Capacit parasite.......................................................................39
4.4. Le bruit..........................................................................41
4.5. Le modle statistique.......................................................................44
4.5.1 .Distribution normale..............................................................................................44
4.5.2 .Distribution uniforme............................................................................................44
4.5.3 .Distribution Log-Normale.....................................................................................45
4.5.4 .Quest ce quune Analyse Monte-Carlo ?.............................................................47
4.6. Les rsistances daccs.49
4.6.1. La famille Rpolys...49
4.6.2. La famille Rpolyn/Rpolyp......50
4.6.3. La famille Rpolyh...51
5. Comparaison des rsultats .......52
5.1. RNPO.............53
5.2. RNPORPO.............53
5.3. RPPORPO..................54
5.4. RHIPORPO......54
5.5. RPODRPO.......55
6. Etude des benchs ..........55
6.1. Temprature dc.........56
6.2. La capacit parasite...........57
6.3. IV_dc .......58
6.4. Raccess_ac.59
7. Conclusion ........... 59
CHAPITRE 4 : Les capacits de la technologie CMOS065nm et vrification de la validit de
la mthode propose sur la technologie B7rf..........................................................................60
1 .Introduction.........................................................................................................................61
2 .Le modle de la capacit Cplate... .................................................61

Sommaire
2.1. Nomenclature du modle ............................................................................................61
2.2. Le schma quivalent de la capacit ...............62
2.3. Les paramtres de premier ordre extraire.................................................................62
2.3.1 .Ca et Cf0.......................................................................62
2.3.2 .Modle statistique.........................................................................63
2.4. Comparaison des rsultats de simulation avec celle du modle .............................64
2.4.1 .Cm1mx.................................................................................................................64
2.4.2 .Cmxmx.................................................................................................................64
2.4.3 .Cmxmz.................................................................................................................65
2.4.4 .Cmxmt..................................................................................................................65
3 .Autres modles de capacits de la technologie Cmos065..........................................65
3.1. Modle de la capacit Cstrip.......................................................................65
3.2. Modle de la capacit Cfringe.....................................................................................65
3.3. Cmetal..............................................................................................65
4 .Etude des benchs ...... . 66
4.1. IV_dc ......66
4.2. Cap_ac .......66
4.3. Raccess_ac .......67
4.4. Temprature..........68
5. Vrification de la mthode propose sur la technologie B7rf.......68
5.1. Les rsistors de la technologie B7rf.......68
5.1.1 .Les paramtres de temprature des rsistors de la technologie B7rf.....................68
5.1.2 .Les paramtres de divergence....................69
5.1.3 .Les paramtres de la capacit parasite.......................69
5.1.4 .Les rsistances daccs .....................70
5.2. Les capacits de la technologie B7rf.............71
6. Comparaison des rsultats entre deux versions de la technologie CMOS065 :5.1/5.2..71
7. Conclusion......71
Conclusion gnrale.....................................................................................................................73
Bibliographie....................................................................................................................74
Annexes.............................................................................................................................77

Liste des Figures

Liste des Figures


CHAPITRE 1 : Prsentation de STMicroelectronics et de lquipe Design Kit .......................6

Figure 1. 1 : Infrastructure globale de ST... 5


Figure 1. 2 : Organisation de ST Tunis... 6
Figure 1. 3: Schma de rpartition des tches dans l'quipe Design Kit... 8
CHAPITRE 2 : Etudes Thoriques..............................................................................................25

Figure 2. 1: Structure d'une rsistance MOS 12


Figure 2. 2:Dessin d'une rsistance en serpentin.. 13
Figure 2. 3 : Dessin d'une rsistance modulaire 14
Figure 2. 4: Annulation de l'effet thermolectrique 15
Figure 2. 5: Modle RC distribu d'une rsistance intgre 16
Figure 2. 6: Rponse en frquence d'un diple RCD normalise 16
Figure 2. 7: Structure d'une rsistance diffuse 18
Figure 2. 8: Structure d'une rsistance de caisson 18
Figure 2. 9: Structure d'une rsistance silicium polycristalline 19
Figure 2. 10: Structure des rsistances silicium polycristallines isolation de substrat
renforce... 19
Figure 2. 11: Structure d'une rsistance mtallique. 20
Figure 2. 12:Structure d'un condensateur intgr 21
Figure 2. 13: Dessins d'une capacit unitaire 22
Figure 2. 14: Capacits parasites structurelles et symbole d'un condensateur intgr. 23
Figure 2. 15: Connexion anti-parallle et anti-srie de deux condensateurs 24
Figure 2. 16: Structure d'un condensateur poly-diffusion 25
Figure 2. 17: Structure d'un condensateur poly-poly 26
Figure 2. 18: Structure d'un condensateur mtal-poly 26
Figure 2. 19: Structures d'un condensateur MIM 27
Figure 2. 20: Structure des quatre condensateurs MOS (substrat de type P) 28
CHAPITRE 3 : Les rsistors de la technologie CMOS065nm..................................................25

Figure 3. 1: Section dun rsistor polycristallin .....................................................................31


Figure 3. 2: Schma quivalent dun rsistor de type Poly ...................................................32
Figure 3. 3: Schma quivalent dun rsistor de type OD (actif)...........................................32
Figure 3. 4: Schma quivalent dun rsistor de type non silicur, OD (actif).......................33
Figure 3. 5: Layout dun rsistor silicur...............................................................................35
Figure 3. 6: Layout dun rsistor non silicur........................................................................35
Figure 3. 7: Planche permettant lextraction des paramtres de temprature dun rsistor de
type RNPO ...........................................................................................................................36
Figure 3. 8: Rsultat de la simulation pour lextraction des paramtres de temprature dun
rsistor de type RNPO pour un cas typique...........................................................................37
Figure 3. 9: Planche permettant lextraction des paramtres de tension dun rsistor de type
RNPO...................................................................................................................................39

Liste des Figures


Figure 3. 10: Les rsistances et les capacits parasites dans un rsistor .................................39
Figure 3. 11: Planche permettant lextraction des paramtres cap et cfp dun rsistor de type
RNPO...................................................................................................................................41
Figure 3. 12: La densit spectrale du bruit en fonction de la frquence pour un rsistor de type
RNPO (W=0.24m, L=20m, V=1V)...................................................................................43
Figure 3. 13: Planche permettant lextraction les paramtres de bruit pour un rsistor de type
RNPO ((W=0.24m, L=5m, V=1V) ...................................................................................43
Figure 3. 14: Proprits de la source de bruit. .......................................................................44
Figure 3. 15: Loi de distribution normale (gaussienne), uniforme et log-normale. .................45
Figure 3. 16: Planche permettant lextraction des deux paramtres de divergence dun rsistor
RNPO (W=0.24m, L=5m) ................................................................................................47
Figure 3. 17: Rsultat de lanalyse Monte Carlo pour un rsistor de type RNPO (W=0.24m,
L=5m) ................................................................................................................................48
Figure 3. 18: Planche permettant lextraction des rsistances daccs pour un rsistor de la
famille Rpolys ......................................................................................................................49
Figure 3. 19: proprits dun rsistor de la famille Rpolys ....................................................50
Figure 3. 21: Planche permettant lextraction des rsistances daccs pour un rsistor de la
famille Rpolyh......................................................................................................................52
Figure 3. 22: Rsultat de la simulation dun rsistor de la famille Rpolyh .............................52
Figure 3. 23: Bench validant la temprature dun rsistor de la technologie CMOS065nm....56
Figure 3. 24: Comparaison des simulations du bench validant le comportement dun rsistor
vis--vis de la temprature. ...................................................................................................56
Figure 3. 25: Bench validant la prsence de la capacit parasite dans un rsistor de la
technologie CMOS065nm. ...................................................................................................57
Figure 3. 26: Comparaison des simulations du bench validant la capacit parasite ................57
Figure 3. 27: Bench validant le comportement DC dun rsistor de la technologie
CMOS065nm. ......................................................................................................................58
Figure 3. 28: Comparaison des simulations du bench validant le comportement DC .............58
Figure 3. 29: Comparaison des simulations du bench validant les rsistances daccs ...........59
CHAPITRE 4 : Les capacits de la technologie CMOS065nm.................................................25

Figure 4. 1: Vue de ct dune capacit CSTRIP ..................................................................62


Figure 4. 2: schma quivalent dune capacit CSTRIP ........................................................62
Figure 4. 3: Rsultat de lanalyse Monte-Carlo dune capacit Cplate...................................64
Figure 4. 4: Planche permettant lextraction des paramtres dune capacit Cplate................64
Figure 4. 5 : Bench validant le comportement DC dune capacit de la technologie
CMOS065nm. ......................................................................................................................66
Figure 4. 6 : Bench validant leffet capacitif dans une capacit de la technologie
CMOS065nm. ......................................................................................................................67
Figure 4. 7 : Comparaison des simulations du bench validant le comportement capacitif pour
une capacit Cstrip. ..............................................................................................................67
Figure 4. 8: Comparaison des simulations du bench validant le comportement dune capacit
vis--vis de la temprature. ...................................................................................................68
Figure 4. 9: Rsultat de la simulation pour lextraction des paramtres de temprature dun
rsistor de type RPO1SAM...................................................................................................69
Figure 4. 10:Autre faon dextraction des paramtres de premier ordre en CMOS065nm en
agissant sur les paramtres gomtriques du rsistor. ............................................................69
Figure 4. 11 : planche permettant lextraction des paramtres de la capacit parasite en B7rf
(la mme quen CMOS065)..................................................................................................70

Liste des Figures


Figure 4. 12 : Rsultat de la simulation dune planche permettant lextraction des rsistances
daccs dun rsistor de type Rpolyn en CMOS065 version 5.2 ............................................71

Liste des Tableaux

Liste des Tableaux


CHAPITRE 3 : Les rsistors de la technologie CMOS065nm..................................................25

Tableau 3. 1: Tous les modles valables dans la technologie Cmos065 .................................31


Tableau 3. 2: Les paramtres de premier ordre dun rsistor de type RNPO ..........................53
Tableau 3. 3: Les paramtres de premier ordre dun rsistor de type RNPORPO...................54
Tableau 3. 4: Les paramtres de premier ordre dun rsistor de type RPPORPO. ..................54
Tableau 3. 5: Les paramtres de premier ordre dun rsistor de type RHIPORPO. ................55
Tableau 3. 6: Les paramtres de premier ordre dun rsistor de type RPODRPO...................55
CHAPITRE 4 : Les capacits de la technologie CMOS065nm.................................................25

Tableau 4. 1: Les diffrents modles de la capacit Cplate....................................................62


Tableau 4. 2: Les paramtres de premier ordre dune capacit Cm1mx. ................................64
Tableau 4. 3: Les paramtres de premier ordre dune capacit Cmxmx. ................................64
Tableau 4. 4: Les paramtres de premier ordre dune capacit Cmxmz. ................................65
Tableau 4. 5: Les paramtres de premier ordre dune capacit Cmxmt. .................................65

Introduction Gnrale

Introduction Gnrale

est maintenant un lieu commun que de dire que la microlectronique a pntr

pratiquement tous les secteurs de lactivit conomique et industrielle et que, directement ou


non, elle a un impact important sur notre vcu au quotidien. Et pourtant, nous sommes trs
loin dexploiter lensemble des possibilits offertes par la technologie des circuits intgrs,
surtout si lon considre la dynamique de progrs de ce domaine.
A ce jour, la prsence la plus visible

de la microlectronique se situe au niveau des

applications bureautiques (PC et priphriques associs, portables, assistants PDA), des


transports (notamment automobile, systmes de navigation GPS), des biens de consommation
audiovisuels et multimdia (TV, magntoscopes, camra scopes, appareils photo numriques,
chaines hi-fi, walkman, tlphonie cellulaire), de la montique (cartes puces), de la
domotique (alarmes).
Mais les circuits intgrs sont aussi des constituants essentiels dun grand nombre de systmes
dans lesquels ils sont enfouis : appareillages mdicaux ou de mesures scientifiques,
automatismes et robots industriels, systmes militaires, aronautique et spatial, vido
surveillance, etc.

En fait, la miniaturisation des technologies permettant de rduire les couts de fabrication


et lencombrement des fonctions raliss, tout en accroissant leurs performances, de nouvelles
applications deviennent envisageables et il est possible dembarquer de plus en plus
dintelligence. La ralisation de systmes fortement intgrs, fiables et performants, nest pas
sans poser des difficults dordres multiples, en particulier au niveau de la conception. Outre
la complexit de chaque sous-ensemble homogne, il faut notamment prendre en compte les
possibilits dinteraction entre les fonctions ou blocs constitutifs et faire en sorte quelles
nengendrent pas des dysfonctionnements plus ou moins alatoires. Cela implique que des
mthodes rigoureuses de travail aient t mises en place et que les quipes de concepteurs
disposent doutils puissants pour simuler efficacement les circuits en question. Cela implique
galement que les dispositifs actifs et passifs et lensemble des phnomnes parasites
susceptibles de se produire dans un circuit intgr soient fidlement reprsents par un jeu ou

Introduction Gnrale
systme dquations, ou bien mme par des tables de valeurs. Cette dmarche gnrale qui
consiste traduire la ralit des phnomnes sous forme dentits mathmatiques sappelle la
modlisation.

En pratique il existe diffrents niveaux de modlisation, car un modle unique ne saurait


rpondre de faon optimale lensemble des besoins. Par exemple pour mettre au point un
nouveau dispositif ou une technologie ou pour tudier de faon approfondie un phnomne
susceptible de se produire, il est indispensable que les effets physiques soient parfaitement
pris en compte. Ainsi si lon veut tre prdictif, c'est--dire avoir la capacit dtablir avec
prcision les caractristiques lectriques dun dispositif que lon na pas encore ralis, il faut
utiliser un modle dit numrique qui consiste reprsenter la ralit par des systmes
dquations aux drives partielles. La rsolution de ceux-ci tant longues, il est clair que ce
type de modle nest

pas adapt au cas de circuits comprenant un grand nombre de

dispositifs, mais ceux-ci ont dj tous t raliss et tudis auparavant. Ils

ont donc

individuellement un comportement qui est parfaitement connu et que lon peut modliser de
faon trs simplifie en ne gardant que les phnomnes dintrt pour lobjectif vis.

Cest dans ce cadre gnral que sinscrit notre projet intitul Conception des schmas
lectriques permettant lextraction des paramtres de premier ordre des composants
microlectroniques.

Le prsent rapport synthtise tout le travail que nous avons effectu et il sarticule en
quatre chapitres. Le premier chapitre dcrit lenvironnement de travail et le contexte gnral
du projet. Dans le deuxime chapitre, on introduit des notions de base indispensables pour
la modlisation des composants microlectroniques. Dans le troisime chapitre, nous mettons
laccent sur les rsistors de la technologie CMOS065nm. Nous prsentons les diffrentes
mthodes dextraction des paramtres de premier ordre pour ces composants ainsi que les
planches lectriques permettant de le faire.
Enfin dans le quatrime chapitre, on effectue le mme travail ralis dans le chapitre
prcdent pour les capacits de la technologie CMOS065nm et on vrifie que la mthode
propose est valable pour certains types de rsistors et de capacits de la technologie B7rf.

Chapitre

Prsentation de STM icroelectronics


et
de lquipe D esign K it

Objectifs :
 prsenter l'organisme d'accueil.
 prsenter l'quipe qui accueille le projet.
 prsenter le projet raliser.

Chapitre1 Prsentation de STMicroelectronics et de lquipe Design Kit

Chapitre 1
Prsentation de STMicroelectronics
et de lquipe Design Kit
1.Introduction

ette premire partie prsente dune manire gnrale le prsent document et le projet que

nous avons ralis. Nous commenons par prsenter l'organisme d'accueil et en particulier le
site ST Tunis. Puis nous donnons une ide sur la division et l'quipe qui accueillent le projet.
Ensuite, nous prsentons le projet raliser et enfin, nous donnons un aperu sur
l'organisation de ce document.

2.Prsentation de STMicroelectronics
2.1 .ST l'chelle internationale
La socit STMicroelectronics est un fabricant mondial de semi-conducteurs. La socit
conoit, dveloppe, fabrique et commercialise une vaste gamme de circuits intgrs et de
composants discrets utiliss dans de nombreuses applications microlectroniques: les
tlcommunications, les produits grand public, les applications industrielles ainsi que les
systmes de contrle.
Le Groupe ST est n en juin 1987 suite au regroupement de Thomson Semiconducteurs
(France) et de SGS Microelectronica (Italie). Depuis cette date, la socit a considrablement
tendu et enrichi sa gamme de produits et de technologies et renforc son rseau de
distribution et de fabrication en Europe, en Afrique, en Amrique du nord, au Japon et dans la
rgion Asie-Pacifique. Depuis dcembre 1994, la compagnie a t place sur la bourse des
valeurs de New York (NYSE : STM), sur la bourse de Paris, et depuis juin 1998 sur celle de
Milan.
En 2006, STMicroelectronics a t classe la cinquime plus grande compagnie de semiconducteurs dans le monde, avec une progression qui montre l'expansion rapide de la
compagnie. En fait, STMicroelectronics offre une gamme tendue de produits diversifis et
dveloppe les meilleures mthodes de conception et processus de fabrication. D'ailleurs, ST a

Chapitre1 Prsentation de STMicroelectronics et de lquipe Design Kit


cre des alliances stratgiques avec les clients, les fournisseurs, et avec d'autres fabricants de
semi-conducteurs afin d'amliorer ses comptences et de crer une complmentarit efficace.
ST a maintenant plus de 1500 clients parmi lesquels Alcatel, Bosch, Daimler Chrysler, Ford,
Gemplus, Hewlett-Packard, IBM, Motorola, Nokia, Nortel Networks, Philips, Seagate
Technology, Siemens, Sony, Thomson Multimedia et Western Digital.
ST a su transformer son puissant rseau de partenaires de classe mondiale en une source
de croissance exceptionnelle pour la socit. Ces partenariats incluent des alliances
stratgiques avec des clients cls, des alliances de dveloppement technologique avec des
clients et dautres fabricants de semi-conducteurs, des alliances de dveloppement avec des
fournisseurs dquipements, de matires premires, de logiciels de 1CAO et de proprit
intellectuelle, ainsi que des partenariats avec des universits, des instituts de recherche et des
structures de recherche et de dveloppement multinationales.
Aujourd'hui, ST emploie plus de 50 000 personnes, dispose de 16 centres de recherche et
de dveloppement avance, 39 centres de conception et dapplications, 17 sites de production
et 78 bureaux de vente dans 36 pays.

Figure 1. 1 : Infrastructure globale de ST


2.2 .ST Tunis
Le site de Tunis est lun des sites les plus diversifis de lentreprise. Refltant son rle
multifonctionnel et multidisciplinaire, les familles de produits pour lesquelles le site

CAO : Conception assiste par ordinateur

Chapitre1 Prsentation de STMicroelectronics et de lquipe Design Kit


dveloppe des applications logicielles renferment une gamme tendue de circuits
microlectroniques qui couvrent tous les secteurs.
Le site de Tunis peut tre qualifi comme un centre de conception et dapplication puisque
son activit couvre les diffrents projets appartenant aux divisions suivantes :
La division Microcontrleur
La division des micros noyaux et des outils de dveloppements
La division Set Top Box
La division de conception des microcontrleurs (CMG)
La division FTM: Front End Technology and Manufacturing

Figure 1. 2 : Organisation de ST Tunis


2.3 .Division FTM
Le groupe est une fusion entre les deux organisations CFM et CRD sous le nom de FTM
ou "Front-End Technology and Manufacturing".
Ce groupe a pour mission de dvelopper une plateforme technologique avance offrant aux
autres divisions et aux partenaires stratgiques des opportunits pour investir dans les
nouvelles technologies innovatrices et les outils de conception.
2.4 .quipe Design Kit
Lquipe Design Kit est charge de la mise jour continuelle du produit Design Kit en
intgrant chaque fois de nouvelles technologies.

Chapitre1 Prsentation de STMicroelectronics et de lquipe Design Kit


2.4.1 .Produit Design Kit
Le produit "Design Kit" est un logiciel qui aide les concepteurs des circuits intgrs dans
leur tche de conception en leur fournissant tous les outils lmentaires. Pour une technologie
particulire telle que les technologies CMOS, BiCMOS Ce logiciel offre au concepteur un
environnement complet avec les composants microlectroniques. Le travail de lquipe
comprend tout le flux de vrification de ces composants et de dveloppement des outils de
vrification.
Le Design Kit est un ensemble de donnes technologiques et d'outils pour la conception des
cellules et des circuits intgrs complet. Le Design Kit est spcifique une technologie
donne et par consquent il existe autant de Design Kits que de technologies. L'ensemble de
ces donnes peut tre class comme suit :
La dfinition des couches disponibles pour le dessin.
Les composants lmentaires disponibles (dessins et symboles utiliss dans les schmas
lectriques).
Les paramtres lectriques de simulation.
Les donnes pour la vrification des schmas lectriques et des dessins.
Les donnes pour lextraction des effets parasites.
2.4.2 .Composition de lquipe Design Kit
Lquipe Design Kit a pour fonction le dveloppement et la livraison des produits Design
Kit. Elle est compose de sept quipes qui sont:
Lquipe "Front End": cette quipe a pour rle de fournir les modles des composants
standards tels que transistors MOS, diodes, rsistances et capacits et cest au sein de cette
quipe que jai effectu mon projet de fin dtude.
Lquipe "Post Layout Simulation": son rle est le dveloppement des modules pour le
contrle et lextraction des parasites.
Lquipe "Layout Vrification Team": sa mission est de vrifier la conformit dun layout
par rapport son schmatique (LVS) ou par rapport aux rgles (DRC) imposes par le
technologue.
Lquipe "PCell Team": son rle est de fournir des librairies de gnrateurs de layout ou
pcells.
Lquipe "Design Kit Intgration": son rle est regrouper les diffrents modules fournis par
les autres activits aux diffrentes tapes de travail dans un seul package logiciel et de le

Chapitre1 Prsentation de STMicroelectronics et de lquipe Design Kit


valider. Les membres de cette quipe sont donc les derniers oprant dans la chane de
construction dun Design Kit.
Lquipe "Tools": son rle est de fournir les outils informatique et les mises jour
ncessaires des produits pour les diffrentes quipes du DK.
Lquipe "Multi-Specialty": pour la coordination avec les diffrentes quipes.
Sa structure peut tre rsume par la figure suivante:

Figure 1. 3: Schma de rpartition des tches dans l'quipe Design Kit


3.Prsentation du Sujet
Le groupe Front End de lquipe Design Kit est responsable de la conception des modles
des diffrents composants microlectroniques dans les circuits intgrs.
Ainsi ma mission, tout au long de ce stage, est de concevoir des planches lectriques
permettant dextraire les paramtres de premier ordre de ces composants en tenant en compte
des diffrents phnomnes physiques susceptible de se produire.
Plus prcisment, il sagit de :


Dterminer les paramtres de premier ordre quon doit extraire.

Faire une tude thorique en cherchant comment on peut les extraire.

Concevoir des schmas lectriques permettant de trouver ces paramtres.

Comparer les rsultats trouvs par simulation avec ceux disponibles dans les modles.
8

Chapitre1 Prsentation de STMicroelectronics et de lquipe Design Kit




Raliser mon propre modle en introduisant les paramtres trouvs par simulation.

Comparer les rsultats de simulation des diffrents benchs permettant de valider ces
composants.

Vrifier que les planches proposes sont valables pour nimporte quelle technologie.
4.Conclusion

Ce chapitre a donn loccasion de prsenter lorganisme daccueil, lenvironnement du


travail savoir le produit Design Kit ainsi que lquipe qui en est responsable du projet, et les
objectifs atteindre. En vue de suivre un avancement logique dans ce rapport, une tude de
lexistant fera lobjet du prochain chapitre intitul Etude Thoriques.

Chapitre

E tudes Thoriques

Objectifs :
 Comprendre la structure des composants microlectroniques.
 Etudier en dtail la structure des rsistances intgres.
 Etudier en dtail la structure des capacits intgres.

10

Chapitre2 Etudes Thoriques

Chapitre 2
Etudes Thoriques
1. Introduction:

es performances des circuits radiofrquences dpendent des composants actifs mais

aussi de la qualit et de la prcision des composants passifs. Nous pouvons citer les
rsistances, les capacits et les inductances ; ces composants tant utiliss dans les
amplificateurs faible bruit et les oscillateurs contrls en tension par exemple.
Ces composants peuvent tre situs lextrieur ou intgrs sur la puce de silicium. La
premire solution prsente des inconvnients tels quune taille et un prix plus levs mais
galement de moindres performances. Il ya donc depuis une dcennie de nombreux efforts
pour rendre possible la seconde approche.
Avant de rentrer dans le vif du sujet, une prsentation thorique servira dintroduction afin de bien
comprendre la structure des diffrents composants tudis lors de la ralisation de notre projet.

Nous abordons donc dans ce chapitre ltude thorique en dtail des rsistances et des
capacits intgres.
2. Modlisation des composants passifs :
La technologie silicium prsente deux inconvnients majeurs. Dune part le substrat est
dissipatif et dautre part, en raison de la faible distance entre les composants raliss au sein
des couches dilectriques dposes sur le substrat et le substrat lui-mme, il existe des
capacits parasites qui ont par consquents de limiter la frquence de fonctionnement [1].
Ces deux problmes reprsentent une partie de lensemble des phnomnes et des
couplages qui interagissent de faon plus ou moins complexe aux seins des composants
passifs intgrs sur une puce de silicium. La comprhension et le contrle de lensemble des
paramtres correspondants sont primordiaux pour loptimisation de ces composants, et pour
leur utilisation au sein de fonctions par lintermdiaire de modles lectriques fiables et
ralistes.

11

Chapitre2 Etudes Thoriques


Tout dabord on peut distinguer trois familles de composants passifs en terme de complexit
relative et leurs comprhensions, leur optimisation et enfin leur modlisation. Par ordre
croissant, on citera les rsistances et les capacits, les interconnexions et enfin les
inductances, et dispositifs associs tels que les transformateurs.
Pour la modlisation plusieurs techniques sont possibles. On peut utiliser des formules
analytiques, des outils de simulation et la mesure hyperfrquence suivant la nature physique
du paramtre que lon cherche dterminer. Par exemple, pour une inductance spirale, il est
facile de dterminer son inductance propre mais la connaissance prcise de lvolution
frquentielle de son coefficient de qualit nest

possible qu laide dune simulation

lectromagntique frquentielle trois dimensions ou une mesure hyperfrquence.


Dans une premire partie nous dbutons par le composant rsistance. En effet, ce
composant fait appel de nombreux phnomnes et prsente des couplages dont la
comprhension permettra daborder plus facilement les autres dispositifs. De plus une des
proprits dans ltude des dispositifs passifs sur silicium a t le dveloppement de ce
composant. Il a fait lobjet de nombreux travaux dans le milieu universitaire, et de
dmonstration de faisabilit et dintgration au sein des procds technologiques industriels.
La simulation apparat donc comme un outil ncessaire et primordial pour la modlisation
des composants passifs. Sadaptant aux exigences de la conception de circuits en gamme
centimtriques et millimtriques sur un substrat, la simulation lectromagntique a atteint une
maturit suffisante pour la modlisation de circuits planaires ou 3 dimensions.
3.Les rsistances intgres :
3.1.La structure:
Une rsistance intgre passive est toujours constitue d'une zone rsistive situe entre
deux contacts (figure 2.1)

.
Figure 2. 1: Structure d'une rsistance MOS

12

Chapitre2 Etudes Thoriques


Quelque soit le type de matriau, pour une zone rsistive de largeur W, de longueur L, de
profondeur d et de rsistivit moyenne on peut crire :
R=

*L
W *d

(2.1)

[1]

Si d'une part, on dfinit la "rsistance carre" par le rapport RS en


= , qui est une
sq d

caractristique technologique fonction du matriau utilis, et si d'autre part on nomme Rcont la


rsistance de contact, qui est galement une caractristique technologique fonction des
matriaux en prsence et du dimensionnement de la prise assurant les connexions, une
rsistance intgre s'exprime formellement par la relation :
R = 2 * Rcont + R S

L
= 2 * Rcont + R S * n S (2.2) [1]
W

Le paramtre n S correspond au nombre de carrs lmentaires ncessaire la fabrication de la


rsistance intgre.

3.2.Les dessins:
Le plus souvent, les grandeurs L et W dfinissant la rsistance sont trs diffrentes
(L>> W), et pour des raisons vidente d'encombrement, on est conduit dessiner les longues
rsistances sous la forme d'un serpentin (figure 2.2) ou d'un rseau de modules lmentaires
(figure2.3) interconnects en srie et ventuellement partiellement en parallle. Pour le
premier type de dessin, du fait de la prsence de coudes, nc tant le nombre de coudes, il faut
modifier le nombre de carrs lmentaires, pratiquement en utilisant la formule empirique
R = 2 * Rcont + RS * ( n S 0.44 * n S )

(2.3) [1]

Il est noter que d'autres formes de coudage peuvent tre utilises et que cette technique est
rserve la ralisation de rsistances relativement peu prcises.

Figure 2. 2:Dessin d'une rsistance en serpentin


Quant au second type de dessin, il est utilis lorsqu'un appariement entre plusieurs rsistances
est recherch. Dans ce cas les techniques de dessin de masque appropries (modules

13

Chapitre2 Etudes Thoriques


interdigits centre gomtrique commun) seront mises en uvre. Pour obtenir des valeurs de
rapport non entier, les derniers lments de l'empilage peuvent ne pas tre unitaires.

Figure 2. 3 : Dessin d'une rsistance modulaire


3.3 .Lappariement :
Parmi les circuits de la microlectronique, les applications analogiques, telles que les
amplificateurs, les convertisseurs de type analogique/digital et digital/analogique, occupent
une place grandissante du fait de lincroyable monte en puissance des nombreux appareils
audio et/ou vido. De plus, le bon fonctionnement de ces blocs de circuits analogiques peut
tre perturb par la dispersion de caractristiques lectriques observes pour des dispositifs
aux dimensions identiques. De ce fait, des tudes dappariement doivent tre menes afin
dvaluer lamplitude des fluctuations lectriques, et de prendre les dispositions ncessaires
au niveau de la conception des circuits.
Le dsappariement est la diffrence qui apparat au niveau des paramtres lectriques entre
deux dispositifs supposs identiques et placs dans le mme environnement.

3.4. Les indices de performance :


3.4.1. Coefficient de temprature :
La variation en temprature d'une rsistance intgre provient essentiellement de la
dpendance de la mobilit des porteurs en fonction de cette dernire. Le modle physique
pour la temprature, T0 tant la temprature de rfrence, est donc de la forme :

R = R(T ) = R(T0 )(

T R
)
(2.4)
T0

[4]

A partir de la drive de R par rapport la temprature T on peut dfinir le coefficient de


temprature :

14

Chapitre2 Etudes Thoriques


TCR =

1 dR
= R Avec R [ 2... + 2]
R dT
T

(2.5) [4]

3.4.2. Leffet thermolectrique :


Lors de la prise de contact sur chaque module de la rsistance intgre, il y a cration d'un
potentiel de contact, de valeur diffrente chaque extrmit du module du fait du gradient de
temprature. C'est l'effet thermolectrique qui correspondant une polarisation de chaque
module. Ainsi, afin d'annuler cette polarisation on doit interconnecter chaque module comme
indiqu sur la figure 2.4. On notera qu'une annulation complte de l'effet thermolectrique ne
peut tre ralise que si la rsistance est compose d'un nombre pair de modules.

Figure 2. 4: Annulation de l'effet thermolectrique


3.4.3. Coefficient de tension
La prise en compte de l'influence lectrique des diffrents matriaux situs proximit de
la zone rsistive susceptible de modifier la rsistivit est effectue par le coefficient de tension
VCR tel que

R = R(V ) = R (V0 )(1 + VCR1.V + VCR 2.V 2 ) (2.6) [4]


Le paramtre V est la tension moyenne aux bornes du dispositif considr.

3.4.4. Rponse en frquence


Indpendamment du matriau utilis, toute rsistance R, on peut associer une capacit
parasite C rpartie entre le barreau rsistif et le substrat. Symboliquement, surtout pour les
hautes frquences une rsistance intgre est reprsentable par le circuit RCD de la
figure2.5 :

15

Chapitre2 Etudes Thoriques

Figure 2. 5: Modle RC distribu d'une rsistance intgre


Elle peut donc tre formellement dcrite par la matrice admittance :

(2.7) [1]

Ainsi, toute rsistance intgre prsente un caractre passe-bas avec une pente asymptotique
de l'ordre de 10dB/dcade.

Figure 2. 6: Rponse en frquence d'un diple RCD normalise


Avec Fd =

1
: la frquence de coupure.
2RC

3.4.5. Prcision d'appariement et tolrance locale


Si on considre l'expression de l'cart type R, la rsistance carre Rs tant un paramtre
dpendant statistiquement des fluctuations spatiales, l'erreur dappariement entre deux
rsistances identiques Ra et Rb proches l'une de l'autre est modlisable partir de l'cart type

MR =

M 2 a M 2W M 2 L
+
+ 2 (2.8)
WL
W2
L

16

Chapitre2 Etudes Thoriques


Les constantes Ma, ML et MW sont des paramtres technologiques dtermins par
caractrisation et pouvant tre fournis par le fondeur.
Ainsi avec

et dR = dRa + dRb

dR = dRa dRb

on peut dfinir la tolrance locale

d'une rsistance R par rapport sa valeur nominale [4]

TL R = (

M
dR
1
)= R =
R
2
2

M 2 a M 2W M 2 L
+
+ 2 (2.9) [4]
WL
W2
L

3.4.6. Lerreur de pas de grille:


Le pas de grille non nul des masques (rsolution finie de l'ordre de 0.1Lmin des transistors)
introduit invitablement une erreur d'arrondi. Dans le pire cas, la largeur W tant une donne
choisie multiple du pas de grille avec
Rrealisee = Rs

L
pdg
(1 + 0.5
) (2.10) [3]
W
L

Le pas de grille (pdg) introduit sur une rsistance R une erreur relative sur chaque module

pdg < 0.5

pdg
Rs
pdg
(1 + ) 0.5
L
R
L

Cette erreur est minimise en prenant des longueurs de dispositif trs grandes
( W 100 Lmin ). Il faut toutefois noter que pour la ralisation de rapports de rsistances, cette
erreur d'arrondi peut facilement tre grer en systmatisant les erreurs de pas de grille dans un
mme sens par dfaut ou par excs.

3.5. Les diffrents types de rsistance :


Dans une technologie MOS standard, selon le matriau utilis on peut disposer :

de rsistances diffuses

de rsistances de caisson

de rsistances silicium polycristallin

de rsistances mtalliques

3.5.1. Les rsistances diffuses


Une zone rsistive peut tre cre directement lors de la diffusion de la source ou du drain
des transistors MOS. Pratiquement, une rsistance diffuse est toujours situe l'intrieur d'un

17

Chapitre2 Etudes Thoriques


caisson, polarise par une source de tension "non bruite", assurant un dcouplage lectrique
par rapport au substrat. La figure2.7 reprsente une rsistance diffuse de type P. Si la
technologie le permet une rsistance diffuse de type N peut tre ralise en inversant le type
de tous les semi-conducteurs en prsence.

Figure 2. 7: Structure d'une rsistance diffuse


Ce type de dispositif prsente une capacit de jonction (polarise en inverse) rpartie entre le
barreau rsistif et le caisson. La diffusion de la source et du drain tant un processus
relativement bien contrl, une prcision absolue de l'ordre de 10% est ralisable pour des
valeurs de RS de quelques dizaines / Sq . Les coefficients de temprature sont de l'ordre de
quelques centaines de ppm / o C et les coefficients de tension de l'ordre de quelques centaines
de ppm / V .

3.5.2. Les rsistances de caisson


En utilisant la zone faiblement dope du caisson d'isolation des transistors P ou N, il est
possible d'obtenir des rsistances de fortes valeurs ( qqs.K / Sq ). La zone rsistive tant
directement couple lectriquement au substrat (figure2.8), ce type de rsistance est trs
sensible au bruit de substrat et son utilisation est pratiquement limite au traitement des
signaux lectriques statiques. En termes d'indices de performance, par rapport la rsistance
diffuse, elle est nettement plus mauvaise avec une prcision absolue de l'ordre de 50% un
TCR de quelques 1000ppm/C et un VCR de quelques 10000ppm/V.

Figure 2. 8: Structure d'une rsistance de caisson

18

Chapitre2 Etudes Thoriques


3.5.3. Les rsistances silicium polycristallin
Une rsistance silicium polycristallin est lectriquement isole du reste du circuit par un
champ d'oxyde pais (figure 2.9), la capacit parasite rpartie entre le barreau de silicium et le
substrat est ainsi trs faible. Elle peut tre ralise partir du matriau de grille des transistors
pour les filires technologiques un seul niveau de silicium polycristallin (poly 1) ou le
deuxime niveau d'interconnexion pour les filires deux niveaux (poly 2). Pour obtenir des
valeurs de rsistance leves ( qqs.1000 / sq ) la phase technologique de silicidation doit tre
bloque. Certaines filires technologiques, spcifiquement analogiques, disposent d'un
troisime niveau (poly H) permettant la fabrication de rsistances haute rsistivit
( qqs.1000 / sq ). [4]
Un renforcement de l'isolation par rapport au substrat peut tre obtenu par la formation
d'un cran partir d'un caisson ou de la seconde zone cristalline (figure2.9). On peut noter que
dans ce dernier cas, la structure obtenue est trs proche de la ligne RCD et que si la rsistance
utile est la rsistance poly 1, un blindage contre les effets extrieurs au circuit est ralis. Les
rsistances polysilicium sont caractrises par une prcision absolue de l'ordre de
quelques10%, un coefficient de temprature de l'ordre de quelques centaines de ppm / o C et
un coefficient de tension de l'ordre de quelques centaines de ppm / V . Les indices de
performances de la rsistance poly H, technologiquement moins bien contrls, sont
gnralement infrieurs ceux des rsistances poly 1 et poly 2.

Figure 2. 9: Structure d'une rsistance silicium polycristalline

Figure 2. 10: Structure des rsistances silicium polycristallines isolation de substrat


renforce

19

Chapitre2 Etudes Thoriques


3.5.4. Les rsistances mtalliques
Les rsistances mtalliques sont d'un usage trs particulier puisquelles sont caractrises
par une rsistance carre trs faible ( R S 50m / sq ). Ne permettant que la ralisation de trs
faibles rsistances ( qqs. ) elles sont principalement utilises pour la gnration des diviseurs
de tension partir d'une chelle rsistive (figure2.11), rencontrs en conversion analogiquenumrique rapide.

Figure 2. 11: Structure d'une rsistance mtallique

20

Chapitre2 Etudes Thoriques

4. Les condensateurs intgrs :


4.1. La structure:
Un condensateur intgr est toujours constitu de deux zones conductrices (les lectrodes
ou armatures) spares par un isolant (le dilectrique en oxyde) (figure 2.12).

Figure 2. 12:Structure d'un condensateur intgr


Pour des zones conductrices de largeur W, la capacit a pour valeur :

C=
Le rapport

ox
tox

ox
t ox

.W .L

(2.11) [2]

tant un paramtre technologique ( ox : permittivit de loxyde), la valeur de

la capacit est directement fixe par le concepteur partir du dimensionnement de la


surface W .L .

4.2. Les dessins :


Indpendamment de la technique de fabrication, la valeur d'une capacit d'aire donne
A = W .L est sensible aux fluctuations alatoires priphriques, elle est donc entache d'une
erreur relative telle que

dC
1
)
C
WL

1 W 1
1 1
L + W = A A + W

(2.12)

[5]

Par annulation de la drive, on constate que cette erreur peut tre minimise avec W = L ,
c'est--dire si le condensateur est carr.
D'autre part, pour minimiser l'erreur d'appariement, les condensateurs intgrs sont constitus
de condensateurs unitaires (Cunit) interconnects par aboutement ou par prise de contact sur
l'armature suprieure. On arrive ainsi aux quatre dessins types de la figure2.13. On notera la
prsence d'ergots situs sur les cots des condensateurs pour compenser les ventuelles
dfauts d'alignement des masques. Il a t montr que la prsence d'angles sur le dessin est un
facteur aggravant pour l'erreur dappariement, la coupure 45des angles de la structure c,
non admise dans certaines filires technologiques, amliore lgrement la prcision en
21

Chapitre2 Etudes Thoriques


"arrondissant" les angles de la structure b, alors que la structure d, dite structure "sans coin"
pour laquelle les angles ne sont pas dfinis par lithographie, est susceptible la rduire d'un
facteur de l'ordre de deux. [5]

Figure 2. 13: Dessins d'une capacit unitaire


a: pour connexion par aboutement
b: pour connexion par prise de contact sur le dessus
c: haute prcision coins coups
d: trs haute prcision sans coin

4.3. Les indices de performance:


4.3.1. Capacits parasites structurelles :
Indpendamment de la technique de fabrication, comme l'indique le schma de la
figure2.14, tous les condensateurs intgrs prsentent par rapport au substrat un jeu de
capacits parasites structurelles. La capacit la plus grande, Cpb, est situe entre l'armature
basse et le substrat. L'lectrode basse devant tre isole lectriquement du substrat.
Typiquement elle est de l'ordre de C/5 C/20 selon la technique de fabrication. La seconde
capacit Cph a pour origine dventuel recouvrement entre l'armature suprieure et le substrat.
Elle est typiquement d'un ordre de grandeur plus petite que Cpb.
A ces capacits structurelles intrinsques, il convient d'ajouter les capacits parasites
extrinsques dues aux lignes de connexion reliant le condensateur intgr au reste du circuit.
Sa valeur, est dpendante de l'application. De part ses capacits parasites structurelles, un
condensateur intgr est fortement dissymtrique, il est donc important de veiller son sens
de connexion. Pour ce faire, au niveau du symbolisme, l'usage est de diffrentier les deux
armatures.

22

Chapitre2 Etudes Thoriques

Figure 2. 14: Capacits parasites structurelles et symbole d'un condensateur intgr

4.3.2. Coefficient de temprature


Le coefficient de temprature TCR d'un condensateur intgr a principalement pour
origine :

La dilatation de la surface des armatures.

La dpendance de ox avec la temprature.

La dpendance des charges d'espace avec la temprature.

Il est gnralement faible puisque de l'ordre de 10ppm C [6] et de ce fait gnralement


nglig. Formellement, il est pris en compte en crivant :
C = C (T ) = C (T0 )(1 + TCC.(T T0 )) (2.13) [4]

4.3.3. Coefficient de tension :


Par influence lectrique, il peut y avoir une modification des charges aux interfaces du
dilectrique. Cette dpendance aux conditions de polarisation peut tre prise en compte par le
coefficient de tension VCC tel que :
C = C (V ) = C (V0 )(1 + VCC1 .V + VCC 2 .V 2 ) (2.14) [4]
Le paramtre V est la tension moyenne aux bornes du dispositif. Le coefficient de tension du
second ordre VCC2 traduit ventuellement la non linarit du phnomne. Dans des
applications trs hautes performances (en filtrage et en conversion) il est possible de limiter
l'influence de cette non linarit par une connexion antiparallle de deux condensateurs [4],
toutefois cette technique l'inconvnient d'augmenter significativement les capacits parasites
structurelles (figure 2.15) en les symtrisant. On peut toutefois noter que cette symtrisation a
l'avantage d'quilibrer lectriquement la structure. Cette potentialit peut tre mise profit
lors de la conception des dispositifs analogiques traitant le signal analogique sous forme
diffrentielle. Une autre technique consiste effectuer une connexion anti-srie (tte bche)
de deux condensateurs [13]. La linarit du dispositif est nettement amliore, mais la surface
capacitive correspondante est double et une perte de prcision est introduite par les deux
capacits parasites structurelles hautes.

23

Chapitre2 Etudes Thoriques

Figure 2. 15: Connexion anti-parallle et anti-srie de deux condensateurs


4.3.4. Rsistances parasites sries
Invitablement tout condensateur intgr, on peut associer une rsistance parasite en
srie avec la capacit, dpendante de la technique de ralisation. Cette rsistance,
gnralement faible puisque de l'ordre de qqs /sq pour le polysilicium salicid et qqs 10

/sq pour la diffusion, n'est rellement considrer que pour la ralisation de certaines
fonctions analogiques temps continu hautes frquences. Il est noter que du fait de la trs
bonne qualit des oxydes, on considre que la rsistance de fuite est trs grande, le coefficient
de qualit du condensateur est ainsi infini.

4.4. Les diffrents types de condensateurs :


Dans une technologie CMOS standard modifie, selon les matriaux utiliss, on peut
disposer de :

condensateurs poly-diffusion.

condensateurs poly-poly.

condensateurs mtal-poly.

condensateurs mtal-mtal.

A ces quatre types on peut adjoindre les condensateurs standards MOS.

4.4.1.Les condensateurs poly-diffusion (condensateur MOS non standard) :


Cette structure est obtenue par un dpt d'oxyde sur une rgion fortement dope implante
dans le substrat (figure 2.16). Cette zone fort dopage, ncessite l'utilisation d'un masque
supplmentaire "non standard" puisque son implantation ne peut tre ralise au travers de la
couche polycristalline qui sert de masque pour l'implantation des zones faiblement dopes
dans une filire auto aligne. D'autre part, la croissance de l'oxyde tant plus rapide sur zone
fortement dope, son paisseur est suprieure celle de l'isolant de grille du transistor MOS.
24

Chapitre2 Etudes Thoriques


Les valeurs de capacits sont de l'ordre de quelques fF / m 2 pour des prcisions absolues de
10 20%. Fonctionnellement parlant, l'expression formelle de la capacit totale entre les deux
lectrodes est :

1
1
1
1
=
+
+
C Cox Csd Csp

(2.15) [2]

La capacit Csd tant due la charge d'espace situe l'interface isolant-diffusion, et la


capacit Csp tant due la charge d'espace situe l'interface isolant-poly silicium. Les deux
zones de charge d'espace, modules en tension, tant physiquement de nature diffrente, il n'y
a pas de compensation [6] (lorsqu'une zone est en accumulation, l'autre est en
appauvrissement du fait des polarits opposes sur les deux armatures). Les condensateurs
poly-diffusion sont gnralement moins linaires que les autres types de condensateur. Ils sont
caractriss par des coefficients de tension VCC1 qqs100 ppm / V et VCC1 qqs10 ppm / V 2 ,
et un coefficient de temprature TCC qqs10 ppm / C . De part sa simplicit en terme de
nombre de masques supplmentaires, cette structure est la plus courante et la moins coteuse.

Figure 2. 16: Structure d'un condensateur poly-diffusion


4.4.2.Les condensateurs poly-poly :
Pour les filires deux niveaux de silicium polycristallin un condensateur peut tre
partir d'une croissance d'oxyde sur le poly 1 (figure 2.17). Du fait de ce type de croissance cet
oxyde est de moins bonne qualit que l'oxyde de grille. Typiquement les valeurs de capacits
sont de l'ordre de 1Ff / m 2 . Les deux zones de charge d'espace situes aux interfaces poly1isolant et poly2-isolant tant de mme nature, ce type de condensateur est gnralement plus
linaire que le condensateur poly-diffusion. Quant au coefficient de temprature, il est du
mme ordre de grandeur. Toutefois, ncessitant un jeu de masques supplmentaire pour la
ralisation du second poly, en termes de cot de production les condensateurs poly-poly sont
moins performants que les condensateurs poly-diffusion.

25

Chapitre2 Etudes Thoriques

Figure 2. 17: Structure d'un condensateur poly-poly


4.4.3. Les condensateurs mtal-poly
Pour les filires un niveau de silicium polycristallin, le mtal peut tre substitu au poly
2 (figure 2.18). Cette structure est plus linaire que les prcdentes ( VCC1 qqs. ppm / V )
mais plus chre, parce que ncessitant plus de masques et tant moins dense avec des valeurs
de capacits de l'ordre de 0.5 fF / m 2 .

Figure 2. 18: Structure d'un condensateur mtal-poly

4.4.4. Les condensateurs mtal-mtal (condensateurs MIM) :


Toutes les zones conductrices pouvant tre utilises pour la fabrication d'un condensateur,
une filire plusieurs niveaux de mtal peut fournir des condensateurs MIM (Mtal-IsolantMtal). Ainsi, si on considre le schma de la figure 2.19, partir de trois niveaux de mtal on
peut synthtiser diffrentes structures, avec des densits de capacit et des capacits parasites
Cpb diffrentes. Les capacits entre les diffrents niveaux de mtal pour une filire courante
sont de l'ordre de 0.04 fF / m 2 . Elles peuvent tre de l'ordre de 0.4 fF / m 2 pour certaines
filires "analogiques". En gnrale, les condensateurs MIM sont caractris par une faible
densit d'intgration, une excellente linarit, un TCR ngatif et de faibles capacits parasites
structurelles, moins bien contrles que les autres condensateurs, elles conduisent des
tolrances absolues>20%.

26

Chapitre2 Etudes Thoriques

Figure 2. 19: Structures d'un condensateur MIM

4.4.5. Les condensateurs MOS


La technique la plus simple pour fabriquer un condensateur intgr est d'utiliser
directement la capacit de grille d'un transistor MOS (condensateur MOS ou condensateur
d'oxyde de grille). Ce faisant on obtient un condensateur ralisable quelque soit la filire
technologique, haute densit d'intgration puisque l'paisseur d'oxyde est la plus petite
offerte par une technologie, et ayant de bonnes performances en termes de prcisions puisque
cette paisseur est technologiquement bien contrle. Malheureusement ces dispositifs sont
caractriss par de fortes non-linarits et leur usage est limit ou ncessite des techniques de
compensation. Intrinsquement [1], toutes les filires technologiques permettent la ralisation
des quatre structures de condensateur de la figure 2.20. Seules les structures poly-caisson et
PMOS permettent la ralisation d'un condensateur flottant. En terme de rgime de
fonctionnement, la polarisation des condensateurs poly-caisson et poly-substrat devra tre
choisie pour un fonctionnement optimal en accumulation alors que la polarisation des
condensateurs PMOS et NMOS la polarisation sera prfrablement choisie pour un
fonctionnement optimal en forte inversion.

27

Chapitre2 Etudes Thoriques

Figure 2. 20: Structure des quatre condensateurs MOS (substrat de type P)

5. Conclusion :
Dans ce chapitre, nous avons tudi les structures des diffrents types de rsistances et de
capacits intgrs. Nous avons mis en vidence les diffrents effets physiques indispensables
dans la modlisation de ces composants microlectronique.
Dans la suite nous allons passer la spcification et la conception des planches lectriques qui
permettent dextraire les paramtres de premier ordre des rsistances et des capacits en
technologie Cmos065.

28

Chapitre

Les R sistors de la technologie


CM O S 065nm

Objectifs :
 Etudier les diffrents types de rsistors de la technologie CMOS065.
 Concevoir des planches permettant lextraction des paramtres de premier
ordre de ces rsistors.
 Comparer les simulations obtenues par le modle cr avec ces paramtres
et le modle dj existant.

29

Chapitre3 Les rsistors de la technologie CMOS065nm.

Chapitre 3
Les Rsistors de la technologie
CMOS 065nm
1. Introduction:

es composants passifs, rsistances, condensateurs et ventuellement inductances sont

des dispositifs essentiels pour la ralisation des circuits intgrs analogiques, puisque associs
des dispositifs actifs (amplificateurs oprationnels,... .), ils permettent la synthse des
diffrentes fonctions lectroniques assurant le traitement des signaux.
Nous abordons dans ce chapitre, une tude dtaille des diffrents types de rsistors de la
technologie CMOS065nm, ainsi que les planches (schmas) permettant lextraction des
paramtres de premier ordre de ces rsistors et nous finirons par une comparaison entre les
simulations obtenues par le modle cr avec ces paramtres et le modle dj existant.

2. Vue gnrale :
Tous les modles des rsistors sont en principe bass sur la physique de ces dispositifs : la
gomtrie, la valeur intrinsque du rsistor, la dpendance la temprature, la dpendance
la tension, le bruit (thermique et de Ficker), les capacits parasites... Ils sont dcrits laide
dquations et de paramtres physiques.
Tous ces paramtres ont t utiliss avec succs pour caractriser les diffrents types de
rsistors utiliss dans la technologie CMOS065nm. Il y a clairement un compromis trouver
entre la complexit du modle et sa prcision. En effet, dune part le simulateur requiert des
modles les plus simples possible pour ne pas augmenter les temps de simulation et dautre
part le modle doit malgr tout tenir compte de tous les phnomnes importants pour obtenir
des rsultats fiables.

30

Chapitre3 Les rsistors de la technologie CMOS065nm.


Cette fonctionnalit principale est base sur la loi dOhms avec vrification des hypothses de
la densit de courant uniforme.

2.1. Les bornes :


Un rsistor est symtrique et possde 3 bornes : une borne Plus, une borne Minus et une
borne pour le substrat (figure3.1).Il peut tre construit selon la couche dans laquelle il est
fabriqu (Poly ou OD (active)), selon le type de dopage (N+ ou P+) et selon la prsence ou non
dune couche de protection (silicur ou non silicur).

Figure 3. 1: Section dun rsistor polycristallin


2.2. Classification des modles :
Le tableau ci-dessous regroupe tous les modles disponibles ainsi que leurs noms :
Rsistor

Modle simple
(Standard)

Modle prcis

Modle
haute
frquence

Modle haute frquence


avec dpendance de tension

Rsistor Active
P+ non silicur
Rsistor poly P+
non silicur
Rsistor poly N+
non silicur
Rsistor poly N+
silicur
Rsistor (HIPO)
non silicur

RPODRPO

RPODRPO_ACC

RPODRPO_HF

RPODRPO_HFV

RPPORPO

RPPORPO_ACC

RPPORPO_HF

RPPORPO_HFV

RNPORPO

RNPORPO_ACC

RNPORPO_HF

RNPORPO_HFV

RNPO

RNPO _ACC

RNPO _HF

RNPO _HFV

RHIPORPO

RHIPORPO_ACC RHIPORPO_HF RHIPORPO_HFV

Tableau 3. 1: Tous les modles valables dans la technologie Cmos065


2.3. Les schmas quivalents:
On constate partir de la figure3.1 que le rsistor de la technologie CMOS065nm est
symtrique. Pour tenir compte de cette symtrie, les tensions des deux bornes Plus (VP) et

31

Chapitre3 Les rsistors de la technologie CMOS065nm.


Minus (VM) ont comme rfrence le substrat. Cette symtrie se reflte directement dans les
quations du modle. La partie intrinsque du rsistor doit tre complte par tous les
lments parasites formants la partie extrinsque et constitue essentiellement des lments
suivants :
-

Les diodes associes aux jonctions de Plus et Minus.

Les rsistances daccs du ct Minus et Plus qui reprsentent des sources de bruit
thermique.

Les capacits intrinsques qui sont simplement obtenues en drivant les expressions
des charges : C1= -Qplus/Vplus et C2=-QMinus/VMinus

2.3.1. Schma quivalent dun rsistor de type Poly :


Le modle du rsistor calcule les rsistances du corps et des ttes (Rbody et Rhead) :

Figure 3. 2: Schma quivalent dun rsistor de type Poly


Avec :


Rhead : la rsistance dune tte. Sa valeur dpend du contact et de la silicidation de la


tte.

Rbody : la rsistance du corps du rsistor. Cest la rsistance intrinsque entre les


bornes Minus /Plus sans les ttes.

C1 : la capacit parasite entre la borne Plus et le substrat.

C2 : la capacit parasite entre la borne Minus et le substrat


2.3.2.Schma quivalent dun rsistor de type OD (actif) :

Le modle du rsistor calcule les rsistances du corps et des ttes (figure3.3):

Figure 3. 3: Schma quivalent dun rsistor de type OD (actif)

32

Chapitre3 Les rsistors de la technologie CMOS065nm.

Avec :


D1 : la diode parasite entre la borne Plus et le substrat (P+/Nwell).

D2 : la diode parasite entre la borne Minus et le substrat (P+/Nwell).


2.3.3. Schma quivalent dtaill dun rsistor de type non silicur , OD (actif):

Comme cest indiqu la figure3.4, les rsistances daccs la borne Plus et Minus se
composent essentiellement de la mise en srie des rsistances Rhi, Rhs, Rsc.

Figure 3. 4: Schma quivalent dun rsistor de type non silicur, OD (actif)

Avec :


Rhi : la rsistance dinterface entre la tte et le corps (partie silicure et non silicure).

Rhs : la rsistance de la partie silicure de la tte.

Rsc : la rsistance de contact.

3. Modles de calcul :
La valeur de la rsistance est calcule en utilisant lexpression :

R=

L L

L
= = RS
W t t W
W

(3.1)

Avec :


R : la rsistance ().

: la rsistivit du mtal (-m).

L : la longueur du mtal (m).

W : la largeur du mtal (m).

t : lpaisseur du mtal (m).

Rs : la rsistance carre en (/carr).


3.1.La rsistance nominale:

Indpendamment de son type, on calcule la rsistance nominale d'un module partir de la


relation :
33

Chapitre3 Les rsistors de la technologie CMOS065nm.


L1
L1 L 2

Rhs Lhs +
+
+ Rhu Lhu
+ Rhi
L L 2
Rsc
2
2
2

+ 2
+ 2
R = Rho
(3.2)
W W
ncrows Nc
W W

Avec :


Rho : est la rsistance carre du corps en (/carr).

Rhi : est une rsistance additionnelle de terminaison.

Rsc : la rsistance de contact.

Rhs : la rsistance carre de la tte. (/carr).

Rhu : la rsistance carre extrinsque de la zone de contact.

Lhs : la longueur de la tte. (m).

L : lerreur systmatique de conception sur la longueur dessine. (m).

W : la largeur dessine.

W: lerreur systmatique de conception sur la largeur dessine.

L1: longueur de loffset pour la protection silicium extraite dans le rsistor de type

: est la longueur dessine.

Poly P+.

L2 : longueur de loffset dans la diffusion P+.

On notera que de part l'impossibilit de placer un contact directement sur une zone faiblement
dope, la zone de contact extrinsque n'est gnralement prsente que pour les rsistances
fabriques en silicium polycristallin haute rsistivit, et que la largeur dessine doit tre
suffisante pour permettre la mise en place d'un contact (de l'ordre du m) et assurer la
circulation du courant (de l'ordre de 1m/mA).
La rsistance additionnelle Rhi permet d'obtenir une formule analytique gnrique
indpendante de la nature du dispositif et des techniques de fabrication.

3.2.Le modle dun rsistor silicur :


La valeur de la rsistance est calcule en utilisant lexpression suivante :

R = Rho

L
Rsc
+ 2
= Rbody + 2 Rhead (3.3)
W W
ncrows Nc

Avec :


Nc : nombre de contacts dans une range pour une tte (les rsistors doivent tre
dsignes par 2 ranges de contacts).

 ncrows : nombre de contacts de range (par dfaut 2).

34

Chapitre3 Les rsistors de la technologie CMOS065nm.

Figure 3. 5: Layout dun rsistor silicur


3.3. Le modle dun rsistor non silicur :
La valeur de la rsistance est calcule en utilisant lexpression suivante :
L

Rhs Lhs +
+ Rhi
L L
Rsc
2

R = Rho
+ 2
+ 2
= Rbody + 2 Rhead (3.4)
W W
ncrows Nc
W W

Figure 3. 6: Layout dun rsistor non silicur

4. Les paramtres de premier ordre extraire :


4.1. La temprature :
La variation en temprature d'une rsistance intgre provient essentiellement de la
dpendance de la mobilit des porteurs en fonction de cette dernire.
Le modle utilis pour dterminer la variation de la rsistance en fonction de la temprature
est :
R = RT 0 (1 + tc1.(T Tref ) + tc 2.(T Tref ) 2 )

(3.5)

Avec :


RT0 : la rsistance la temprature Tref=300K.

tc1 et tc2 sont les paramtres de temprature de 1er et 2me ordre quon cherche
extraire.

Donc en mesurant exprimentalement la valeur de la rsistance en fonction de la temprature,


on peut extraire les deux paramtres tc1 et tc2 par un simple calcul :
A T= Tref on peut dterminer la valeur de RT0.
Une fois que cette valeur est dtermine, il suffit de prendre deux points doprations :
A T= 0 lquation reliant la rsistance la temprature scrit :

R1 = RT 0 1 tc1 Tref + tc 2 Tref

(3.6)

Avec R1 la valeur de la rsistance T= 0.


A T=2* Tref lquation reliant la rsistance la temprature scrit :
35

Chapitre3 Les rsistors de la technologie CMOS065nm.

R2 = RT 0 1 + tc1 Tref + tc 2 Tref

(3.7)

Avec R2 la valeur de la rsistance T=2* Tref


(3.6) + (3.7) => R1 + R2 = 2.RT 0 + 2.RT 0 .tc 2 Tref = 2.RT 0 (1 + tc 2 Tref )
2

(1 + tc 2 Tref ) =
2

=>

(tc 2 Tref ) =
2

Ainsi on dduit que

(R1 + R2 )
2.RT 0

(R1 + R2 )
2.RT 0

R1 + R 2.R
2
T0
tc 2 =
(3.8)
2
2.RT 0 Tref

Pour dduire le paramtre tc1 il suffit de remplacer la valeur de tc2 T=0.

R1 + R2 2.RT 0

R1 = RT 0 1 tc1 Tref +
2.RT 0

On trouve en fin

R1 + R2
R1 = RT 0 1 tc1 Tref +
1
2.RT 0

R R
2
1
tc1 =
(3.9)
2
.
R

T
T 0 ref

V V
1
Pour une source de courant constante on peut crire tc1 = 2
(3.10)
2
.
V

T
T 0 ref
Avec :


VT0 : la valeur de la tension au borne de la rsistance T=Tref.

V2 : la valeur de la tension au borne de la rsistance T=2* Tref.

V1 : la valeur de la tension au borne de la rsistance T=0.

Une variation DC de la temprature permet donc dextraire les deux paramtres tc1 et tc2.

Figure 3. 7: Planche permettant lextraction des paramtres de temprature dun


rsistor de type RNPO

36

Chapitre3 Les rsistors de la technologie CMOS065nm.


La traduction de ces quations en langage eldo est indispensable pour quun simulateur puisse
les prendre en compte. On obtient alors le rsultat de la simulation de la figure3.8 :

Figure 3. 8: Rsultat de la simulation pour lextraction des paramtres de temprature


dun rsistor de type RNPO pour un cas typique
4.2.La tension :
Lors de la prise de contact sur chaque module de la rsistance, il y a cration d'un
potentiel de contact, de valeur diffrente chaque extrmit du module du fait du gradient de
temprature.
La prise en compte de l'influence lectrique des diffrents matriaux situs proximit de la
zone rsistive susceptible de modifier la rsistivit est effectue par les coefficients de tension
Vca, Vcb et Vcc.
Le modle utilis pour dterminer la variation de la rsistance en fonction de la tension est :
2
vca
V + V MB
V + V MB
R (V PB , V MB ) = R 0 1 + 2 (V PB V MB ) 2 + vcb PB
+ vcc PB
(3.11)
2
2
L

Avec :
 VPB : La tension entre la borne Plus et le substrat.
 VPB : La tension entre la borne Minus et le substrat.
On dsire estimer les paramtres non linaire Vca, Vcb et Vcc.

37

Chapitre3 Les rsistors de la technologie CMOS065nm.


Etant donn que la valeur de la tension au borne du rsistor vaut :
VPB-VMB=VPB+VBM = VPM=V
Pour une tension VMB=VPB, cest dire lorsque la tension au borne de la rsistance est nulle
lquation 3.11 devient :

R = R0 1 + vcb.VPB + vcc.VPB

] (3.12)

Pour dterminer Vca et Vcb et en suivant le mme principe que prcdemment : il suffit de
prendre deux points doprations :
Pour VPB = VPB1

R1 = R0 1 + vcb.V PB1 + vcc.V PB1

Pour VPB = VPB2

R 2 = R 0 1 + vcb.VPB 2 + vcc.VPB 2

(3.13) =>
=>

R1
2
1 = vcb.VPB1 + vcc.VPB1
R0
vcb =

(3.13)

] (3.14)

R1 R0
vcc.VPB1 (3.15)
R 0.VPB1

En remplaant Vcb dans la deuxime quation (3.14) on obtient :

R1 R0

2
vcc.VPB1 .VPB 2 + vcc.VPB 2 (3.16)
R 2 = R0 1 +

R0.VPB1

En dveloppant cette quation on arrive :

R 2 R0
R1 R0
vcc =

(3.17)
R0.VPB 2 .(VPB 2 V PB1 ) R 0.V PB1 .(VPB 2 V PB1 )
vcb =

R1 R0 (R 2 R 0).VPB1
R1 R0

(3.18)
R0.VPB1 R0.VPB 2 .(VPB 2 VPB1 ) R0(VPB 2 V PB1 )

Pour une tension VPB =-VMB


Lquation 3 .11devient :
vca.4.VPB1 2
R1 = R0 1 +

L2

38

Chapitre3 Les rsistors de la technologie CMOS065nm.


2

R1 R0 L
(3.19)
vca =
.
R0 2.VPB1

On obtient alors :

Figure 3. 9: Planche permettant lextraction des paramtres de tension dun rsistor de


type RNPO
4.3. Capacit parasite :
La valeur de la capacit parasite dans un rsistor de la technologie CMOS065NM est
calcule en utilisant lexpression :
C = Ch + 0.5 Cb

(3.20)

Avec

Cb = cap Areab + cfp Perimeteb

et

Ch = cap Areah + cfp Perimeterh

Avec :


cap: capacit spcifique (F/m2).

cfp : coefficient primtrique de la capacit (F/m).

Cb et Ch sont respectivement la capacit du corps et la capacit de tte du rsistor


comme cest indiqu la figure 3 10.

Figure 3. 10: Les rsistances et les capacits parasites dans un rsistor

39

Chapitre3 Les rsistors de la technologie CMOS065nm.


Les deux paramtres quon cherche extraire et qui modlisent leffet capacitif au sein dun
rsistor sont cap et cfp. Il existe deux mthodes pour les extraire :

1re mthode :

Il suffit de rsoudre lquation diffrentielle suivante :


R.C.

dVMinus
+ VMinus = VPlus.Minus = V (3.21)
dt

dVMINUS
1
=
.dt
VMINUS V PLUS .MINUS
R.C

=>

Ln(VMINUS VPLUS .MINUS ) =

=>

t
+ Ln ( A)
R.C

La solution est donc : VMINUS V PLUS .MINUS = A.e

t
R .C

(1).

A t=0 VMINUS = 0 => A = V PLUS .MINUS


t

(1) => VMINUS = V PLUS .MINUS .1 e R.C (3.22)

A partir de la valeur de la constante de temps =R.C on peut dduire la valeur de C.

2me mthode :

Pour pouvoir extraire ces deux paramtres, il suffit de prendre deux points dopration
diffrents :
Cb1 = Cap Areab1 + Cfp.Perimetreb1 (3.23)
Cb 2 = Cap Areab2 + Cfp.Perimetreb 2 (3.24)

(3.24)

Cap =

Cb 2 Cfp * Perimetreb 2
(3.25)
Areab2

En remplaant Cap dans lquation (3.23) on obtient :


Cb1 Cb 2 *

Cfp =

Areab1
Areab 2

perimetreb1 perimetreb 2 *

Areab1
Areab 2

(3.26)

La figure 3.11 reprsente la planche permettant dextraire les deux paramtres modlisant la
capacit parasite dans un rsistor :

40

Chapitre3 Les rsistors de la technologie CMOS065nm.

Figure 3. 11: Planche permettant lextraction des paramtres cap et cfp dun rsistor de
type RNPO
4.4.Le bruit :
On appelle bruit lectrique au sens large de ce terme, tous les signaux alatoires qui
napportent aucune information utile dans un systme de transmission et peuvent au contraire
perturber la transmission dune information en interfrant avec les signaux utiles ou en se
superposant eux. Il est important de savoir que dans un dispositif semi-conducteur, tout
bruit lectrique se manifeste sous forme de fluctuations alatoires et spontanes de la tension
et/ou du courant provoques par divers processus physiques.
Le modle utilis pour dterminer le bruit dune rsistance en fonction de la frquence est :
Si ( f ) =

4K BT K f
+
I Af = bruit thermique+bruit basse frquence (bruit Ficker) (3.27)
R
f

Avec


Si : la densit spectrale de la tension quivalente du bruit pour un rsistor (V/ Hz ).

R : la valeur de la rsistance ().

I : le courant du bruit (A).

41

Chapitre3 Les rsistors de la technologie CMOS065nm.

KB : la constante de Boltzmann.

f : la frquence (Hz).

Af et Kf sont les coefficients du modle de bruit de Ficker.

Elles sont extraites pour chaque rsistor en mesurant la tension de bruit une frquence de
10Khz, la zone du bruit blanc.
Il suffit donc de faire une analyse frquentielle et de bien choisir les paramtres de la source
de bruit pour pouvoir extraire les paramtres Af et Kf.
En choisissant deux points dopration pour deux frquences diffrentes (figure 3.12), on
aura :

S1 =

4.K B .T Kf AF
+
I1
(3.27.1)
R
F1

S2 =

4.K B .T Kf AF
+
I2
R
F2

4. K B T
AF
F2 I 1
R
=

4.K B T
F1 I 2
S2
R
S1

(3.27.1)
=>
(3.27.2)

=>

=>

=>

(3.27.2)


4. K B T
F1 . S1 R
= A .Ln I 1
Ln
F

4. K B T

I2
F
.
S
2

AF =


4. K B T
F1 . S1 R

Ln
4. K B T

F2 . S 2 R


I
Ln 1
I2

4. K B T

F1 . S1

R
Kf =
AF
I1

(3.28)

(3.29)

42

Chapitre3 Les rsistors de la technologie CMOS065nm.

(a)

(b)

Figure 3. 12: La densit spectrale du bruit en fonction de la frquence pour un rsistor


de type RNPO (W=0.24m, L=20m, V=1V)
(a) : obtenue par la planche de la figure 3.13.
(b) : celle quon doit obtenir.
Pour la dtermination de ces paramtres et en suivant lanalyse propose prcdemment, on a
trouv une diffrence entre les valeurs extraites et les valeurs indiques dans le modle.
En comparant les deux courbes de la figure 3.12, on remarque bien une grande diffrence
entre les valeurs de la densit spectrale du bruit pour des diffrentes frquences, ce qui
explique la diffrence entre les valeurs extraites et les valeurs indiques dans le modle. Ce ci
peut tre du un mauvais choix des paramtres de la source de bruit.
La planche utilise pour lextraction des deux paramtres de bruit est donne par la
figure3.13 :

Figure 3. 13: Planche permettant lextraction des paramtres de bruit pour un rsistor
de type RNPO ((W=0.24m, L=5m, V=1V)

43

Chapitre3 Les rsistors de la technologie CMOS065nm.

O V0 reprsente la source de bruit ayant les proprits suivantes :

Figure 3. 144: Proprits de la source de bruit.

4.5. Le modle statistique :


Le modle statistique obit une loi de distribution statistique (Gaussienne, uniforme,
Log normal). Tous les types de corrlations sont pris en compte durant la simulation dans ce
modle.

4.5.1. Distribution Normale:


Une distribution normale (ou gaussienne) a une fonction de densit de probabilit (FDP)
indique dans lquation suivante et est dfinie par deux paramtres (la moyenne et lcart
type ) (figure43) :

f ( x) =

( x )2
2 2

Pour x (3.30)

4.5.2. Distribution uniforme :


Une variable alatoire distribution uniforme ou rectangulaire reste situe dans une plage
dans laquelle toutes les valeurs ont la mme probabilit. Si les limites suprieures et
infrieures de la plage sont a et b respectivement, la FDP est une fonction aplatie de a b (les
deux paramtres dfinissant la FDP) (figure3.15).
La FDP dune distribution uniforme est donne par :
1

pour.a x b

f ( x) = b a
(3.31)
0.ailleurs

44

Chapitre3 Les rsistors de la technologie CMOS065nm.


O =

(b a ) 2
a+b
est la moyenne et 2 =
est la variance.
2
12

4.5.3. Distribution Log-normale :

Une distribution log-normale est une distribution asymtrique, qui commence zro,
slve jusqu un maximum avant de redescendre plus progressivement vers linfini. Elle est
relie la distribution normale : X a une distribution log-normale si ln (X) a une distribution
normale.
La FDP de la distribution log-normale est donne par :

f ( x) =

l x 2

(ln( x ) l ) 2
2 l 2

Pour 0 x (3.32)

Les paramtres requis pour spcifier la fonction sont : l la moyenne de la transformation lognaturel des donnes; et l2 la variance de la transformation log-naturel des donnes. Les
donnes et informations utilisables par le compilateur dinventaire pour dterminer les
paramtres dentre sont : moyenne = ; variance = 2; et les relations :

l = ln

2
( 2 + 2 )

Et

l = ln 2 + 1

Figure 3. 155: Loi de distribution normale (gaussienne), uniforme et log-normale.


Une distribution normale est utilise pour estimer la valeur de la rsistance pour la
technologie CMOS065nm :
R = R0 (1 + ) (3.33)
45

Chapitre3 Les rsistors de la technologie CMOS065nm.

Avec :


R0 : la valeur moyenne de la rsistance donne par les quations physiques


prcdentes.

: la distribution normale avec une dviation standard donne par:


=

B2 + NC 2 H 2
R0

(3.34)

Avec:

B = R0

r_A

et

2 W L

H = Rhead

r_K
2 W

(3.35)

Avec :


B: la dviation standard du corps.

H : la dviation standard de la tte du rsistor.

r_A : le coefficient de divergence du corps du rsistor donn par les valeurs de


mesure.

r_K : le coefficient de divergence de la tte du rsistor donn par les valeurs de


mesure.

Quand les paramtres r_A et r_K ne sont pas spcifis aucune distribution nest utilise et la
valeur de la rsistance est gale R0.
Dans eldo la distribution normale est donne en utilisant la fonction gauss .
Les deux paramtres quon cherche extraire sont donc r_A et r_K. Pour se faire, il suffit de
dterminer B et H par une simple analyse Monte Carlo.
Pour nhead = 0

on dduit la valeur de B .

Pour nhead 0

on obtient H .

=> r _ A =

Avec :

B
R0

2 W L

Et

r_K =

H
Rhead

2 W (3.36)

Rhead = R0 2 Rbody

la planche permettant lextraction de ces deux paramtres est donne par la figure ci-dessous
(figure3.16) :

46

Chapitre3 Les rsistors de la technologie CMOS065nm.

Figure 3. 166: Planche permettant lextraction des deux paramtres de divergence dun
rsistor RNPO (W=0.24m, L=5m)
4.5.4. Quest ce quune Analyse Monte-Carlo ?
Lanalyse Monte Carlo effectue les calculs de linventaire de nombreuses fois par
ordinateur, en choisissant chaque fois alatoirement (par ordinateur) les facteurs dmission,
les paramtres de modle et les donnes sur les activits incertaines dans la distribution
dincertitudes spcifie initialement par lutilisateur. Les incertitudes relatives aux facteurs
dmission et/ou aux donnes sur les activits sont souvent importantes et peuvent ne pas
avoir de distribution normale. Dans ce cas, les rgles statistiques utilises habituellement pour
combiner des incertitudes deviennent trs approximatives. Lanalyse Monte Carlo peut
rsoudre ce problme en gnrant une distribution des incertitudes pour lestimation de
linventaire qui est cohrente avec les distributions des incertitudes des entres relatives aux
facteurs dmission, aux paramtres du modle et aux donnes sur les activits.
Cest une analyse qui utilise un grand nombre de donnes et exige de longs temps de
calculs, mais qui est bien adapte au problme de la propagation et de lagrgation des
incertitudes dans un systme tendu.

Lanalyse Monte Carlo consiste en cinq tapes bien dfinies. Seules les deux premires
tapes exigeront un travail de la part de lutilisateur, les autres tapes tant effectues par le
logiciel.
tape 1 Spcification des incertitudes des catgories de source. Spcifier les incertitudes
dans les donnes de base. Ces donnes incluent les facteurs dmission et les donnes sur les

47

Chapitre3 Les rsistors de la technologie CMOS065nm.


activits, leurs moyennes et fonctions de rpartition de probabilit associes, et toute
corrlation entre les catgories de source.
tape 2 Paramtrage du logiciel. Paramtrer le calcul de linventaire, les fonctions de
densit de probabilit et les valeurs de corrlation dans le logiciel Monte Carlo.
Le logiciel excute automatiquement les tapes suivantes :
tape 3 Slection de variables alatoires. Marque le dbut des itrations. Pour chaque
lment de donnes dentre, facteurs dmission ou donnes sur les activits, un nombre est
choisi alatoirement partir de la fonction de densit de probabilit de cette variable.
tape 4 Estimation des missions. Les variables slectionnes ltape 3 sont utilises
pour estimer les missions totales.
tape 5 Itration et vrification des rsultats. Le total calcul ltape 4 est mmoris et
le processus rpt partir de ltape 3. La moyenne des totaux mmoriss fournit une
estimation des missions totales.
Leur distribution donne une estimation de la fonction de densit de probabilit du rsultat.
Au fur et mesure que le processus est rpt, la moyenne se rapproche du rsultat final.
Lorsque la variation de la moyenne correspond une valeur prdfinie, le calcul peut tre
termin. Lorsquon dtermine lestimation de la plage de confiance de 95 pour cent dans une
marge de 1 pour cent, on peut estimer avoir obtenu un rsultat suffisamment stable. On peut
vrifier la convergence en traant un graphe de frquence des estimations dmissions (figure
3.16). Ce graphe doit tre relativement lisse. Ces oprations seront effectues par le logiciel,
aprs spcification par lutilisateur dun nombre ditrations ou de critres de convergence.

Figure 3. 177: Rsultat de lanalyse Monte Carlo pour un rsistor de type RNPO
(W=0.24m, L=5m)

48

Chapitre3 Les rsistors de la technologie CMOS065nm.

4.6. Les rsistances daccs :


4.6.1. La famille Rpolys :
Pour un nombre de tte gal zro, la valeur de la rsistance mesure est celle du corps. Or,
daprs lexpression prcdente (3.3), la valeur de la rsistance du corps est donne par:
Rbody = Rho

L
W W

A partir de cette relation et tant donn que les variables L, W et W sont connus, on peut en
dduire la valeur de Rho.

Rho = Rbody

W W
L

(3.37)

La valeur de la rsistance de tte peut tre dduite partir de la relation :


Rhead =

R Rbody
2

(3.38)

Avec


R : la valeur de la rsistance pour un nombre de ttes diffrent de zro.

Or la valeur de la rsistance de tte est donne par lexpression (3.3) :


Rhead =

Rsc
ncrows Nc

On peut ainsi dduire la valeur de Rsc. Rsc = Rhead ncrows Nc (3.39)


La planche permettant lextraction de ces paramtres est donne par la figure ci dessous :

Figure 3. 188: Planche permettant lextraction des rsistances daccs pour un rsistor
de la famille Rpolys

49

Chapitre3 Les rsistors de la technologie CMOS065nm.


Le premier rsistor R3 permet la dtermination de la rsistance du corps. Il possde comme
proprits :

Figure 3. 199: proprits dun rsistor de la famille Rpolys


Le deuxime rsistor permet de dterminer la rsistance totale. (nhead0).

4.6.2. La famille Rpolyn/Rpolyp :


Pour la dtermination du paramtre Rho on procde exactement de la mme faon que
prcdemment :

Rho = Rbody

W W
(3.40)
L L

Etant donn que la valeur de la rsistance de contact est la mme pour tous les types de
rsistors de la technologieCMOS065nm, donc la valeur de Rsc peut tre dduite partir du
modle tudi prcdemment.
Puisque la rsistance daccs Rhi est celle qui se trouve entre le corps du rsistor et les
contacts, pour une longueur du corps assez importante, on peut dduire la valeur de cette
rsistance qui est trs proche de zro, cest pourquoi on la considre nulle dans la partie qui
suit.
Dans lquation prcdente (3.4), tous les paramtres sont connus, on peut donc dduire la
valeur de la rsistance Rhs. La planche permettant lextraction de tous les paramtres dcrits
prcdemment sera donc :

50

Chapitre3 Les rsistors de la technologie CMOS065nm.

Figure 3. 20: Planche permettant lextraction des rsistances daccs pour un rsistor de
la famille Rpolyn/Rpolyp
Dans cette planche, les deux rsistors R4 et R5 sont utiliss pour extraire la valeur de la
rsistance Rsc et les autres rsistors pour la dduction des valeurs des rsistances daccs
(Rho,Rhs).

4.6.3. La famille Rpolyh :


La rsistance carre du corps du rsistor (Rho) est dtermine de la mme faon que
prcdemment :

Rho = Rbody

W W
L L 2

(4.41)

Etant donn que la rsistance de contact (Rsc) et la rsistance carr de tte (Rhs) sont les
mmes pour tous les types de rsistors de la technologie CMOS065nm, on peut dduire la
valeur de la rsistance carre extrinsque de la zone de contact (Rhu) partir de la relation
suivante :

Rsc
1
L1
1

Rhu = Rhead
(4.42)

Rhs Lhs + 2
ncrows

Nc
W

L
1 L 2


+
Lhu

2
2

La planche permettant lextraction de tous les paramtres dcrits prcdemment sera donc :

51

Chapitre3 Les rsistors de la technologie CMOS065nm.

Figure 3. 201: Planche permettant lextraction des rsistances daccs pour un rsistor
de la famille Rpolyh
Aprs la traduction de toutes les hypothses prcdentes en langage eldo, le rsultat de la
simulation de la planche prcdente est donn par la figure ci-dessous :

Figure 3. 212: Rsultat de la simulation dun rsistor de la famille Rpolyh

5. Comparaison des rsultats :


Aprs la conception des planches permettant lextraction des paramtres de premier ordre
des diffrents types de rsistors de la technologie CMOS065nm, ltape suivante consiste
introduire ces paramtres dans un modle.
On regroupe tous les paramtres extraits pour tous les types de rsistors de la technologie
CMOS065nm dans les tableaux suivants :

52

Chapitre3 Les rsistors de la technologie CMOS065nm.

5.1. RNPO :
paramtres
Extraits (w=0.24um, l=5um)
Corners
Typ
Rmin
Rmax
> 99.9%
Rtot
--------------100%
Rsheet
--------------> 99.9%
Rbody
--------------100%
Rhead
--------------100%
100%
100%
Rho
100%
100%
100%
Rhi
100%
100%
100%
Rhs
100%
100%
100%
Rsc
100%
100%
100%
Rhu
99.9%
> 98%
> 97%
cap
99.9%
> 98%
100%
cfp
Cbody
-------------------------Chead
------------------------100%
100%
100%
tc1
100%
100%
100%
tc2
vcc
vca
vcb
ctot

Typ

Dans le modle
Rmin
Rmax

-----------------------------

-----------------------------

-----------------------------

********
********
********
********
********
********
********

********
********
********
********
********
********
********

********
********
********
********
********
********
********

********
********

********
********

********
********

100%

100%

100%

********

********

********

-------------------------

----------------------------

----------------------------

-------------------------

----------------------------

----------------------------

-----------: paramtre intermdiaire non calcul dans le modle mais qui peut tre extrait.
******** : donne confidentielle.

Tableau 3. 2: Les paramtres de premier ordre dun rsistor de type RNPO


Les paramtres extraits sont peu prt gaux ceux indiqus dans le modle : la diffrence
entre ces paramtres et ceux indiques dans le modle est relativement ngligeable.

5.2. RNPORPO :
paramtres
Extraits (w=0.24um,l=0.43um)
Corners
Typ
Rmin
Rmax
> 99.9%
Rtot
---------------> 99.9%
Rsheet
---------------> 99.9%
Rbody
----------------> 99.9%
Rhead
----------------> 99.9%
> 99.9%
100%
Rho
100%
>98%
>98%
Rhi
100%
>
98%
> 98%
Rhs
100%
100%
100%
Rsc
100%
100%
100%
Rhu
> 99.9%
> 99.9%
> 98%
cap
> 99.9%
> 98%
> 99.9%
cfp

Typ

Dans le modle
Rmin

Rmax

-----------------------------

-----------------------------

-----------------------------

********
********
********
********
********
********
********

********
********
********
********
********
********
********

********
********
********
********
********
********
********

53

Chapitre3 Les rsistors de la technologie CMOS065nm.

Cbody
Chead
tc1
tc2

-------------------

-------------------

-------------------

> 99.9%
> 99.9%

> 99.9%
> 99.9%

> 99.9%
> 99.9%

********
********

********
********

********
********

vca
vcc
ctot
vcb

100%
100%

100%
100%

100%
100%

********

********

********

-----------

-----------

-----------

>98%

>98%

>98%

-------------------------

----------------------------

----------------------------

Tableau 3. 3: Les paramtres de premier ordre dun rsistor de type RNPORPO.


5.3. RPPORPO :
Extraits (w=0.24um, l=0.43um)
paramtres
Corners
Typ
Rmin
Rmax
> 99.9%
Rtot
----------------->
99.9%
Rsheet
-----------------> 99.9%
Rbody
-----------------100%
Rhead
-----------------100%
> 99.9%
> 98%
Rho
100%
>98%
>98%
Rhi
> 99.9%
>98%
>98%
Rhs
100%
100%
100%
Rsc
100%
100%
100%
Rhu
> 99.9%
> 99.9%
> 98%
cap
> 99.9%
> 98%
100%
cfp
Cbody
--------------------------Chead
-------------------------->
99.9%
>
99.9%
> 99.9%
tc1
> 99.9.9%
> 99.9.9%
> 99.9.9%
tc2
vca
vcc
ctot
vcb

100%
100%

100%
100%

100%
100%

----------

-----------

-----------

>98%

>98%

>98%

Typ

Dans le modle
Rmin
Rmax

-----------------------------

-----------------------------

-----------------------------

********
********
********
********
********
********
********

********
********
********
********
********
********
********

********
********
********
********
********
********
********

********
********

********
********

********
********

********

********

********

-------------------------

----------------------------

----------------------------

Tableau 3. 4: Les paramtres de premier ordre dun rsistor de type RPPORPO.


5.4. RHIPORPO :
paramtres
Extraits (w=0.24um,l=5um)
Corners
Typ
Rmin
Rmax
100%
Rtot
------------------100%
Rsheet
------------------100%
Rbody
----------- ----------> 99.9%
Rhead
-------------------> 99.9%
>94%
>94%
Rho
100%
>98%
>98%
Rhi

Typ

Dans le modle
Rmin
Rmax

-----------------------------

-----------------------------

-----------------------------

********
********

********
********

********
********

54

Chapitre3 Les rsistors de la technologie CMOS065nm.

Rhs
Rsc
Rhu
cap
cfp
Cbody
Chead
tc1
tc2

> 99.9%
100%
> 99.9%
> 99.9%
> 99%

>98%
100%
> 99.9%
> 99.9%
>98%

>98%
100%
> 99.9%
> 99 %
> 99%

********
********
********
********
********

********
********
********
********
********

********
********
********
********
********

---------------------

---------------------

--------------------

100%
100%

100%
100%

100%
100%

********
********

********
********

********
********

vca
vcc
ctot
vcb

100%
100%

100%
100%

100%
100%

********

********

********

----------

-----------

----------

>98%

>98%

>98%

-------------------------

----------------------------

----------------------------

Tableau 3. 5: Les paramtres de premier ordre dun rsistor de type RHIPORPO.


5.5. RPODRPO :
paramtres
Extraits (w=0.24um,l=0.43um)
Corners
Typ
Rmin
Rmax
>99%
Rtot
------------------>99%
Rsheet
--------------------> 99.9%
Rbody
-------------------->96%
Rhead
--------------------> 99.9%
100%
100%
Rho
100%
>98%
>98%
Rhi
> 99.9%
>98%
>98%
Rhs
100%
100%
100%
Rsc
100%
100%
100%
Rhu
> 99.9%
> 99.9%
> 99.9%
tc1
> 99.9%
> 99.9%
> 99.9%
tc2
vca
vcc
ctot
vcb

----------

-----------

----------

100%

100%

100%

----------

----------

----------

>98%

>98%

>98%

Typ

Dans le modle
Rmin
Rmax

-----------------------------

-----------------------------

-----------------------------

********
********
********
********
********
********
********

********
********
********
********
********
********
********

********
********
********
********
********
********
********

********
********

********
********

********
********

Tableau 3. 6: Les paramtres de premier ordre dun rsistor de type RPODRPO.

55

Chapitre3 Les rsistors de la technologie CMOS065nm.

6. Etude des benchs :


6.1. Temprature dc :
Ce bench valide le comportement du rsistor vis vis de la temprature (figure3.22). Pour ce
bench, on choisit la temprature dans une range large.

Figure 3. 223: Bench validant la temprature dun rsistor de la technologie


CMOS065nm.
Aprs avoir introduit les paramtres de premier ordre des diffrents types de rsistors de
la technologie CMOS065nm dans un modle, ltape suivante consiste comparer les
rsultats de simulation obtenues par le modle cre celles du modle de la technologie
CMOS065nm. La figure 3.23 montre une comparaison du courant circulant dans les deux
rsistors R1 et R2 de la figure prcdente.
On remarque bien que les courbes sont bien confondues. Cest dire que les deux paramtres
de temprature de premier et de deuxime ordre tc1 et tc2 sont suffisants pour pouvoir valider
le comportement de nimporte quel type de rsistance de la technologie CMOS065NM vis-vis de la temprature.

Figure 3. 234: Comparaison des simulations du bench validant le comportement dun


rsistor vis--vis de la temprature.

56

Chapitre3 Les rsistors de la technologie CMOS065nm.

6.2. La capacit parasite :


Ce bench valide la prsence et la justesse des capacits parasites et leffet capacitif des diodes
parasites.

Figure 3. 245: Bench validant la prsence de la capacit parasite dans un rsistor de la


technologie CMOS065nm.
Le Netlist instancie un seul rsistor. Une source AC est place dans la partie gauche du
circuit avec un offset de 0.1 volt et une rsistance ballast de 100 Ohm.
Pour ce bench, la partie imaginaire du courant dans toutes les sources de tension est contrle.
En examinant les courbes de la figure 3.25, on remarque bien que les courbes du courant
circulant dans la source de tension Vbulk sont exactement confondues. Tandis quil existe une
diffrence ngligeable entre les courbes du courant circulant dans la source vvin. On peut
donc affirmer que les deux paramtres de la capacit parasite cap et cfp sont suffisants pour
pouvoir modliser leffet capacitif dans un rsistor de la technologie CMOS065nm.

Figure 3. 256: Comparaison des simulations du bench validant la capacit parasite


dun rsistor de la technologie CMOS065nm.

57

Chapitre3 Les rsistors de la technologie CMOS065nm.

6.3. IV_dc :
Ce bench valide le comportement DC du rsistor (leffet principal), et la prsence (et la
direction des connexions) des diodes parasites de diffusion.

Figure 3. 267: Bench validant le comportement DC dun rsistor de la technologie


CMOS065nm.
Le Netlist instancie trois rsistors. Le premier et le deuxime possdent une rsistance ballast
gale 100, le troisime possde deux rsistances ballast de valeur 100.
La tension de la source vsweep varie entre -2V et +2V. Cette source de tension est suffisante
pour rendre les diodes de diffusion conductrices. A cause de la symtrie du modle du
rsistor, on peur crire i(r1)==i(r2) et i(r3)==i(r4).
La figure 3.28 montre une comparaison entre les valeurs des courants traversant les diffrents
rsistors de la figure prcdente obtenues par simulation du modle quon a cr et le modle
existant.
On remarque bien que les courbes sont exactement confondues, ce qui valide bien le
comportement dc du rsistor de la technologieCMOS065nm.

Figure 3. 278: Comparaison des simulations du bench validant le comportement DC


dun rsistor de type RNPO (W=0.24m, L=5m)

58

Chapitre3 Les rsistors de la technologie CMOS065nm.

6.4.Raccess_ac :
Ce bench est le mme que celui de la figure 3.24 mais pour ce bench cest la partie relle
du courant qui est contrle. Ce bench est capable de dtecter la non implmentation et la
mauvaise connexion des rsistances daccs.
On remarque bien daprs la figure 3.26 que les valeurs des rsistances daccs simuls
(Rhs ,Rhu et Rhi) concident bien avec les valeurs indiques dans le modle de la technologie
CMOS065nm.

Figure 3. 289: Comparaison des simulations du bench validant les rsistances daccs
dun rsistor de type RNPO (W=0.24m, L=5m)

7. Conclusion :
A travers ce chapitre, nous avons fait un aperu thorique sur les diffrents types de
rsistors de la technologie CMOS065nm. Nous avons expliqu galement, la faon dextraire
les paramtres de premier ordre de ces composants ainsi que les planches permettant de le
faire. En comparant les rsultats de simulation des diffrents benchs, nous pouvons confirmer
que les paramtres quon a extraits sont suffisants pour pouvoir modliser les rsistors de
cette technologie.
Dans la suite nous allons passer ltude des diffrents types de capacit de la technologie
CMOS065nm

59

Chapitre

Les capacits de la technologie


CM O S065 et V rification
de la validit de la m thode
propose sur la technologie B 7rf
Objectifs :
 Etudier les diffrents types de capacits de la technologie CMOS065nm.
 Concevoir des planches permettant lextraction des paramtres de premier
ordre de ces capacits.

 Comparer les simulations obtenues par le modle cr avec ces paramtres


et le modle dj existant.

 Vrifier que ltude propose est valable sur les composants de la


technologie B7rf.

60

Chapitre4 Les capacits de la technologie CMOS065 et vrification de la mthode enB7rf.

Chapitre 4
Les capacits de la technologie
CMOS065 et Vrification de la validit de
la mthode en B7rf
1. Introduction:

omme nous avons fait dans le chapitre prcdent, nous allons consacrer ce chapitre

pour ltude des diffrents types de capacit intgr de la technologie CMOS065nm.


Nous prsenterons, tout dabord les schmas lectriques permettant dextraire les
paramtres de premier ordre de ces composants. Une fois ces paramtres sont extraits, nous
allons les introduire dans un modle et comparer les diffrents rsultats de simulation. Enfin,
nous allons vrifier que ltude propose sur les rsistors et les capacits de la technologie
CMOS065nm est valable sur la technologie B7rf.

2. Le modle de la capacit Cplate :


Le modle de la capacit plate Cplate est un modle physique. La valeur de la capacit
est calcule en utilisant lexpression suivante :
C = ca Surface + cf 0 primetre (4.22)

Avec :


Ca : la valeur de la capacit spcifique (F/m2).

Cf0 : le coefficient de la capacit primtrique (F/m).

La capacit Cplate est un composant deux bornes. La capacit principale est situe entre
le premier et le deuxime terminal. Cette capacit lmentaire consiste en deux plaques en
parallle (la surface de la plaque suprieure est infrieure celle de la plaque infrieure). Ce
composant lmentaire reprsente une capacit verticale entre deux plaques, dans deux
niveaux de mtaux conscutives.

2.1.Nomenclature du modle :
Trois types de mtaux sont utiliss pour construire le corps de la capacit.
Le niveau du mtal est de type 1, X ou Z.Cest pourquoi la famille de Cplate est compose de
quatre modles diffrents (Tableau 4.2) dpendant des mtaux utiliss : Cm1mx, Cmxmx,
61

Chapitre4 Les capacits de la technologie CMOS065 et vrification de la mthode enB7rf.

Cmxmz et Cmzmz. La capacit principale est entre les bornes (Plus et Minus). (Figure 4.2) .Il
est important que le nom de la capacit contienne des informations sur le type du mtal
puisque la valeur de la capacit y dpend :

cm1mx

Capacit plate entre mtal1 et mtal2 (X)

cmxmx

Capacit plate entre deux mtaux X

cm1mz

Capacit plate entre mtal X et mtal Z

cmzmz

Capacit plate entre deux mtaux Z

Tableau 4. 1: Les diffrents modles de la capacit Cplate

Figure 4. 1: Vue de ct dune capacit CSTRIP


2.2. Le schma quivalent de la capacit:
Le modle de la capacit Cplate calcule la capacit principale entre les bornes Plus et
Minus. Aucun parasite nest valu dans ce modle :

Figure 4. 2: schma quivalent dune capacit CSTRIP


2.3. Les paramtres de premier ordre extraire
2.3.1. Ca et Cf0
Les paramtres de premier ordre de la capacit Cplate quon va extraire sont ca et cf0.
Pour pouvoir extraire ces deux paramtres il suffit de prendre deux points dopration
diffrents :

(4.24)

C1 = Ca Area1 + C f 0 .Perimetre1

(4.23)

C 2 = Ca Area 2 + C f 0 .Perimetre2

(4.24)

Ca =

C 2 C f 0 * Perimetre2
Area 2

(4.25)

62

Chapitre4 Les capacits de la technologie CMOS065 et vrification de la mthode enB7rf.

En remplaant Ca dans lquation (4.24) on obtient :

Cf0 =

C1 C 2 *

Area1
Area 2

perimetre1 perimetre2 *

Area1
Area 2

(4.26)

La planche permettant dextraire ces paramtres est reprsente ci-dessous figure (4.4).

2.3.2. Modle statistique :


Dans le modle statistique on distingue deux types de variation :
- Des variations globales : qui affectent tous les composants lmentaires (transistors,
capacits, rsistors) dans une puce. Dans ce cas, les variations lot/lot et wafer/wafer
doivent tre prises en compte comme des contributions globales dans la puce. Ces
variations sont contrles au niveau du lot/wafer par des tests paramtriques.
Pour reflter une variation globale dans un circuit de simulation, une variable globale doit
tre dfinie et la corrlation avec tous les composants pertinents doit tre dclare.
- Des variations Locales (Mismatch): qui affectent chaque composant dsign dans la
puce diffremment.
Une distribution normale est utilise pour estimer la valeur de la capacit :
Capacit = c0 (1 + )

(4.27)

Avec :


C0 : la valeur moyenne de la capacit donne par les quations physiques prcdentes.

: la distribution normale avec une dviation standard donne par :


=

c_ A
2 c0

(4.28)

Avec :


c_A : le coefficient de divergence de la capacit donn par les valeurs de mesure.

Quand le paramtre c_A nest pas spcifi aucune distribution nest utilise et la valeur de
la capacit est gale C0. Une simple analyse Monte-Carlo permet de dterminer la valeur
moyenne et la dviation standard dune capacit Cplate comme cest indiqu la figure
suivante :

63

Chapitre4 Les capacits de la technologie CMOS065 et vrification de la mthode enB7rf.

Figure 4. 3: Rsultat de lanalyse Monte-Carlo dune capacit Cplate


La planche permettant dextraire ces paramtres est reprsente ci-dessous :

Figure 4. 4: Planche permettant lextraction des paramtres dune capacit Cplate


On regroupe dans les tableaux daprs les paramtres de premier ordre extraits par simulation
des diffrents types de la capacit Cplate pour les corners : Type/ Cmin et Cmax :

2.4. Comparaison des rsultats de simulation avec celle du modle :


Les tableaux si dessous regroupent la valeur des diffrences relatives entre les paramtres
extraits et ceux du modle pour les diffrents types de la capacit Cplate.

2.4.1. Cm1mx:
paramtres
Corners
Ca
cf0

Typ
>99%
>99.5%

Extraits
Cmin
>99.9%
>96%

Cmax
>99%
>96%

Dans le modle
Typ
Cmin
Cmax
******** ******** ********
******** ******** ********

Tableau 4. 2: Les paramtres de premier ordre dune capacit Cm1mx.


2.4.2. Cmxmx:
paramtres
Corners
Typ
>99%
Ca
>99%
cf0

Extraits
Cmin
>99.9%
>96%

Cmax
>99%
>96%

Dans le modle
Typ
Cmin
Cmax
******** ******** ********
******** ******** ********

Tableau 4. 3: Les paramtres de premier ordre dune capacit Cmxmx.

64

Chapitre4 Les capacits de la technologie CMOS065 et vrification de la mthode enB7rf.

2.4.3. Cmxmz:
paramtres
Corners
Ca
cf0

Typ
>99%
>99%

Extraits
Cmin
>99%
>97%

Cmax
>98%
>97%

Dans le modle
Typ
Cmin
Cmax
******** ******** ********
******** ******** ********

Tableau 4. 4: Les paramtres de premier ordre dune capacit Cmxmz.


2.4.4. Cmxmt:
paramtres
Corners
Ca
cf0

Typ
>99%
>99%

Extraits
Cmin
>99.9%
>96%

Cmax
>98%
>96%

Dans le modle
Typ
Cmin
Cmax
******** ******** ********
******** ******** ********

Tableau 4. 5: Les paramtres de premier ordre dune capacit Cmxmt.


Daprs les tableaux ci-dessus, on remarque bien que la diffrence relative est trs faible, ce
qui montre la prcision de la mthode propose.

3. Autres modles de capacits de la technologie Cmos065 :


En plus de la capacit Cplate, il existe dautres types de capacit dans la technologie
CMOS065nm comme :

3.1. Modle de la capacit Cstrip :


Le modle de la capacit Cstrip est un modle physique. La valeur de la capacit entre
deux couches conscutives est calcule en utilisant la valeur dune forme lmentaire et
rptitive, en tenant compte des contributions des capacits parasites dues aux parties daccs
du composant. Leffet capacitif est gnralement vertical. Compar au composant quivalent
de la technologie CMOS 90(cmsbe), les plaques de mtal ont t remplaces par des rayures.

3.2. Modle de la capacit Cfringe :


Cest une capacit qui possde quatre ou cinq bornes et qui prsente plusieurs capacits
parasites entre ses diffrentes bornes. La valeur de cette capacit varie beaucoup en fonction
de la surface pour les diffrents types de mtaux utiliss. Pour ce type de capacit, il est
important que le nom contienne linformation sur les diffrents niveaux de mtaux.

3.3. Cmetal :
La modlisation de la capacit Cmetal est compose de deux contributions qui prennent en
compte, la composante surfacique et les contributions des doigts.
La premire est base sur le calcul classique de la capacit planaire. La deuxime contribution
est dtermine par la thorie des transformations conformes.

65

Chapitre4 Les capacits de la technologie CMOS065 et vrification de la mthode enB7rf.

Cmetal est une capacit constitu de mtaux empils M2-M4.Les deux plaques M2 et M4 sont
les parties de llectrode Minus. La couche M3 constitue llectrode Plus.
Pour des raisons de confidentialit, on ne va pas dtailler lanalyse de ces trois derniers types
de capacit.

4. Etude des benchs :


4.1. IV_dc :
Ce bench dtecte les fuites DC entre la deuxime borne et le reste de la capacit. Son but
principal est de valider la prsence et la bonne connectivit des diodes de diffusion (les
parasites de la capacit).Ce bench est reprsent la figure suivante :

Figure 4. 5 : Bench validant le comportement DC dune capacit de la technologie


CMOS065nm.
Le Netlist instancie une seule capacit. La plaque infrieure de cette capacit est connecte
la source de tension par lintermdiaire dune rsistance de 1 kilo Ohm. La plaque suprieure
est relie la terre par une rsistance de 1 GOhm.

4.2.Cap_ac :
Ce bench est le bench principal pour valider leffet capacitif dans une capacit. Cette
validation peut tre faite de plusieurs faons. Ce bench valide aussi la prsence des capacits
parasites. (Voir figure 4.6).
Aprs avoir introduit les paramtres de premier ordre des diffrents types de capacit de la
technologie CMOS065nm dans un modle, ltape suivante consiste comparer les rsultats
de simulation obtenues par le modle cre celles du modle existant. La figure 4.7 montre
une comparaison du courant circulant dans les deux sources de tension Vv2 et Vv4 de la
figure prcdente.

66

Chapitre4 Les capacits de la technologie CMOS065 et vrification de la mthode enB7rf.

Figure 4. 6 : Bench validant leffet capacitif dans une capacit de la technologie


CMOS065nm.
On remarque bien que les courbes sont bien confondues. Cest dire que les paramtres
de premier ordre quon a extrait sont suffisants pour pouvoir valider le comportement
capacitif au sein de cette capacit.

Figure 4. 7 : Comparaison des simulations du bench validant le comportement capacitif


pour une capacit Cstrip.
4.3. Raccess_ac :
Ce bench est le mme que celui pour une capacit (figure 4.6) mais pour ce bench cest la
partie relle du courant qui est contrle. Ce bench est capable de dtecter la non
implmentation et la mauvaise connexion des rsistances daccs.

67

Chapitre4 Les capacits de la technologie CMOS065 et vrification de la mthode enB7rf.

4.4. Temprature :
Ce bench est le mme que celui de IV_dc. Mais ceci valide le comportement de la
capacit vis vis de la temprature.
La figure 4.8 montre une comparaison du courant circulant dans les deux rsistors R1 et R2 de
la figure prcdente.

Figure 4. 8: Comparaison des simulations du bench validant le comportement dune


capacit vis--vis de la temprature.

5. Vrification de la mthode propose sur la technologie B7rf :


5.1. Les rsistors de la technologie B7rf :
5.1.1. Les paramtres de temprature des rsistors de la technologie B7rf :
La relation reliant la variation de la rsistance en fonction de la temprature pour les
diffrents rsistors de la technologie B7rf de type silicur(Rpolys), non silicur (Rpolyn et
Rpolyp et Rpolyh) est toujours la mme que pour la technologie CMOS065nm :

R = RT 0 1 + tc1.(T Tref ) + tc 2.(T Tref ) 2

(3.5)

Ainsi la dtermination de ces paramtres se fait exactement de la mme faon que dans la
technologie cmos065.
=>Ainsi, les planches proposes en CMOS065nm, permettant lextraction des deux
paramtres de temprature sont valables pour ces types de rsistors et dans les deux
technologies.
La figure 4.9 montre rsultat de simulation dune planche permettant lextraction des
paramtres de temprature dun rsistor silicur de la technologie b7rf.

68

Chapitre4 Les capacits de la technologie CMOS065 et vrification de la mthode enB7rf.

Figure 4. 9: Rsultat de la simulation pour lextraction des paramtres de temprature


dun rsistor de type RPO1SAM
5.1.2. Paramtres de divergence (Amc,Bmc) :
Cest exactement la mme chose. Une simple tude Monte-carlo permet dextraire les
deux paramtres de divergence.
=>Ainsi, les planches proposes, dans la technologie CMOS065nm sont valables pour tous les
types de rsistances et dans les deux technologies.

5.1.3. Paramtres de la capacit parasite (capacit surfacique et capacit


primtrique (cap,cf0p) ) :
Le seul problme qui se pose, est de pouvoir sparer la rsistance du corps des rsistances
des ttes. En Cmos065, tant donn que le paramtre nhead, qui reprsente le nombre de ttes
de la rsistance peut tre vari, pour dterminer la rsistance (la capacit) du corps, on choisit
nhead=0 et pour nhead #0 on obtient la valeur de la rsistance (capacit) totale.
En B7rf le nombre de tte est fix 2.On ne peut agir que sur la valeur de la rsistance (r) et
sur sa largeur (w).
Pour pouvoir extraire la valeur de la rsistance du corps, on peut agir sur r et w simultanment
de manire augmenter la longueur du corps de la rsistance le plus possible.
Cette faon est aussi applicable et vrifie au sein de la technologie cmos065.

Figure 4. 10:Autre faon dextraction des paramtres de premier ordre en CMOS065nm


en agissant sur les paramtres gomtriques du rsistor.
=>On peut ainsi utiliser les mmes planches proposes en Cmos065.

Exemple : Rsistor de type Rpolys : RPO1SA

R = Rho

L
Rsc
+ 2
= Rbody + 2 Rhead
W W
ncrows Nc

(3.3)

69

Chapitre4 Les capacits de la technologie CMOS065 et vrification de la mthode enB7rf.

Pour calculer la valeur de la rsistance du corps Rbody, il suffit de choisir un nombre de


contacts Nc trs grand.
Ainsi, la planche utilise en CMOS065 pour lextraction des paramtres de la capacit
parasite dans les rsistors de la technologie B7rf de type silicur(Rpolys), non silicur
(Rpolyn et Rpolyp et Rpolyh) est valable en B7rf. Au lieu dagir sur le paramtre nhead on
agit sur le nombre de contact Nc. (Figure 4.11)

N1 trs grand

N2 trs grand

Figure 4. 11 : planche permettant lextraction des paramtres de la capacit


parasite en B7rf (la mme quen CMOS065)

On dduit ensuite les valeurs de cap et de cfp partir des relations prcdentes :
Cap =

Cfp =

Cb 2 Cfp * Perimetreb 2
(3.25)
Areab 2
Cb1 Cb 2 *

Areab1
Areab 2

Areab1
perimetreb1 perimetreb 2 *
Areab 2

(3.26)

5.1.4. Les rsistances daccs :


Pour la dtermination des rsistances daccs des diffrents rsistors de la technologie
B7rf de type silicur(Rpolys), non silicur (Rpolyn et Rpolyp et Rpolyh), on utilise la mme
mthode propose en CMOS065 : Au lieu dagir sur le nombre de tte, on agit sur le nombre
de contact et sur les paramtres gomtriques du rsistor (sa longueur et sa largeur).

70

Chapitre4 Les capacits de la technologie CMOS065 et vrification de la mthode enB7rf.

5.2. Les capacits de la technologie B7rf :


Le modle de la capacit plate Cplate de la technologie B7rf est un modle physique. La
valeur de la capacit est calcule en utilisant la mme expression utilise pour les capacits de
la technologie CMOS065 :
C = ca Surface + cf 0 primetre (4.22)
On va utiliser donc la mme tude prcdente pour pouvoir extraire les deux paramtres ca et
cf0.
Ainsi les planches lectriques proposes pour les capacits plates de la technologieCMOS065
sont aussi valables pour les capacits plates de la technologie B7rf.

6. Comparaison des rsultats entre deux versions de la technologie


CMOS065 : 5.1/5.2 :
En comparant les deux modles de rsistances, on remarque une seule diffrence : il y a
un paramtre de plus dr_mdev dans la version 5.2. Et ce paramtre nintervient que dans
lanalyse statistique et na aucune consquence pour lutilisateur. Les deux modles de
rsistance sont bien compatibles. Donc toute ltude prcdente est aussi valable pour deux
versions diffrentes de la technologie CMOS065nm. La figure ci-dessous montre le rsultat
de simulation dun rsistor non silicur de la technologie CMOC065 version 5.2 :

Figure 4. 12 : Rsultat de la simulation dune planche permettant lextraction des


rsistances daccs dun rsistor de type Rpolyn en CMOS065 version 5.2
Pour les capacits, les deux modles des deux versions sont identiques et compatibles .Ainsi
ltude propose prcdemment est valable aussi pour la version 5.2.

7. Conclusion :
A travers ce chapitre, nous avons fait un aperu thorique sur les diffrents types de
capacits de la technologie CMOS065nm. Nous avons expliqu galement, la faon dextraire
les paramtres de premier ordre de ces composants ainsi que les planches permettant de le

71

Chapitre4 Les capacits de la technologie CMOS065 et vrification de la mthode enB7rf.

faire. A la fin de ce chapitre, nous avons montr que notre tude propose en CMOS065 est
aussi valable en B7rf pour certains composants.
En comparant les rsultats de simulation des diffrents benchs, nous pouvons confirmer
que les paramtres quon a extraits sont suffisants pour pouvoir modliser les capacits de
cette technologie.

72

Conclusion Gnrale

Conclusion gnrale :

a ralisation de systmes fortement intgrs, fiables et performants, nest pas sans

poser des difficults dordres multiples, surtout au niveau de la conception et de la


modlisation.
En effet, lors de la conception, il faut tenir compte de toutes les situations relatives aux
conditions extrmes dutilisations telles que la temprature, le bruit et les effets parasites
susceptibles de se produire et aux invitables dispersions technologiques. Cest pourquoi, un
concepteur doit disposer doutils puissants pour simuler efficacement les circuits en question.

Le projet de fin dtudes courant ralis au sein de lquipe Design Kit de


STMicroelectronics, a pour objet la conception des planches lectriques permettant
lextraction des paramtres de premier ordre des composants microlectroniques de la
technologie CMOS065nm et la vrification de la suffisance de ces paramtres pour pouvoir
valider ces composants.

Dans ce rapport nous avons prsent dans un premier lieu une tude thorique sur les
rsistances et les capacits intgrs .Quant au troisime chapitre, il a t consacr une tude
dtaille des rsistors de la technologie CMOS065nm et la conception des schmas
lectriques pour lextraction des paramtres de ces dispositifs. Enfin, le quatrime chapitre a
t rserv aux capacits de la technologie CMOS065nm, la vrification de la validit de la
mthode propose dans la technologie B7rf et lexposition des rsultats de la simulation et
des rapports de synthse.

Une perspective de ce projet sera de concevoir davantage des schmas lectriques pour
dautres dispositifs comme les inductances, les transistors.

Finalement et sur le plan personnel, ce projet ma permis dintgrer la vie professionnelle


au sein dune grande socit comme la socit STMicroelectronics et de collaborer avec ses
diffrents membres.

73

B ibliographie

74

Bibliographie

Bibliographie
[1] J.F.CARPENTIER et H.JAOUEN STMicroelectronics Crolles "Modles lectriques pour
la conception des circuits intgrs silicium HERNES SCIENCE , September 2004.
[2] A.T. BEHR, M.C. SCHNEIDER, S. NOCETI, and C.G. MONTORO. "Nonlinearities of
capacitors realized by MOSFET gates ". Proc IEEE International Symposium Circuits and
System, pages pp. 1284-1285, 1992.
[3] A. VAN BEZOOIJEN and J.O. VOORMAN. "Balanced integrator filters at video
frequencies". Proc of the ESSCIRC'91, pages pp. 1-4, 1991.
[4] M. CAND, E. DEMOULIN, J.L. LARDY, and P. SENN. "Conception des circuits
intgrs MOS". Eyrolles, 1986.
[5] A.M. DURHAM and W. REDMAN-WHITE. "High-linearity continuous-time filter in 5v
VLSI CMOS". IEEE Journal of Solid-State Circuit, vol. 27(No. 9):pp. 1270-1276, September
1992.
[6] G.C. TEMES J.B. SHYU and F. KRUMMENACHER. "Random error effects in matched
MOS capacitors and current sources". IEEE Journal of Solid-State Circuit, vol. 19(No. 6):pp.
948-955, December 1984.
[7] J.L. McCREARY. "Matching properties and voltage and temperature dependance of
MOS capacitors". IEEE Journal of Solid-State Circuit, vol. 16(No. 6):pp. 608-616, December
1981.
[8] S. LEMARQUIS M.J. McNUTT and J.L. DNKLEY. "Systematic capacitance matching
errors and corrective layout procedures". IEEE Journal of Solid-State Circuit, vol. 29(No.
5):pp. 611-616, May 1994.
[9] T. PLETERSEK, J. TRONTELJ, L. TRONTELJ, I. JONES, and G. SHENTON. "High
performance designs with CMOS analog standard cells". IEEE Journal of Solid-State Circuit,
vol. 21(No. 2):pp. 215-222, April 1986.
[10] J. PORTE. "Une mthode d'optimisation discrte pour les filtres cascades capacits
commutes". Annales des Tlcommunication, vol. 47(No. 3-4):pp. 153-158, 1992.
[11] T. QUARLES, A.R. NEWTON, D.O. PEDERSON, and A. SANGIOVANNIVINCENTELLI. "SPICE 3 Version 3F5 user's manual". University of California Berkeley
CA 94720, 1996.
[12] R. SINGH and A.B. BHATTACHARYYA. "Matching properties of linear MOS
capacitors". IEEE Transaction on Circuit and System, vol. 36(No. 3):pp. 465-467, March.
1989.

75

Bibliographie

[13] R. SINGH and A.B. BHATTACHARYYA. "Roles of corners in matching of linear


MOS capacitors". IEEE Transaction on Circuit and System, vol. 36(No. 3):pp. 467-469,
March. 1989.
[14] H. YOSHIZAWA, Y. HUANG, and G.C. TEMES. "MOSFET only switched-capacitor
circuits in digital CMOS technology ". Proc IEEE International Symposium Circuits and
System, pages pp. 457-460, 1997.
[15] STMicroelectronics, ESD protection for CMOS technologies, training document, August
2005.

76

A nnexes

77

Liste des symboles

Liste des symboles


Symboles
R

RS
L
W
d
ns
Fd
Rhead
Rbody
C1
C2
D1
D2
Rhi
Rhs
Rsc
Rho
Rhu
Lhs
L

W
L1
L2
Nc
ncrows
RT0
cap
cfp
Si
I
Af et Kf

2
B
H

Signification
La valeur de la rsistance
La rsistivit
La rsistance carre
La longueur du mtal
La largeur du mtal
La profondeur du mtal
Le nombre de carrs lmentaires
La frquence de coupure
La rsistance de tte
La rsistance du corps
La capacit parasite entre la borne Plus et le
substrat.
La capacit parasite entre la borne Minus et le
substrat
La diode parasite entre la borne Plus et le substrat
La diode parasite entre la borne Minus et le substrat
La rsistance dinterface entre la tte et le corps
La rsistance de la partie silicure de la tte
La rsistance de contact
La rsistance carre du corps
La rsistance carre extrinsque de la zone de
contact
La longueur de la tte
Lerreur systmatique de conception sur la longueur
dessine
Lerreur systmatique de conception sur la largeur
dessine
Longueur de loffset pour la protection silicium
extraite dans le rsistor de type Poly P+
Longueur de loffset dans la diffusion P+
Nombre de contacts dans une range pour une tte
Nombre de contacts de range
La rsistance la temprature Tref=300K
Capacit spcifique
Coefficient primtrique de la capacit
La densit spectrale de la tension quivalente du
bruit pour un rsistor
Le courant du bruit
Les coefficients du modle de bruit de Ficker
La valeur moyenne
La variance
La dviation standard du corps
La dviation standard de la tte du rsistor

Units

-m
/carre
m
m
m
-------Hz

Chapitre
2,3
2,3
2,3
2,3
2,3
2,3
2
2
3
3
3

--------------
/carr

/carr

3
3
3
3
3
3
3

m
m

3
3

m
--------------
F/m2
F/m
V/ Hz

3
3
3
3
3
3
3

A
------------------------------------

3
3
3
3
3
3

78

Liste des symboles


r_A
r_K
nhead
C0

c_A
l

le coefficient de divergence du corps du rsistor


Le coefficient de divergence de la tte du rsistor
Le nombre de tte dun rsistor
La valeur moyenne de la capacit
la distribution normale
le coefficient de divergence de la capacit
la longueur de la capacit

---------------------F
------------------m

3
3
3
4
4
4
4

79

Simulator Commands
.EXTRACT

.EXTRACT
Extract Waveform Characteristics
.EXTRACT [EXTRACT_INFO] [LABEL=NAME] [FILE=FNAME] [UNIT=UNAME] [VECT]
+ [CATVECT] $MACRO|FUNCTION [OPTIMIZER_INFO] [MC_INFO]
+ [INTERP_MODE=LINEAR|QUADRATIC|SAMPHOLD|HISTOGRAM|SPECTRAL]

This command extracts waveform information using a combination of arithmetic expressions


or pre-defined functions. A flexible language exists in Eldo to extract characteristics from raw
simulation results (for example the maximum value of a waveform, or the time at which a
given threshold is crossed by a waveform, etc.). The type of analysis for which the specified
extraction is carried out may be defined. This is useful when different types of analyses are
performed in the same simulation run. The results are listed to the ASCII output (.chi) file.
They can also be written to a specified file fname.aex when option AEX is specified in the
netlist. By default, extraction results are saved inside the EXT folder in the main .wdb file
which can be read by EZwave. The command also creates a .ext.wdb file with the extraction
results when option EXTFILE is specified in the netlist. If using the .cou format, the
command also creates a .ext file when option EXTFILE is specified in the netlist. The .ext or
.ext.wdb file will not always be created as it depends on the type of simulation and the
specification of the .EXTRACT command.
The .PLOT command may also be used to plot extraction results. It is used to specify which
simulation results have to be kept by the simulator for graphical viewing and post-processing.
See .PLOT .
When extraction statements are combined with parameter sweeping Eldo automatically
creates waveforms showing the extraction results versus the
swept parameter. For example, a user may extract the width of an output pulse from a
transient simulation, and sweep the power supply level. In this case Eldo will automatically
create a waveform showing the width of the pulse versus the power supply level. Similarly, if
extractions and .ALTER statements are combined, Eldo will automatically create waveforms
showing the extraction results versus the index of the .ALTER runs (see .ALTER on page
517). In this case, the X axis will contain 1, 2, 3, etc. The initial display in the viewer can also
be prepared using .PLOT commands (see the .PLOT EXTRACT... description,
EXTRACT). Example:
.EXTRACT TRAN label=VMAX MAX(V(out))
.PARAM powersupply=1.2
VDD VDD 0 'powersupply'
.STEP PARAM powersupply list 1.2V 1.3V 1.4V 1.6 2V
.PLOT EXTRACT meas(VMAX) ! this will create a waveform
* showing VMAX(powersupply)

By default, using the .wdb format, the .EXTRACT waveforms are saved inside the EXT
folder in the main .wdb file.

80