Académique Documents
Professionnel Documents
Culture Documents
__________________________________________________________________________________________________
RESUMEN
Con este laboratorio se demuestra como es el funcionamiento de un decodificador o circuito combinacional
que convierte un cdigo binario de entrada de N bits de entrada y M lneas de salida (N puede ser cualquier
entero y M es un entero menor o igual a 2N), tales que cada lnea de salida ser activada para una sola de las
combinaciones posibles de entrada. En este caso se configur un decodificador de dos entradas con 2=4
salidas, la cual se activaban con un uno lgico, representadas por un led correspondiente a cada salida, y a
cada entrada, conectados a la protoboard por medio de una compuerta NOT y una compuerta AND los cuales
transforman las seales elctricas enviadas en salidas lgicas.
ABSTRACT
This laboratory is shown as is the operation of a decoder or combinational circuit that converts a binary input
code N input bits and M output lines (N is any integer and M is less than or equal to 2N integer) , such that
each output line will be activated for only one of the possible input combinations . In this case decoder with two
inputs outputs 2 = 4 is set , which were activated with a logic one , represented by a LED corresponding to
each output , and each input connected to the breadboard through a NOT gate and AND gate which transform
the electric signals sent on logic outputs .
Palabras Clave: compuerta, decodificador, configuracin, salida, entrada, circuito, falso, verdadero
Keywords: gate, decoder, exclusive, configuration, output, input, circuit, false, true
__________________________________________________________________________________________________
S3 = X.Y
1. Introduccin
El objetivo de este laboratorio es demostrar
como a travs del diseo de las compuertas
lgicas bsicas como la compuerta AND y la
compuerta NOT se puede configurar un
decodificador de N bits de entrada, y M
lneas de salida, en nuestro caso
configuramos un decodificador de 2
entradas obteniendo una salida de 4 lneas.
S1
0
1
0
0
S0
1
0
0
0
Figura No _1
Diseo Circuito Decodificador
2. Mtodo
y
experimental
Procedimiento
Figura No _3
Compuerta lgica NOT 74LS04
Figura No _4
Simulacin multisim operacin lgica.
Figura No _2
Compuerta lgica AND 74LS08
Figura No _5
Simulacin multisim Circuito Decodificador
Figura No _6
Inicializacin de montaje
Figura No _7
Montaje resistencia, leds y Dip switch de 4
interruptores
Figura No _8
Montaje diodos referencia, resistencias, puntos
comunes y sistemas de alimentacin a las compuertas
Figura No _9
Fuente de poder
Y
1
S1 = X.Y
1
3. Resultados y Discusin
Una vez realizado el montaje requerido como
la figura 10. Se procede a realizar las
pruebas de anlisis para as llegar al objetivo
trazado por el laboratorio el cual es verificar
las salidas y entradas del Decodificador.
Al dejar los dos interruptores apagados de
nuestro circuito se puede observar que el
diodo led S0, se enciende, esto quiere decir
segn la tabla de la verdad que las dos
entradas estn en 0, dando como resultado
un uno en S0, y en el circuito que el led
correspondiente se encienda. En el DIP
Shiwcht corresponde a estar en off las
entradas 1 (entrada X), 4 (entrada Y).
Figura 11.
X
S0 = X.Y
Y
0
S2 = X.Y
1
Figura No _11Circuito S0
S3 = X.Y
1
ANEXO A
CRITERIOS DE EVALUACION
Nota
mxima.
0,25
Nota
Presentacin.
Conservar
el
formato, mantener
tipo y tamao de
fuente etc.
Encabezado: Titulo, 0,25
autores,
universidad,
Facultad,
correo
electrnico.
Informacin general: 0,25
Resumen, abstract,
palabras
clave,
keywords.
Introduccin
0,75
Mtodo y
Procedimiento
experimental
Resultados
discusin
Conclusiones
0,75
1,5
Bibliografa
y 0,25
referencias
de
internet que sean
confiables,
segn
normas APA.
NOTA
Nota
5,0
mx.
Observaciones