Vous êtes sur la page 1sur 20

REPBLICA BOLIVARIANA DE VENEZUELA

MINISTERIO DEL PODER POPULAR PARA LA EDUCACION


INSTITUTO UNIVERSITARIO POLITCNICO SANTIAGO MARIO
ESCUELA DE INGENIERIA ELECTRNICA (44)
EXTENSIN MATURIN

Sistemas Digitales I

BACHILLERES:
Alfredo Gmez C.I 22.722.675
Victor Heredia C.I:

Maturn, febrero de 2015

Flip-Flop:
Un biestable (flip-flop en ingls), es un multivibrador capaz de
permanecer en uno de dos estados posibles durante un tiempo indefinido en
ausencia de perturbaciones. Esta caracterstica es ampliamente utilizada en
electrnica digital para memorizar informacin. El paso de un estado a otro
se realiza variando sus entradas. Dependiendo del tipo de dichas entradas
los biestables se dividen en:

Asncronos: slo tienen entradas de control. El ms empleado es el


biestable RS.

Sncronos: adems de las entradas de control posee una entrada de


sincronismo o de reloj.

Si las entradas de control dependen de la de sincronismo se denominan


sncronas y en caso contrario asncronas. Por lo general, las entradas de
control asncronas prevalecen sobre las sncronas.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por
flanco (de subida o de bajada). Dentro de los biestables sncronos activados
por nivel estn los tipos RS y D, y dentro de los activos por flancos los tipos
JK, T y D.
Los biestables sncronos activos por flanco (flip-flop) se crearon para
eliminar las deficiencias de los latches (biestables asncronos o
sincronizados por nivel).
Sus caractersticas principales son:

Asumen solamente uno de dos posibles estados de salida.


Tienen un par de salidas que son complemento una de la otra.
Tienen una o mas entradas que pueden causar que el estado del FlipFlop cambie.

Tipos:
Flip-Flop S-R (Set-Reset)
La siguiente figura muestra una forma posible de implementar un Flip-Flop
S-R. Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y
Q son las salidas (Q es generalmente la salida que se busca manipular.)

Como existen varias formas de implementar un Flip-Flop S-R (y en general


cualquier tipo de Flip-Flop) se utilizan diagramas de bloque que representen
al Flip-Flop. El siguiente diagrama de bloque representa un FF S-R. Ntese
que ahora, por convencin, Q se encuentra en la parte superior y Q en la
inferior.

Para describir el funcionamiento de un FF se utilizan las llamadas Tablas de


Estado y las Ecuaciones Caractersticas. La siguiente tabla muestra la tabla
de estado para un FF S-R.

Q+

Como encabezado de las columnas tenemos las entradas S y R, y una de las


salidas Q. La salida Q es la salida que en un tiempo t se puede detectar en

el FF, es decir, es la salida en el tiempo actual. Q+ es la salida en el tiempo


, una vez que se ha propagado la seal en el circuito (recuerde que los
FF tienen un componente de retroalimentacin.) Por lo tanto
es decir, es la salida que tendr Q en el futuro una vez que se haya
realizado la propagacin.

Si analizamos la tabla de estado, vemos que para si S = 0, R = 0 y Q = 0


1, la salida futura de Q (Q+) ser siempre lo que se tena antes de la
propagacin. A este estado (S = 0, R = 0) se le conoce por tanto como
estado de memoria.
Viendo ahora el caso S = 0, R = 1, se aprecia que siempre Q+ = 0 sin
importar el valor de Q antes de la propagacin, es decir, se hace un reset de
Q. Si por el contrario, se tiene S = 1, R = 0, entonces Q+ = 1 en ambos
casos, por tanto se hace un set de Q.
Finalmente, ntese que la combinacin S = 1, R = 1 no es valida en el FF SR. La razn es que dicho estado vuelve inestable al circuito y, como una de
las caractersticas de todo FF es que el estado es estable, al usar dicha
combinacin se esta violando este principio de los FF.
Ahora, si se mapea la informacin de la tabla de estado del FF S-R en un
mapa de Karnaugh, se obtiene la siguiente ecuacin caracterstica:
. Esta ecuacin describe tambin el funcionamiento. Nos dice
que Q+ ser 1 siempre y cuando se haga un set del FF o el reset no esta
activado y la salida tiene un 1 en ese momento.
Flip-Flop T
El Flip-flop T cambia de estado en cada pulso de T. El pulso es un ciclo
completo de cero a 1. Las siguientes dos figuras muestran el diagrama de
bloque y una implementacin del FF T mediante un FF S-R y compuertas
adicionales.

Ntese que en la implementacin del FF T, las dos entradas del FF S-R estn
conectadas a compuertas AND, ambas conectadas a su vez a la entrada T.
Adems, la entrada Q esta conectada a R y Q a S. Esta conexin es as para
permitir que el FF S-R cambi de estado cada que se le mande un dato a T.
Por ejemplo, si Q = 1 en el tiempo actual, eso significa que Q = 0, por lo
tanto, al recibir T el valor de 1, se pasaran los valores de R = 1 y S = 0 al FF
S-R, realizando un reset de Q.

La siguiente tabla muestra el comportamiento del FF T y del FF S-R en cada


pulso de T
T

La tabla de estado para el FF T se presenta a continuacin. Es muy sencilla:


cuando T = 0 el estado de Q no cambia, es decir Q = Q+ (estado de
memoria), cuando T = 1, Q es complementada y, por lo tanto, Q+ = Q.
Tabla de estado para el FF T
T

Q Q+

De la tabla de estado anterior, se obtiene la siguiente ecuacin


caracterstica para el FF T
Q+ = T Q + TQ = T Q
Ahora bien, analicemos un poco ms el comportamiento del FF T y tratemos
de responder la siguiente pregunta: Qu pasa si T=1 por mucho tiempo?
Los valores de S y R cambiaran constantemente de la siguiente manera:
S = 0-> 1 -> 0 -> 1
R=

1-> 0 ->1 -> 0

es decir, el FF empezara a oscilar y por tanto no mantendra el estado


(inestable.) Por lo tanto, la mayora de los FF utilizan un reloj para
determinar en que momento se tomar en cuenta el valor que se encuentre
en la entrada del FF. La siguiente figura muestra un FF T con reloj (CK)

Ntese que la entrada marcada como CK


tiene un crculo. Este crculo indica que el FF
tomar en cuenta la entrada del FF cuando el
pulso del reloj sea cero (0). Si es uno (1), la
entrada no ser tomada en cuenta.
Flip-Flop

J-K

El flip-flop J-K es una mezcla entre el flip-flop S-R y el flip-flop T. Esto ocurre
de la siguiente manera:
En J=1, K=1 acta como Flip-flop T
De otra forma, acta como flip-flop S-R
El siguiente diagrama de bloque es el perteneciente el FF J-K

Una implementacin tentativa de un FF J-K a partir de un FF S-R sin reloj es


la siguiente:

La tabla de estado aparece a continuacin. Note que es muy parecida a la


del FF S-R solo que ahora los estados de J=1 y K=1 s son validos.

Tabla de estado del FF J-K


J

Q+

De la tabla anterior se obtiene la siguiente ecuacin caracterstica mediante


mapas de Karnaugh:
. Este flip-flop es uno de los ms
comunes con reloj. El siguiente diagrama lo muestra con entrada para reloj:

Flip-Flop D (Delay)
El flip-flop D es uno de los FF ms sencillos. Su funcin es dejar pasar lo que
entra por D, a la salida Q, despus de un pulso del reloj. Es, junto con el FF JK, uno de los flip-flops mas comunes con reloj. Su tabla de estado se
muestra a continuacin:
D

Q Q+

De la tabla se infiere que la ecuacin caracterstica para el FF D es: Q+= D.


El siguiente diagrama de bloques representa este flip-flop.

Contadores Asncronos:
En la siguiente figura podemos observar la conexin de cuatro FF tipo J-K
para formar un contador asncrono de 4 BITS, comnmente conocido como
Contador de Rizo de 4 BITS.

Figura 1
El funcionamiento de este circuito se basa en cuatro puntos importantes:
1. Los pulsos de reloj slo son aplicados a la entrada CP (Clock, reloj) del
primer Fip-Flop. Teniendo en cuenta que es un FF tipo "J-K", y que
estas dos entradas se encuentran en un nivel alto (Conectadas a V+),
el FF realizar la funcin de complemento o "Toggle", conmutando sus
salidas con cada pulso de la seal de reloj. El cambio puede ser
controlado por transiciones positivas o negativas de la seal de reloj,
esto depende nicamente del tipo de entrada del FF.
2. La salida del primer FF (Primer BIT) acta como pulso de reloj para el
siguiente FF (Segundo BIT), y as sucesivamente hasta llegar al cuarto
FF. De esta manera se logra que un FF slo pueda cambiar de estado
cuando el anterior le proporcione la transicin correcta a su entrada.
3. Las salidas de los FF representan el nmero binario de 4 BITS,
Obteniendo del primer FF el LSB (Dgito menos significativo), y del
ltimo el MSB (Dgito ms significativo). Al comenzar la cuenta,
tericamente las salidas de los FF deben estar en cero, esto nos da e
nmero 0000, esto puede lograrse con las entradas de "Restablecer"
(RESET), las cules no son mostradas en el diagrama. La tabla 1,
muestra la secuencia de conteo desde el nmero 0000 al 1111.
4. Una vez que ha llegado el quinceavo pulso de entrada, el contador se
encontrar en la cuenta mxima para 4 BITS, es decir 1111, al llegar
el siguiente pulso, el contador volver a la posicin original de 0000,
Esto supone un ciclo completo del contador y se conoce como el
"reciclado" de la cuenta.
Este diseo de contador, es conocido como "Contador Asncrono", debido a
que los cambios de estado en los FF son asncronos con respecto a la seal
de reloj, es decir, no ocurren al mismo tiempo que cambia la seal de reloj.
El nico que obedece directamente a los cambios de la seal de reloj es el
primer FF.

Cambio del primer FF = Seal de reloj

Cambio del segundo FF = Primer FF + Seal de reloj

Cambio del tercer FF = Segundo FF + Primer FF + Seal de reloj

Cambio del cuarto FF = Tercer FF + Segundo FF + Primer FF + Seal


de reloj.

Esta configuracin nos permite observar que se produce un retraso en la


propagacin de la seal desde la entrada a la salida (Ya que existe un
pequeo tiempo de retraso cuando un FF cambia de estado, el cul
explicaremos a detalle ms adelante).
Este es el uno de los "defectos" de los contadores de rizo, debido al retraso
explicado anteriormente, este tipo de contadores tiene un lmite en la
frecuencia de reloj aplicada a su entrada, aunque los retrasos en los FF
modernos son muy pequeos (entre los 10 y los 40 nano-segundos), si se
aplica a la entrada una frecuencia muy alta, el contador no puede funcionar
de manera correcta.

Tabla 1

Contadores asncronos integrados en un solo chip.


Los ejemplos anteriores de circuitos discretos (todo hechos con FF) slo son
para ejemplificar la construccin del contador, en la prctica, son obsoletos
ya que se necesitan muchos integrados y espacio para crearlos.
En el mercado podemos conseguir diferentes tipos de integrados con
tecnologa TTL o CMOS con contadores de rizo internos, Uno de los ejemplos
ms
usados
es
el
74LS293.

En la figura 2, se encuentra el diagrama interno del integrado.


(Se toma por entendido que todas las entradas "J-K" estn en estado ALTO)

Figura 2

En este diagrama podemos observar una conexin muy parecida a la de la


figura anterior, el integrado cuenta con cuatro FF tipo "J-K", cada una de las
salidas de los FF representa un BIT, desde Q0 (LSB), hasta Q3 (MSB).
Cada uno de los FF cuenta con una entrada de reloj, pero en este caso,
solamente dos son accesibles desde el exterior, la entrada del primer FF (CP
0), y la del segundo FF (CP 1), esta configuracin nos permite utilizar los
ltimos tres FF como contador de tres bits y el primero por separado, o
utilizar
los
cuatro
bits
para
la
cuenta.
Todos los FF cuentan con una entrada de RESET, la cual se encuentra
conectada a una compuerta NAND de dos entradas, las cules son
accesibles desde el exterior (MR 1 y MR 2), de esta manera se puede logra
el reset del contador desde dos puntos diferentes.

Contadores Sncronos
Como vimos en los contadores asincronos, los contadores de rizo no pueden
ser utilizados para llevar cuentas precisas, cuando necesitamos la mayor
precisin posible, se deben utilizar los Contadores Sncronos o "Paralelos".
A diferencia de su contraparte el contador de rizo, el contador sncrono o
"Paralelo" lleva una conexin un tanto diferentes sobre los FF, esto puede
aumentar su complejidad, pero es la nica manera de obtener el menor
retraso posible para operar de manera confiable y alcanzar mayores
velocidades de conteo.
En los contadores paralelos, todos los FF cambian al mismo tiempo, lo que
reduce la propagacin a un solo valor (el tiempo que tarda en cambiar de
estado un solo FF)

La siguiente figura ilustra el circuito de un contador sncrono (Paralelo):

Figura 1

Al comparar el circuito sncrono y el asncrono, podremos observar


diferencias muy marcadas:
1. En este circuito, todas las entradas de reloj (CP) estn conectadas a
un mismo punto, logrando as que la seal de reloj sea la misma para
todos los FF del contador.
2. nicamente el primer BIT (FF) tiene sus entradas "J-K" conectadas a
V+, y por consiguiente, ser el nico que se complemente (Toggle)
libremente, los dems dependen de una combinacin en las salidas
para poder complementarse.
3. Es primordial el uso de otro tipo de circuitos digitales adems de los
FF, en este caso, un par de compuertas AND, una de dos entradas y
una de tres entradas.

Funcionamiento del circuito contador sncrono


Observemos por un momento la secuencia de conteo de este circuito:

Tabla 1
Como podemos observar en la grfica anterior, el primer BIT siempre
cambia de estado con cada pulso de reloj, el segundo cambia cada dos, el
tercero cada cuatro, y el cuarto cada ocho.
En los contadores asncronos, este efecto es automtico y no hay que
preocuparse por l, pero en el caso de los contadores sncronos, tenemos
que forzar a cada FF a complementarse de manera precisa y controlada
Para que este cambio se lleve a cabo, se utilizan las dos compuertas,
tomemos como ejemplo la compuerta de dos entradas, solamente cuando
sus dos entradas se encuentren en el estado alto (BIT 1 = 1 y BIT 2 =1), la
salida ser alta, y por lo tanto "J-K" del tercer FF tambin, al llegar el pulso
del reloj, este podr complementarse. Y en el caso de la compuerta de tres
entradas el caso es idntico, solamente cuando sus tres entradas sean
altas, su salida ser alta, y el cuarto FF podr cambiar.
En otras palabras, EL FF 1 se complementa sin ayuda alguna, ya que sus
entradas "J-K" le permiten hacerlo libremente, el segundo FF depende de la
salida del primero, el tercero depende de de los dos primeros, el cuarto de
los tres primeros, y as sucesivamente si le seguimos colocando ms BITS
(FF) al contador.
Los cambios en las entradas de las compuertas suceden con cada pulso del
reloj, de manera que mientras la transicin correcta llega, los FF que deban
complementarse ya estn "preparados" y responden inmediatamente a la
seal de reloj.
Ventajas de los contadores sncronos
La principal ventaja de este tipo de contadores sobre los asncronos radica
en que todos los FF sin importar cuntos sean, cambian al mismo tiempo,
sincronizados por la seal de reloj.
Una ventaja derivada de la primera es que el tiempo de propagacin se

reduce al mnimo, ya que el conteo slo debe propagarse por una o dos
compuertas y un FF (Ya que cambian al mismo tiempo, y no dependen de
otro FF para operar).
Por lo que el retardo de estos contadores va a ser mucho menor al de un
contador asncrono con el mismo nmero de FF (BITS).
Contadores sncronos de cuenta Ascendente/Descendente
Con anterioridad vimos como un contador asncrono "normal" (Conteo
ascendente) poda ser modificado para hacer el conteo descendente. En el
caso de los contadores sncronos es la misma mecnica.
La siguiente figura nos muestra un contador MOD 8, con controles
separados de cuenta ascendente/descendente.

Figura 1

El principio de operacin es el mismo, la diferencia es que tenemos dos


pines de control, cada uno va a ser activo en el estado alto, y por obvias
razones no pueden estar en el mismo estado al mismo tiempo, ya que el
contador puede producir errores o cuentas impredecibles.
SI mantenemos en el estado alto el pin "Cuenta ascendente" las seales de
cada FF que llegarn al siguiente sern las de las salidas "normales".
Si lo hacemos al contrario, las seales que sern usadas sern las de las
salidas "negadas". Produciendo la cuenta hacia arriba o hacia abajo.
Contadores sncronos con entradas de pre-establecer
Una gran necesidad en un circuito contador es la capacidad de poder
modificar la cuenta a voluntad del usuario, (de otra manera tendramos que
esperar a que llegara al nmero deseado de manera autnoma).
La gran mayora de circuitos contadores integrados en un solo chip cuentan

con uno o ms tipos de entradas de control para este fin.


La siguiente figura nos muestra un ejemplo de las mismas.

Figura 3

El funcionamiento del contador en general es el mismo que habamos visto


antes, ero con la ventaja de que podemos enviar el contador a un nmero
arbitrario en el momento que lo necesitemos.
Para este efecto, el nmero a cargar se pone en las entradas de datos de
carga en paralelo, en formato binario, y cuando lo necesitemos, lo nico que
tenemos que hacer es enviar un pulso a la entrada de activar carga, y el
nmero establecido con anterioridad ser enviado (cargado) a la salida.
Contadores sncronos (paralelos) integrados en un chip
Para evitar lo complejo y obsoleto de los contadores discretos (Circuitos con
FF y compuertas lgicas), se utilizan los contadores integrados en un solo
chip, en el mercado se puede conseguir una amplia gama de modelos con
diferentes caractersticas, como Nmeros MOD, entradas de preestablecimiento, etc.

La siguiente figura nos muestra el circuito integrado de la familia TTL


74LS193.
Un contador sncrono MOD 16 pre-fijable y reset asncrono y con salidas de
acarreo.

Figura 4
En la siguiente tabla se describen los nombres de cada uno de los pines

Tabla 2
Descripcin del funcionamiento de las entradas / salidas
Entrada CPU: Esta entrada slo responder a las TP (Transiciones
positivas) de la seal de reloj, se puede identificar claramente por la falta de
un crculo o una lnea debajo del smbolo de la entrada. Y su propsito es el
de enviar los pulsos de reloj para activar la cuenta Ascendente.
Entrada CPD: Esta entrada slo responder a las TP (Transiciones
positivas) de la seal de reloj, se puede identificar claramente por la falta de
un crculo o una lnea debajo del smbolo de la entrada. Y su propsito es el
de enviar los pulsos de reloj para activar la cuenta Descendente.
Entrada PL: Esta entrada slo ser activa al estar en el estado BAJO, se

puede identificar claramente por el pequeo crculo o una lnea debajo del
smbolo de la entrada. Y su propsito es el de enviar los pulsos para activar
la carga de un nmero paralelo pre-establecido.
Entrada MR: Esta entrada slo ser activa al estar en el estado BAJO se
puede identificar claramente por el pequeo crculo o una lnea debajo del
smbolo de la entrada. Esta entrada es la encargada de activar el RESET
general, enviando todas las salidas al estado BAJO, es decir, al nmero
0000.
Entradas D0 - D3: Estas entradas slo sern activas al estar en el estado
ALTO, se puede identificar claramente por la falta de un crculo o una lnea
debajo del smbolo de la entrada. SU propsito es el de albergar el nmero
binario paralelo que va a ser cargado al activar el pin PL.
Salidas Q0 - Q3: Las cuatro salidas del contador, desde el LSB (Q0), hasta
el MSB (Q3).
Salida TCU: Esta salida enviar un pulso cada vez que el contador se
recicle, en el modo de conteo ascendente.
Salida TCD: Esta salida enviar un pulso cada vez que el contador se
recicle, en el modo de conteo descendente.
En la siguiente tabla se explica las acciones que generan las diferentes
combinaciones en las entradas:

Tabla 3

Contador de anillo
Un tipo de contadores que funcionan de manera especial son los llamados
"Registros de corrimiento", el contador de anillo o "registro de corrimiento
circulante" es el ms sencillo de ellos.
Este nombre se toma de la manera en la que est conectado el circuito
contador, Cada FF transfiere el estado presente en su entrada al siguiente
FF con cada pulso de la entrada de reloj, y el ltimo FF regresa ese estado al

primero, cerrando as el "Anillo".

La siguiente figura nos muestra el circuito de un contador de anillo

Figura 5
La siguiente tabla nos muestra la secuencia que siguen los datos al pasar
por lo FF, esto suponiendo que el estado de cuenta inicial fuera de: Q3 = 1,
Q2=0, Q1=0, y Q0=0.

Tabla 4
En la grfica podemos observar el corrimiento de los datos sobre los cuatro
FF.
El nmero MOD de un contador de anillo puede ser tan grande como lo
necesitemos, slo se necesita agregar ms FF al anillo.
Aunque su uso es menos eficaz que el de los contadores normales, esta
configuracin sigue vigente gracias a que no es necesaria la decodificacin
de las salidas (Como sucede con los contadores asncronos y sncronos), la
salida decodificada es obtenida directamente de la salida del FF que
deseemos.
El contador Johnson

Haciendo una pequea modificacin al contador de anillo bsico, podemos


crear otro tipo de contador de anillo. El contador Johnson u de anillo
trenzado.
El circuito bsico es en esencia el mismo, el nico cambio que necesitamos
hacer es en la salida del ltimo FF (la que cierra el anillo con la entrada del
primer FF).
En vez de utilizar la salida "normal" para enviarla a la entrada del prime FF,
se toma la salida Negada.

Figura 6
La siguiente tabla nos muestra la secuencia que siguen los datos al pasar
por lo FF.

Tabla 5
Como podemos observar en la secuencia, el nmero MOD de un contador
tipo Johnson siempre ser el doble de los FF que lo conformen.
Este tipo de contadores est limitado a un nmero MOD que siempre ser
PAR.
Con esto termina este pequeo tutorial de los Contadores, espero que las
dudas hayan encontrado una respuesta satisfactoria, y que la informacin
aqu contenida sea de gran utilidad para el lector.