UNIVERSIDAD UPAGU

FACULTAD DE INGENIERIA INFORMATICA Y DE SISTEMAS

TITULO DEL TRABAJO

ARQUITECTURAS DE COMPUTADOR,
RISC,CISC y PC XT.

CURSO : ARQUITECTURA DE COMPUTADOR

INTEGRANTES
CHUQUIMANGO MORI; Jefferson Smith.
NOVOA SANCHEZ, Jorge Luis.
MARIN SALAZAR , Nick Jonathan.

CATEDRATICA
ING. LIZ VALDIVIA VARGAS

Cajamarca, abril 2015

|ARQUITECTURAS CISC & RISC

ARQUITECTURA RISC:
La Arquitectura RISC (complex instruction set computer); Breves Instrucciones De
Codificacion.

Debido a la introduccin de la microprogramacin (que permiti que los complejos

circuitos lgicos de la unidad de control se reemplazaran por una memoria con un
microprograma), se volvi mucho ms barato sustituir funciones que antes se realizaban
mediante una serie de instrucciones, por instrucciones ms complejas que entenda y
ejecutaba el microprograma. (Garca, 2007)
Instrucciones simples pueden ejecutarse en pocos ciclos de reloj/ciclos de reloj ms
cortos. Apropiado para la aplicacin de arquitectura segmentada. Potencialmente se
completara una instruccin por ciclo de reloj. Tamao de instruccin fijo simplifica
bsqueda y decodificacin. Un grupo pequeo de instrucciones (20%) ocupa la mayor
parte del tiempo de ejecucin de un programa ( 80%). Un conjunto de instrucciones
simples puede implantar tambin instrucciones complejas. (C, 2007)
Caractersticas principales de un procesador RISC:
Bsqueda previa de instrucciones
Segmentacin
Operacin superescalar / paralelismo a nivel de instruccin
CISC

RISC

Instrucciones multiciclo

Instrucciones de nico ciclo

Carga/almacenamiento incorporadas
en otras instrucciones

Carga/almacenamiento son
instrucciones separadas

Arquitectura memoria-memoria

Arquitectura registro-registro

Instrucciones largas, Cdigo

con menos lneas

Instrucciones cortas,
Cdigo con ms lneas

Utiliza memoria de microprograma

Implementa las instrucciones

directamente en hardware
Se aaden instrucciones nuevas slo si
son de uso frecuente y no reducen el
rendimiento de las ms importantes
Compiladores complejos

Se enfatiza la versatilidad del

repertorio de instrucciones
Reduce la dificultad de implementar
compiladores

Elimina microcdigo y la
decodificacin de instrucciones
complejas

ARQUITECTURA DEL COMPUTADOR PC/XT

La PC XT fue una mquina mejorada diseada para uso en los negocios. Tena 8 ranuras
de expansin y un disco duro de 10 megabytes; la PC original fracas estrepitosamente
en el mercado casero, pero fue extensamente usada en los negocios. El procesador an
era un Intel 8088 de 4.77 MHz y el bus de expansin de 8-bit ISA con arquitectura bus
XT.
El bus ISA:
El bus ISA (Industry Standard Architecture), fue el primer bus utilizado en los equipos
PC y XT de IBM como sistema de arquitectura abierta. Esto permiti en gran parte la
proliferacin de clones y la gran variedad de tarjetas de expansin e interface de bajo
costo que an se encuentran en el mercado. De los buses ISA hay dos versiones: el de 8
bits y el de 16 bits.

El bus ISA de 8 bits:

El bus ISA de 8 bits sali al mercado en el ao 1982 con el PC y luego se
conserv en los XT's. Este bus se encuentra en forma de conector en lnea de
doble lado y tiene 62 contactos, 31 por cada lado. Sus pines o contactos estn
numerados por un lado como A1 hasta A31 y por el otro lado como B1 hasta
B31. En la figura se muestra la estructura fsica, la numeracin y el nombre de
cada una
de
las
seales.

Como se puede observar, en una ranura o slot se encuentran el bus de datos, el bus de
direcciones, las seales de control y de reloj y los voltajes de alimentacin. Casi todas
estas seales van conectadas al microprocesador a travs de circuitos acopladores
(drivers o buffers) con el fin de protegerlo de posibles cortocircuitos o conexiones
equivocadas.
El bus ISA de 16 bits:
Con el avance de la tecnologa, las limitaciones del bus ISA de 8 bits se
evidenciaron rpidamente. Las seis interrupciones disponibles se coparon con la
unidad de disco flexible, el disco duro, los puertos seriales y el puerto paralelo,
dejando pocas posibilidades de expansin. As mismo, de los tres canales de
DMA, la unidad de disco y el disco duro ocupaban dos, quedando uno solo libre.
La capacidad de direccionamiento de solo 1 MB y el bus de datos de 8 bits
tambin se constituyeron en un cuello de botella, que haca los equipos muy
lentos para las nuevas aplicaciones generadas en el desarrollo de nuevo software.
Con la aparicin del microprocesador 80286 de 16 bits y los computadores AT
en 1984, se dise en forma muy inteligente un nuevo bus, el ISA de 16 bits, que
utilizaba en gran parte el bus anterior ISA de 8 bits agregndole un segundo
conector de 36 pines alineado con el primero con nuevas seales. De esta forma,
se podan utilizar la gran cantidad de tarjetas perifricas y de expansin que
existan en el mercado. En esencia se agregaron otros 8 bits de datos, ms
direcciones, cinco interrupciones y cuatro canales de DMA y algunas seales de
control. As mismo, se increment la velocidad a 8.33 MHz.
Vale la pena mencionar que el bus ISA de 16 bits o bus AT, fue ampliamente
utilizado por los fabricantes de clones y compatibles, revolucionando desde el
punto de vista de los precios, la industria de los PC's. Este bus todava se
encuentra en la mayora de los computadores personales fabricados actualmente,
ya que para l se fabrican una gran cantidad de tarjetas para perifricos y de
expansin.
El Microprocesador 8088:

La empresa IBM contrato la firma Intel para disear el sucesor del chip 8086, se
llama CPU 8088. Las primeras computadoras personales se introdujeron en el
mercado en 1981. Estas computadoras, que contaban con una capacidad de 16kb
de memoria, una unidad de cinta en forma de cassette, y un monitor monocromo
de color verde sin prestaciones grficas. Ya hace ms de 15 aos de este
acontecimiento.
Externamente, el chip 8088 solo usaba un formato de 8 bits para su bus de datos.
Pero internamente, trabaja con 16 bits, como el procesador 8086.
La CPU 8086/8088 fue equipada con un bus de direcciones de 20 bits, que el
permita seleccionar 2 elevado a la 20 ubicaciones de memoria en forma directa,
equivalente a 1 MB (1,048,576bytes), lo que defina el lmite fsico de la
memoria de este procesador. En sus inicios, en sus inicios funcionaba a una

frecuencia de reloj impresionante de 4.77MHz. Las computadoras XT eran

versiones mejoradas de las PC de IBM, con la incorporacin de un disco duro.
Ms adelante los modelos de Turbo XT compatibles, contaban con velocidades 8
MHz, 10 MHz e incluso 12MHz.
Comparado con la potencia disponible hoy en da, es difcil imaginar cual era la
utilidad de una computadora con un procesador 8086/8088. No obstante, el
software que se dispona aquellos das no precisaba mucha potencia. Incluso un
programa de tratamiento de textos reciente, como el programa Word 5.5 de
Microsoft, podra funcionar correctamente con una CPU 8088.
Puntos de inters del 8088:

Arquitectura interna de 16
bits
Soporta 1 MB de memoria

Aritmtica con signo y sin

signo de 8 y 16 bits, tanto
en binario como en decimal,
incluyendo multiplicacin y
divisin.
14 registros de 16 bits.

Interrupcin enmascarable y
no enmascarable.
24
modos
de
direccionamiento
de
operandos.
Acceso directo a memoria
Soporte

para

coprocesadores
de
bus
local.
Soporte para E/S mapeada
en memoria.
Operaciones de cadena.

Microprocesador 8088

Diagrama en bloque del microprocesador

8088

Definicin de las terminales del

microprocesador 8088

AD0

estas
patas
de direcciones de
ciclo del bus.
multiplexadas;
bits A0 A7 de
principio del ciclo
usan como el bus
del procesador.
esta informacin
direccin
se
(latched) y se
en la direccin
sistema.

AD7: Las seales de

transmiten informacin
memoria y E/S en cada
Estas seales estn
llevan los
direccin al
del bus, despus se
de datos
En la PC,
de
asegura
convierte
del bus del

A8 A15: Estas
lneas son la salida de
los
bits
A8 A15 de direccin
para memoria y E/S en cada ciclo del bus. No estn multiplexadas y permanecen
estables durante el ciclo del bus. En la PC, esta informacin de direccin se asegura
(latched) y se convierte en los bits A8 A15 de direccin del bus del sistema.
A16/S3 A19/S6: Al inicio de cada ciclo del bus para memoria, estas seales llevan los
bits A16 A19 de direccin de memoria. Durante el resto del ciclo, presentan el estado
interno del 8088. Cuando S6 es bajo, S5 da el estado de habilitacin de la bandera de
interrupcin, y S4 y S3 se codifican para decir cual registro de segmento se esta usando.
En la PC no se usa esta informacin de estado. Estas lneas se aseguran y se convierten
en los bits A16 A19 de direccin del bus del sistema.
CLK: Esta lnea proporciona la informacin de temporizacin para el 8088. En la PC,
esta lnea viene del reloj 8284.
RQ/GT0: Es una seal bidireccional usada por otros maestros de bus local para solicitar
el uso del bus local. En la PC, esta lnea se conecta a un enchufe de procesador auxiliar,
compatible con el coprocesador numrico 8087.
RQ/GT1: Realiza la misma funcin que RQ/GT0, pero tiene un nivel de prioridad ms
bajo. En la PC no se usa.
LOCK: Se activa por una instruccin de seguro (lock) y permanece activa hasta el final
de la siguiente instruccin. Se usa para indicar a otros maestros de bus que no deben
intentar ganar el control del bus. Debido a que el diseo de la PC no es de bus
multimaestro, esta lnea no se usa.

NMI: Esta lnea de entrada genera una interrupcin no enmascarable (nonmaskable).

En la PC esta entrada de peticin de interrupcin se usa para reportar errores de paridad
en la memoria de la tarjeta madre, acepta peticiones de interrupcin del enchufe del
procesador auxiliar, y acepta peticiones de dispositivos sobre el bus del sistema.
INTR: Esta seal de entrada es la de interrupcin mascarable. En la PC, se conecta al
controlador de interrupciones 8259A, el cual expande la entrada a 8 entradas de
interrupcin al sistema.
READY: Esta lnea de entrada se usa para insertar estados de espera en los ciclos del
bus del 8088 y, as, extender la longitud del ciclo. En la PC, esta lnea viene del reloj
8284A, el cual lo sincroniza con el reloj del sistema. La PC usa la funcin READY para
insertar un estado de espera en todos los accesos de puerto de E/S y DMA, y
proporciona una funcin de generacin de estados de espera en el bus del sistema.
RESET: Se usa para detener al microprocesador. En la PC, esta seal viene del reloj
8284A, el cual recibe su entrada de la fuente de energa del sistema. La fuente del
sistema genera una seal llamada energa buena, la cual indica que los niveles de
energa estn en niveles adecuados y el RESET se puede remover del 8088.

QS0 y QS1: Estas lneas de salida dan el estado de la cola de instruccin interna. En la
PC, estas lneas estn alambradas con el enchufe del procesador auxiliar de tal manera
que puede seguir el estado de la cola del 8088.
TEST: Este pin de entrada se prueba por la instruccin espera de prueba. Si esta en
bajo, la ejecucin continua; si esta en alto, el 8088 espera en un estado de ocioso hasta
que la pata va a bajo. En la PC, se alambra con la salida BUSY del 8087.
S0, S1 y S2: Estas salidas presentan informacin del estado que pertenece al tipo de
ciclo de bus que ser ejecutado. En la PC, estos bits se alambran al controlador de bus
8288, donde se decodifican. Las salidas decodificadas del 8088 se convierten en las
lneas de control del bus del sistema.

CONCLUSINES
Los avances y progresos en la tecnologa de semiconductores han reducido las
diferencias en las velocidades de procesamiento de los microprocesadores con
las velocidades de las memorias, lo que ha repercutido en nuevas tecnologas en
el desarrollo de microprocesadores. Hay quienes consideran que en breve los
microprocesadores RISC sustituirn a los CISC, pero existe el hecho que los
microprocesadores CISC tienen un mercado de software muy difundido.

 El microprocesador 8088 estaba construdo con unos 29 mil trasnsistores de la

famila CMOS, canal N, con conexiones entre s de 3 micras. Operaba a una
velocidad de 4.77 Mhz.
El 8088 constaba con 20 pines en el tamao del bus de direccin (desde A0 hasta
A20, los pines desde 0 al 7 y desde 16 al 19 estaban multiplexados).
Adems del PC/XT 5160 el micro 8088 fu utilizado en la PC/XT 370, la
3270PC, PCjr (lanzada por IBM en noviembre de 1983), entre otros. El
microprocesador 8088 fu desplazado por el micro 80286 lanzado en febrero del
1982.

Referencias Bibliograficas:
BUENAS TAREAS. (s.f.). Obtenido de BUENAS TAREAS:
http://www.buenastareas.com/materias/la-arquitectura-delcomputador-personal-ibm-pc-ibm-pc-xt-y-pc-at/0
C, P. V. (2007). Diseo de Sistemas Digitales . Obtenido de Diseo de
Sistemas Digitales :
http://www.ie.itcr.ac.cr/pvega/Project/Documents_SD/Handout
%20N3%20CISC%20y%20RISC.pdf
Garca, L. M. (21 de noviembre de 2007). Universidad Nueva Esparta.
Obtenido de Universidad Nueva Esparta:
https://www.google.com.pe/url?
sa=t&rct=j&q=&esrc=s&source=web&cd=5&cad=rja&uact=8&ved=
0CDIQFjAE&url=http%3A%2F%2Fclasev.net%2Fv2%2Fmod
%2Fresource%2Fview.php%3Fid
%3D19612&ei=ssg9VZ_pDIqnNo6rgZgM&usg=AFQjCNHpGjRbdXuZEf
d65LSbdsm6aBwpcQ
Hidalgo, J. I. (2009-2010). DACYA. UCM, AC,. Obtenido de Unversidad
Complutense de Madrid (Spain): www.Studymode.com
Snchez, E. (s.f.). Obtenido de
http://edsacom.pbworks.com/w/page/6935306/Reingenier%C3%ADa
%20Micro%2016%20Bits