Vous êtes sur la page 1sur 13

UNIVERSIDAD NACIONAL DE INGENIERIA

FACULTAD DE INGENIERIA ELCTRICA Y

INFORME FINAL
1.-Presente las mediciones efectuadas, en el circuito original y en una
hoja completa con todas las indicaciones

LABORATORIO DE CIRCUITOS ANALOGICOS


INFORME FINAL
Pgina 1

UNIVERSIDAD NACIONAL DE INGENIERIA


FACULTAD DE INGENIERIA ELCTRICA Y

2.-Trace la curva de transferencia Id. vs -Vgs, indicando los


puntos de operacion de la tabla llenada y las rectas de
polarizacin; obtenida de Vgs=-Id*Rs.
De la curva aproximar los datos del FET como son: Idss y Vpo.
Explique las observaciones que diera a lugar.

RECTAS DE POLARIZACION Y PUNTO DE


OPERACIN EN EL FET

Rs = 3.3K

Rs = 1k

Id(mA)

Id(mA)

Idds

Idds

0.636

Vpo

1.7

Vpo

-2.1

Rs=5.6k
= 5.6k

-1.7

Rs = 3.3k

Id(mA)

Rd

Id(mA)

Idds

Idds

5.98

Vpo

-0.8

LABORATORIO DE CIRCUITOS ANALOGICOS


INFORME FINAL
Pgina 2

2.05

Vpo

-1.6

UNIVERSIDAD NACIONAL DE INGENIERIA


FACULTAD DE INGENIERIA ELCTRICA Y

Con ello podemos construir el sistema de ecuaciones tomando


la figura 1 y figura 2 es decir cuando RS = 3.3.K Y RS = 1K:
Tenemos :
Vgs = -2.1 v
y Vgs = -1.7 v
Is = 0.63 mA

Is= 1.7 mA

Se sabe:

Is = IDSS (1-(Vgs/Vp))2

Entonces:

0.63 = IDSS ( 1+(2.1/Vp)2

(1)

1.7 = IDSS (1+(1.7/Vp))2

(2)

De donde

y como Vgs =-Is *Rs

IDSS = 12.08 (mA)


Vp

= -2.72

(v)

Por tanto podemos contruir la grafica de ID VS VGS:

LABORATORIO DE CIRCUITOS ANALOGICOS


INFORME FINAL
Pgina 3

UNIVERSIDAD NACIONAL DE INGENIERIA


FACULTAD DE INGENIERIA ELCTRICA Y

IS (mA)
12.08

Rs =5.6K
Rs =3.3K y Rd = 5.6k

5.98

Rs =1K

2.05

Rs =3.3K

1.7
0.63

-2.72

-2.1

-1.7

- 1.6

-0.8

VGS (v)

3.- Trace la curva de salida ID vs VDS, indicando los puntos de


operacin obtenidos. Indique la zona del transistor y la recta
de carga en cada caso
Tomando la malla formada por la fuente de 10 voltios, el
voltaje DS y las resistencias Rs y Rd:
10= (10+Rs)*ID +VDS (3)
Teniendo :

PUNTOS DE OPERACIN EN EL FET


Rs = 3.3K ID= 0.751-VDS*0.0751
0.90-VDS*0.09
Pto Q:
ID= 0.63 VDS=1.61(v)
VDS=-8.88(v)

Rs = 1k

ID=

Pto Q : ID=1.7
Id(mA)

Id(mA)

1.7
0.751
0.90

0.636

LABORATORIO DE CIRCUITOS ANALOGICOS


INFORME FINAL
Pgina 4
10

10

UNIVERSIDAD NACIONAL DE INGENIERIA


FACULTAD DE INGENIERIA ELCTRICA Y

1.6
1

Rs=5.6k
5.6k

-8.88

ID= 0.641-VDS*0.0641

Pto Q :

Rs = 3.3k

Rd =

La ecuacin a reemplazar se
vuelve :

ID=5.98 VDS=-83.2(v)10= (5.6+Rs)*ID +VDS

10= (9.9)*ID +VDS

PTO Q : ID = 2.05 VDS =


-10.295 (V)
Id(mA)

Id(mA)
5.98

2.05
1.01

0.641

-83.2

10

10.29

10

Con los datos obtenidos podemos bosquejar la grfica de ID VS VDS

LABORATORIO DE CIRCUITOS ANALOGICOS


INFORME FINAL
Pgina 5

UNIVERSIDAD NACIONAL DE INGENIERIA


FACULTAD DE INGENIERIA ELCTRICA Y

ID (mA)
Zona de Saturacin
Vgs = 0

IDSS=12.08

Vgs = -0.8

Zona Ohmica
Vgs = -1.6
Vgs = -1.7
Vgs = -2.1

Zona de Corte
1.61
Rs =3.3K

Vp = 2.7

8.88

10.225

Rs =1K Rs =3.3K y Rd = 5.6k

LABORATORIO DE CIRCUITOS ANALOGICOS


INFORME FINAL
Pgina 6

83.2
Rs =5.6K

VDS (V)

UNIVERSIDAD NACIONAL DE INGENIERIA


FACULTAD DE INGENIERIA ELCTRICA Y

COMPORTAMIENTO A GRAN SEAL DEL JFET.


Para analizar el comportamiento del JFET utilizaremos un transistor de
canal n, como el de la figura 1. Los resultados para el caso de canal p
son totalmente anlogos.
Se tomar como referencia la fuente y se aplicar una tensin VGS
entre puerta y fuente y una tensin VDS entre drenador y fuente. Para
garantizar la polarizacin en inversa de la unin puerta-canal es
necesario que VGS sea negativa y VDS positiva. La corriente de
drenador ID estar dirigida del drenador a la fuente y ser por tanto
positiva.
2.1 REGIN LINEAL.
Consideremos primero la situacin en que VDS << VGS de modo que
la anchura de la zona de vaciamiento depender esencialmente de
VGS siendo el efecto de VDS despreciable. En estas circunstancias, y
suponiendo la unin puerta-canal abrupta y unilateral, la anchura.

Siendo 0 el potencial de contacto de la unin. Adems, al ser una


unin unilateral, puede asumirse que la zona de vaciamiento se
extiende exclusivamente al canal, que es el lado menos dopado. Si d
es la anchura total del canal, la anchura efectiva xw, vendr dada
por:

La resistencia del canal R vendr dada por:


LABORATORIO DE CIRCUITOS ANALOGICOS
INFORME FINAL
Pgina 7

UNIVERSIDAD NACIONAL DE INGENIERIA


FACULTAD DE INGENIERIA ELCTRICA Y

La intensidad ID a lo largo del canal ser simplemente:

siendo G0 la conductancia del canal si no hubiera zona de


vaciamiento:

A partir de la ecuacin (4) se deduce que, para una tensin VGS fija,
el comportamiento del JFET es puramente resistivo, siempre y cuando
se mantenga el nivel de VDS pequeo. Este modo de operacin
corresponde a la zona lineal. La resistencia es mnima para VGS = 0 y
aumenta a medida que VGS se hace ms negativa, hasta llegar a un
punto en que se hara infinita para:

Este valor VT0 se denomina tensin umbral y corresponde al valor de


la tensin de puerta para el cual la zona de vaciamiento ocupa todo el
canal impidiendo la conduccin. Para tensiones de puerta iguales o
superiores en mdulo a la tensin umbral, la corriente de drenador es
nula y el dispositivo est en corte.
2.2. REGIN DE SATURACIN.
Consideremos ahora el caso en que VDS es suficientemente alta
como para afectar significativamente la anchura de la zona de
vaciamiento. Siendo VDS positiva, esto supone que la tensin de
polarizacin inversa en el drenador es mayor que en la fuente y por
tanto la zona de vaciamiento ser mayor, como se muestra en la
figura 1.
En general, habr un gradiente de potencial V(y) y supondremos que
la anchura de la zona de vaciamiento vara lentamente desde la
fuente hasta el drenador y que se ver afectada nicamente por
campos en la direccin x, pero no por campos entre renador y fuente
LABORATORIO DE CIRCUITOS ANALOGICOS
INFORME FINAL
Pgina 8

UNIVERSIDAD NACIONAL DE INGENIERIA


FACULTAD DE INGENIERIA ELCTRICA Y

a lo largo del eje y. Esta suposicin corresponde a la aproximacin


de canal gradual.
Ahora consideraremos un elemento del canal de anchura dy, con una
diferencia de potencial dV(y). La corriente ID en ese elemento
cumplir la siguiente relacin:

siendo ahora

sustituyendo la expresin de W(y) en la ecuacin (7) e integrando:

Para valores de VDS pequeos, la ecuacin 10 se reduce a la


expresin lineal deducida anteriormente, (ecuacin 4).
En la figura 3 se representa ID en funcin de VDS de acuerdo con la
ecuacin 10.

LABORATORIO DE CIRCUITOS ANALOGICOS


INFORME FINAL
Pgina 9

UNIVERSIDAD NACIONAL DE INGENIERIA


FACULTAD DE INGENIERIA ELCTRICA Y

IDS en funcin de VDS (aproximacin de canal gradual).


Se observa un mximo en la funcin para una tensin entre drenador
y fuente VDS,SAT
dada por:

Para este valor de la tensin entre drenador y fuente, se producira el


estrechamiento total del canal en el extremo del drenador y la
ecuacin 10 ya no sera vlida. El fenmeno que gobierna el
comportamiento del JFET en esta regin no se conoce con total
claridad. En algunos textos se argumenta que el canal no se estrecha
completamente, sino que su anchura se aproxima a un valor mnimo
lmite y que la conduccin se produce a travs de esa estrecha franja
del canal. En otros libros se cepta el estrechamiento total y la
formacin de una zona de vaciamiento que cerrara el canal.
Sin embargo, existira un campo elctrico en esa zona que permitira
que los ortadores
inyectados la atravesaran, permitiendo el paso de corriente.
En cualquier caso, una vez alcanzado el valor VDS,SAT, cualquier
aumento posterior de VDS se concentra en la zona de estrechamiento
total o estrechamiento lmite y la corriente ID no sigue aumentando,
sino que alcanza un valor mximo ID,SAT. En esta situacin el
transistor est en la regin de saturacin.
En realidad, al seguir aumentando VDS, la zona de estrechamiento
total aumenta su longitud, de modo que la resistencia del canal
efectivo disminuye, resultando un ligero aumento de la corriente ID.
Este efecto es anlogo al de acortamiento del canal del transistor
MOSFET.
La corriente de saturacin ID,SAT se obtiene sustituyendo el valor
VD,SAT de la ecuacin 11 en la ecuacin 10:

El valor mximo de ID,SAT se obtiene para VGS = 0 y se denomina


IDSS.
La representacin de ID,SAT/IDSS frente a VGS/VT0 se denomina
caracterstica de transferencia normalizada. La figura 4 muestra la
caracterstica de transferencia obtenida a partir de la ecuacin 12.
LABORATORIO DE CIRCUITOS ANALOGICOS
INFORME FINAL
Pgina 10

UNIVERSIDAD NACIONAL DE INGENIERIA


FACULTAD DE INGENIERIA ELCTRICA Y

Existe una ley cuadrtica emprica, ms sencilla, que se ajusta con


muy bien al comportamiento del JFET y que se utiliza en programas
de simulacin. Esta expresin se representa tambin en la figura 4
junto a la caracterstica de transferencia:

La figura 5 muestra las caractersticas de salida de un JFET.

1. Solucione el circuito dando el punto Q y la ganancia de


Tension. Explique las ventajas y desventajas que se logra.

Haciendo el analisis en DC:


Eliminamos las fuentes de tension en ac y analizamos hallando el
punto de operacin.

LABORATORIO DE CIRCUITOS ANALOGICOS


INFORME FINAL
Pgina 11

UNIVERSIDAD NACIONAL DE INGENIERIA


FACULTAD DE INGENIERIA ELCTRICA Y

Utilizando la formulas y desarrollabdo las ecuaciones llegamos a que:


Vgs = -1.64V
Id = 0.49mA
La ganancia de tension del circuito la hallamos haciendo el analisis en
ac eliminiancdo todas las fuentes de DC.

Del circuito podemos ver:


Vo=-gm*Vgs*((33*10)/43)k
Vo=-gm*Vgs*7.67k
Como Vgs = Vi que se aprecia claramente en el grafico:
Vo=-gm*Vi*7.67k
Vo/Vi = -gm*7.67
Savemos que gm depende de Idds y Vt.
LABORATORIO DE CIRCUITOS ANALOGICOS
INFORME FINAL
Pgina 12

UNIVERSIDAD NACIONAL DE INGENIERIA


FACULTAD DE INGENIERIA ELCTRICA Y
Idds: De las tablas de datos de este dispositivo se que que varia entre
4 10 mA, por lo que tomamos el valor promedio de 7mA.
Vt: de Los datos varian entre -0.5V y -4V entonces tomamos como
dato 2V.
Reemplazando todo eso en la formula de

|Vt2 IdIdss|

gm=

Resulta: gm = 1.85
Por lo tanto Vo/Vi = .14.205
En este resultado se ve qve que la amplificacion es negativa lo que
significa que se hace en sentido inverso o opuesto respecto a la seal
de entrada.

LABORATORIO DE CIRCUITOS ANALOGICOS


INFORME FINAL
Pgina 13