Académique Documents
Professionnel Documents
Culture Documents
Puntuacin:
Cuestiones: 1 punto cada una. Problemas: 3 puntos cada uno. Total: 10 puntos.
Cada cuestin incorrecta resta 0,25. Si se deja en blanco ni suma ni resta.
CUESTIONES
1) Sea un computador con 8 registros y tamao de instrucciones de 16 bits, El repertorio de instrucciones tiene 31
instrucciones de un operando con direccionamiento absoluto (directo a memoria) que permite acceder a un
rango de 2KBytes de memoria. Se quieren aadir instrucciones de dos operandos que admitan direccionamiento
directo e indirecto registro. Cuntas instrucciones se pueden aadir?
a) No se pueden aadir ms instrucciones
b) 16
c) 8
d) 4
2) Sea un procesador segmentado de cinco etapas que tiene las siguientes caractersticas: La deteccin de riesgo y
generacin de la parada la realiza en decodificacin. La resolucin de los saltos condicionales se realiza en
decodificacin. Los riesgos de control se resuelven mediante paradas en decodificacin. Dispone de lgica de
cortocircuito. Los riesgos de EDE se eliminan inhabilitando la escritura de la primera instruccin.
Ejecutamos en este procesador una aplicacin en la que hay:
Un 40% de riesgos de LDE, de los cuales el 20% son con load. Estos riesgos son siempre de instrucciones de
enteros.
Un 15% de riesgos de escritura despus de escritura
Un 30% de las instrucciones son saltos condicionales, de las cuales se toman el 50%
Calcular los ciclos por instruccin del procesador (CPI):
a) 1
b) 1,57
c) 1,42
d) Ninguna de las anteriores
3) Se tiene una CPU que dispone de 8 lneas de interrupcin INTRi con la siguiente prioridad: INTR1 < INTR2 < INTR3
< < INTR8. Estas lneas son enmascarables mediante 8 bits del registro de estado SR de la CPU (si el bit es 1 la
peticin est enmascarada y si es 0 est activa). De los bits de interrupcin del registro de estado, el ms
significativo corresponde a la lnea de interrupcin de mayor prioridad y el menos significativo corresponde al de
menor prioridad. En un momento dado el valor de la mscara de interrupciones es A4 (expresada en
hexadecimal)
bits de interrupcin
Bit 7
Bit 0
Si no se est atendiendo ninguna interrupcin y se activan las lneas INTR1, INTR4 y INTR6 a la vez. Qu peticin
ser atendida primero?
a) 6
b) 4
c) 1
d) Cualquiera de las anteriores
4) Sea un sistema de memoria que tiene una memoria principal con direcciones de 32 bits y tamao de pgina de
1024 Bytes y una memoria cache asociativa virtualmente accedida fsicamente marcada de 4 Kbytes que
contiene 8 conjuntos. Qu tamao tienen los bloques de la memoria principal?
a) 128 Bytes
b) 1024 Bytes
c) No lo podemos saber, faltan datos
d) Ninguno de los anteriores
PROBLEMAS
Problema 1
En un procesador segmentado ejecutamos el siguiente fragmento de cdigo:
Loop :
DIVD
ADDD
DIVD
ADDI
ADDD
LD
SD
MULD
ADDD
ADDD
SUBI
BNEZ
ADDD
SUBD
End:
SUBI
F0,F4,F2
F0,F2,F6
F8,F8,F2
R3,R3,#1
F2,F6,F8
F2,0(R3)
0(R5),F6
F2,F6,F8
F6,F8,F0
F0,F2,F2
R5,R5,#1
R5,Loop
F4,F2,F2
F6,F0,F0
R3,R3,#1
Se supone que:
Un dato se puede escribir en un registro y leer su valor en el mismo ciclo.
Se dispone de lgica de cortocircuito (forwarding).
Los saltos se resuelven en la etapa EX y se espera a que se resuelvan antes de lanzar la siguiente instruccin.
La deteccin de todo tipo de riesgos (estructurales y LDE) y generacin de paradas se realiza en la etapa de
decodificacin.
Los riesgos EDE se resuelven mediante inhibicin de escritura.
Inicialmente R5=1000.
Dos instrucciones no pueden acceder simultneamente a la etapa de acceso a memoria ni tampoco a la de
escritura en el banco de registros.
Se dispone de las siguientes unidades funcionales:
UF
FP ADDD/ SUBD
FP MULD
FP DIVD
INT ALU
Cantidad
1
1
1
1
Latencia
2
3
4
1
Segmentacin
S
S
No
No
Representar el diagrama instruccin-tiempo para la primera iteracin e indicar los cortocircuitos realizados as como
las paradas producidas y sus causas. A la vista del diagrama obtenido, indicar el nmero de ciclos por instruccin
(CPI) en rgimen estacionario.
Problema 2
Considerar un computador con una memoria principal de 128K bytes, direccionable en bytes, al que se dota de una memoria
cache de 1K bytes, con lneas de 64 bytes, y prebsqueda bajo fallo (en caso de fallo se trae el bloque que lo provoca y el
siguiente).
Sea la secuencia de acceso a memoria principal dada por las siguientes direcciones:
Dir1
Dir2
Dir3
Dir4
Dir5
Dir6
Dir7
a)
00011 001101000101
00001010010111111
00001010010000100
00100001110100001
00101010110101011
00101010111110001
10000000111001011
Mostrar la evolucin de la cach de etiquetas indicando los fallos, las prebsquedas y los aciertos que se producen
para una organizacin asociativa por conjuntos de 2 vas, con algoritmo de reemplazo LRU.
b) Cul es la tasa de fallos?
c) Cuntos reemplazamientos se han realizado?