Introduccin

Un Multiplexor (MUX) es un circuito combinacional al que entran

varios canales de datos, y slo salen los datos del que hayamos
seleccionado. Es decir, que es un circuito que nos permite
SELECCIONAR que datos pasan a travs de dicho componente. Es la
versin Electrnica de un conmutador rotatorio o llave selectora.
Supongamos, que hay dos tuberas (canales de datos) por el que
circulan distintos fluidos (datos). Una tubera transporta agua para
regar y la otra agua potable.
Estas tuberas llegan a una finca, en la cual hay una sola manguera
por la que va a salir el agua (la potable o la para regar), segn lo que
se seleccione en la llave de paso, la posicin 0 es para el agua
potable y 1 para regar.

Con este ejemplo es muy fcil entender la idea de multiplexor. Es

como una llave de paso, que slo conecta uno de los canales de datos
de entrada con el canal de datos de salida.

1.Definiciones
El multiplexor acta como un conmutador multiposicional
controlado digitalmente, donde el cdigo digital aplicado a las
entradas de seleccin controla cules entradas de datos sern
conmutadas hacia la salida.
Los Mux estn compuestos por Entrada de Datos
(las tuberas), Selector de Datos (llave de paso) y
las Salidas.

Ambos MUX tienen 4 canales de entrada de datos y para ello se

2
necesitan 2 bit de selector de datos ( 2 =4 , para poder

seleccionar los 4 canales posibles). Sin embargo, el del lado

izquierdo tiene 2 bit de entrada por canal y 2 bit de salida, el de la
derecha tiene 1 bit de entrada por cada canal y un bit de salida.

1.1. Mux con 1 Entrada de Seleccin

Es el que permite seleccionar entre dos
entradas de datos (S=0 y S=1)
Construyamos la tabla de verdad:
3
Son 3 entradas ( I 0 , I 1 , S ) , 2 =8
combinaciones

Si S = 0 entonces

F=I 0

Si S = 1 entonces

F=I 1

Por mapas de Karnaugh:

Reemplazando en la Funcin:

Si S=0 F=( 0 I 0 ) + ( 0 I 1 ) F=I 0

Si

S=1 F=( 1 I 0 ) + ( 1 I 1 ) F=I 1

La salida toma el valor de una de las entradas, depende del

valor que tome la entrada de seleccin.
La funcin F que describe el comportamiento de un
multiplexor con una entrada de seleccin, est descrita en la
siguiente tabla:

1.2. Mux con 2 Entradas de Seleccin

Como tiene 2 entradas de seleccin tiene 4 posibles
entradas de datos

(2 =4) . En total son 6 entradas, realizar

la tabla es algo dispendioso ya que

2 =64

posibles

combinaciones y el mapa de Karnaugh sera de 6 variables,

una forma ms simple de describir este MUX sera mediante
la siguiente tabla:

I0 , I1 , I2 o I 3

La salida del MUX valdr

variables de entrada

S0

S1

segn el valor de las

F=( S1 S0 I 0 ) + ( S1 S0 I 1 ) + ( S1 S0 I 2 ) + ( S1 S0 I 3 )

Verifiquemos, si

S 1=0

S 0=0

F=( S1 S0 I 0 ) + ( S1 S0 I 1 ) + ( S1 S0 I 2 ) + ( S1 S0 I 3 )
F=( 0 0 I 0 ) + ( 0 0 I 1 ) + ( 0 0 I 2 ) + ( 0 0 I 3 )
F=( 1 1 I 0 ) + ( 1 0 I 1) + ( 0 1 I 2) + ( 0 0 I 3 )
F=I 0

1.3. Mux con Entrada de Validacin

Los Mux pueden disponer de una entrada adicional llamada
de Validacin (Enable = E). Esta entrada funciona como un
interruptor. Si E = 1, el circuito funcionar normalmente;
pero si E = 0 el circuito sacar el valor 0 por todas sus
salidas, independiente de lo que llegue por sus entradas, se
dice que est deshabilitado.
Las entradas de validacin pueden ser de dos tipos: activas
en nivel alto activas en nivel bajo.

1.3.1. Entrada de validacin activa en alto

Si E=1 el multiplexor funciona normalmente, si E=0
entonces su salida ser 0 (estar desconectado).

Resumiendo la tabla queda:

Las x indica que cuando E=0, independiente de los

S0
S1
valores que tengan las entradas
y
la salida
siempre ser 0.
Y la ecuacin es:
F=[ ( S1 S0 I 0 ) + ( S 1 S 0 I 1 ) + ( S 1 S 0 I 2 ) + ( S1 S0 I 3 ) ] E

1.3.2. Entrada de validacin activa en bajo

Si E=0 el multiplexor funciona normalmente, si E=1
entonces su salida ser 0 (estar desconectado).

Y la ecuacin es:
F=[ ( S1 S0 I 0 ) + ( S 1 S 0 I 1 ) + ( S 1 S 0 I 2 ) + ( S1 S0 I 3 ) ] E

1.4. Extensin de Multiplexores

Es poder obtener multiplexores ms grandes a partir de
otros ms pequeos. La extensin puede ser aumentando el
nmero de entradas o aumentando el nmero de bits por
cada canal de datos.

1.4.1. Aumento del nmero de Entradas

Necesitamos un multiplexor de 8 canales, pero slo
disponemos de varios Mux de 2 canales:

La solucin es conectarlos en cascada. Primero

colocamos una columna de 4 multiplexores de dos
entradas, para tener en total 8 entradas. Todas las
entradas de seleccin de esta primera columna se
unen (la representamos mediante una lnea vertical
que une la salida S de un multiplexor con el de abajo).

A continuacin colocamos una segunda columna de 2

multiplexores de 2 entradas, tambin con sus entradas
de seleccin unidas. Finalmente colocamos una ltima
columna con un nico multiplexor de 2 entradas.
La entrada de seleccin de los multiplexores de la
primera columna tiene un peso de 0, la segunda un
peso de 1 y la ltima un peso de 2.

Por ejemplo: seleccionamos el canal 6, se introduce

el nmero 6 en binario en las entradas de Seleccin (
S 2=1
S 1=1
S 0=0
,
y
). Por los Mux de la primera
columna se introduce 0 y sacan por sus salidas lo
I0
I2
I4
I6
que hay en las entradas
,
,
,
. Por la
entrada de seleccin de los Mux de la segunda
columna se introduce un 1 por lo que se estn
I1
seleccionando las entradas de los canales
y la
salida de estos Mux sern

I2

I6

; y en la entrada

del Mux de la tercera columna se ingresa un 1 lo que

I
I
elige su entrada 1 y la salida final es 6 .

Por ejemplo: construir un multiplexor de 16 entradas

usando multiplexores de 4.

1.4.2. Aumento del nmero de bits por canal

Los Mux se conectan en paralelo. Se necesita construir
un multiplexor de dos canales de entrada, cada uno de
ellos de 2 bits, y para ello disponemos de
multiplexores de 2 canales de un bit:

Utilizaremos dos multiplexores de los que tenemos,

A
B0
uno por cada bit de salida ( 0 y
). Como los
canales en el nuevo multiplexor son de 2 bits,
necesitaremos 2 multiplexores (uno para cada bit). A
un Mux van los bits de menor peso de los canales de
entrada y al otro los de mayor peso. Las entradas de
seleccin de ambos estn unidas:

Si tenemos S=0, las salidas son:

Z 0 =A 0

Z 0 =B 0

Z 1= A 1

Si tenemos S=1, las salidas son:

Z 1=B1

Ejemplo: construir un multiplexor de 4 canales de 4

bits, usando multiplexores de 4 entradas de 1 bit.

Necesitaremos 4 multiplexores de los que tenemos, a

cada uno de los cuales les llegan los bits del mismo
peso de los diferentes canales. Por el primer
A0
B0
multiplexor entran los bits de menor peso (
,
,
C0
B3

y
,

D0
C3

) y por el ltimo los de mayor peso (

y

D3

las conexiones:

A3

). En el dibujo no se muestran todas

1.5. Xxxxxxxxxxxxxxxxxxxx

2.Implementacin practica de un multiplexor

4x1
Variables de Entrada:
D4, D3, D2, D1, C2, C1
(C1 y C2 son las variables de control o seleccin)

Variables de Salida:
S

Tabla de Verdad

0
1
2
3
4
5
6
7
8
9
1
0
1
1
1
2
1
3
1
4
1
5
1
6
1
7
1
8
1
9
2
0
2
1
2
2
2
3
2
4
2
5

D
4
0
0
0
0
0
0
0
0
0
0

D
3
0
0
0
0
0
0
0
0
0
0

D
2
0
0
0
0
0
0
0
0
1
1

D
1
0
0
0
0
1
1
1
1
0
0

C
B
0
0
1
1
0
0
1
1
0
0

C
A
0
1
0
1
0
1
0
1
0
1

S
0
0
0
0
1
0
0
0
0
1

2
6
2
7
2
8
2
9
3
0
3
1
3
2
3
3
3
4
3
5
3
6
3
7
3
8
3
9
4
0
4
1
4
2
4
3
4
4
4
5
4
6
4
7
4

8
4
9
5
0
5
1
5
2
5
3
5
4
5
5
5
6
5
7
5
8
5
9
6
0
6
1
6
2
6
3

Diagramas de Karnaugh

Formas Normales

Forma normal disyuntiva (min trminos)

S: 4, 9, 18, 35

Forma normal conjuntiva (max trminos)

S: 0, 1, 2, 3, 5, 6, 7, 8, 10, 11, 14, 15, 16, 17, 19, 21, 23, 24,
27, 31, 32, 33, 34, 37, 38, 40, 42, 46, 48, 49, 53, 56

Trminos Irrelevantes
S: 12, 13, 20, 22, 25, 26, 28, 29, 30, 36, 39, 41, 43, 44, 45, 47, 50,
51, 52, 54, 55, 57, 58, 59, 60, 61, 62, 63

Expresiones SOP simplificadas

S=( D 1 C 2 C1 ) + ( D 2 C2 C 1 )+ ( D3 C 2 C 1 ) + ( D 4 C 2 C 1 )

Expresiones POS simplificadas

S=( D 1+C 2+C 1 ) ( D 2+C 2+ C1 ) ( D 3+ C 2+C 1 ) ( D 4+ C 2+ C 1 )

3.dfdfdf