Vous êtes sur la page 1sur 20

Introduction aux PSoCs

Les convertisseurs A/N dans les circuits PSoC ;


les convertisseurs Delta-Sigma
I. Introduction
La plupart des applications dveloppes autour des PSoCs utilisent un convertisseur
analogique / numrique (CNA ou ADC) (ADC) ou/et un convertisseur numrique / analogique
(CAN ou DAC).
PSoC Designer propose une douzaine d'ADCs qui diffrent par leur rsolution, leur vitesse
d'chantillonnage, leur rapport signal sur bruit (SNR), et les ressources quils mobilisent, rpartis en 3
types principaux. Nous nous limiterons ici la prsentation des convertisseurs delta-sigma
(DelSig), qui prsentent les caractristiques les plus intressantes, notamment en ce qui
concerne la frquence de conversion maximum.
Ces ADCs s'implantent dans les blocs capacits commutes et ils sont conus pour
convertir les signaux centrs sur la masse analogique AGND et compris entre les
tensions de rfrence basse et haute.
Nous allons commencer par rappeler les principes gnraux de la conversion analogique / numrique.

I.1. Principes de la conversion analogique / numrique


La conversion analogique-numrique est une opration qui comporte deux tapes, la quantification et
le codage.
la quantification transforme un signal analogique continu en une suite finie d'tats
discrets. Chaque numro d'tat N reprsente ainsi un intervalle de valeurs analogiques de largeur
QN, appel pas de quantification ou quantum. Lorsque les pas de quantification sont tous gaux
(c'est de loin le cas le plus frquent), la quantification est dite uniforme ;
le codage consiste associer un mot binaire chacun des tats prcdents.

Thierry BRU

Page 1

30/09/2011

Introduction aux PSoCs

Caractristique de transfert dun quantificateur uniforme idal 8 tats de sortie


si on prcise le code binaire des tats (dans l'exemple choisi, ce code est le code binaire naturel), c'est
aussi celle d'un convertisseur analogique-numrique de 3 bits.
la plage de conversion ou tendue de mesure (E M) pour ce quantifieur va de O VREF. La
pleine chelle (PE) est aussi VREF.
la rsolution du quantifieur est souvent dfinie comme tant le nombre n de bits utiliss pour
couvrir l'ensemble des tats de sortie.
dans le cas du code binaire naturel n bits, il y a 2n-1 niveaux analogiques de dcision dans la
caractristique de transfert, qui correspondent aux valeurs de la grandeur analogique conduisant un
changement de valeur numrique
en prenant VREF = 8 V, ces valeurs sont (1, 2, , 7)
le mme code est obtenu lintrieur dun intervalle de valeurs analogiques. L'erreur qui en rsulte,
appele erreur ou bruit de quantification, est une fonction en dents de scie de la grandeur
analogique.
le quantum, dont dpend l'indtermination maximale, est gal au LSB :
q = (Etendue de mesure / Nbre dtats de sortie)
q = (Etendue de mesure / 2n)
q = 1 V dans notre exemple
la rsolution (relative) est souvent dfinie comme le rapport quantum / Etendue de mesure :
r = q / EM = 1 / 2n

Thierry BRU

Page 2

30/09/2011

Introduction aux PSoCs


I.2. Principes de la conversion numrique / analogique

Caractristique de transfert d'un convertisseur numrique-analogique de 3 bits travaillant dans le


code binaire naturel
chaque mot numrique d'entre fournit une unique valeur analogique de sortie qui peut
tre un courant ou une tension, exprime ici comme une fraction de la pleine chelle
(PE).
on peut encore dfinir un pas de quantification q, rapport de l'tendue de mesure de la grandeur de
sortie au nombre d'tats numriques l'entre : q = PE / 2n
la tension de sortie analogique scrit alors :
Va = q N = (PE / 2n)
on peut remarquer quavec ces dfinitions, la tension de sortie natteint jamais tout fait PE

I.3. Les principaux codes utiliss par les CAN et les CNA
On peut distinguer deux grandes catgories de codes
les codes unipolaires qui sont utiliss lorsque la grandeur analogique garde un signe constant ;
les codes bipolaires qui sont utiliss lorsque la grandeur analogique peut tre de signe
quelconque.
Le code unipolaire le plus utilis est le code binaire naturel.

Thierry BRU

Page 3

30/09/2011

Introduction aux PSoCs

Le code bipolaire le plus utilis est le code complment 2. On utilise aussi le code binaire
dcal.

Thierry BRU

Page 4

30/09/2011

Introduction aux PSoCs


I.4. Spcifications des CAN et des CNA
Prcision statique (dpend de la temprature)
Les erreurs sont exprimes en LSB, en unit de la grandeur analogique, en % ou en ppm (parties par
million) de la pleine chelle.
Pour un convertisseur binaire naturel 8bits, de pleine chelle 10 volts : 1 LSB = 39,1 mV = 0,391 % de
pleine chelle= 3 906 ppm.
La prcision statique peut tre dcrite en termes de 4 erreurs :
dcalage (offset),
gain,
linarit
et linarit diffrentielle,
qui se traduisent par des carts de la caractristique de transfert par rapport aux lois
idales envisages au paragraphe prcdent.
La prcision absolue d'un CNA est l'cart entre la sortie analogique relle et la sortie idale pour une
entre numrique donne.
La prcision absolue d'un CAN pour un code de sortie donn est l'cart entre l'entre analogique
thorique et l'entre relle conduisant ce code ; puisque le mme code est obtenu pour tout un
intervalle de valeurs analogiques , les entres prendre en compte sont les points milieux de
l'intervalle thorique et de lintervalle mesur.
Caractristiques dynamiques
La principale est la frquence maximum de conversion, li au temps de conversion, qui dpend
lui-mme de la technologie utilise dans le convertisseur. Elle sexprime en chantillons par
seconde (sample ou ks /s).
Les convertisseurs delta-sigma sont des convertisseurs surchantillonnage, c'est--dire
quun premier chantillonnage est ralis une frquence beaucoup plus leve que la frquence de
conversion finale

II. Tensions de rfrence et gammes des ADCs dans les PSoCs


II.1. Masse analogique (Analog Ground AGND)
Les circuits mixtes PSoC utilisent une alimentation unique VDD de valeur 3.3 ou 5 volts. Ils
ne peuvent donc traiter que les signaux positifs par rapport la borne ngative de
l'alimentation, VSS.
Or, la plupart des signaux analogiques prennent successivement des valeurs positives et
ngatives autour de la masse ou d'une certaine rfrence : une masse artificielle est donc
construite sur la puce, un potentiel compris entre 0 et VDD, de faon fournir une
rfrence autour de laquelle les signaux des deux polarits peuvent varier ; cette
rfrence est appele Masse Analogique (Analog Ground ou AGND).
Thierry BRU

Page 5

30/09/2011

Introduction aux PSoCs


La valeur la plus "logique" donner cette masse analogique (pour disposer d'une excursion
maximale autour de cette valeur) est videmment la demi-tension d'alimentation VDD ; les
circuits PSoC proposent cependant d'autres possibilits.

II.1. BandGap
Il est important de disposer, dans de nombreuses applications, d'une rfrence de tension
dont la valeur ne varie que peu avec la tension d'alimentation et la temprature.
Le terme "BandGap" fait rfrence la diffrence d'nergie entre les bandes de valence et
de conduction dans un matriau semiconducteur. Il dsigne dans l'univers PSoC une
rfrence de tension de 1.3 V (tension aux bornes de 2 diodes), variant trs peu avec la
temprature et la tension d'alimentation.

II.3. Gnration et choix des rfrences


En plus de la masse analogique AGND, on trouve dans les PSoCs une rfrence haute RefHI situe
un potentiel suprieur celui de la masse analogique et une rfrence basse RefLO, dont le
potentiel est lui infrieur celui de la masse analogique. Elles sont gnres par un bloc
spcial (reference block), par addition et soustraction au potentiel de la masse de tensions de rfrence,
l'aide d'amplificateurs oprationnels.
Ces rfrences sont utilises principalement pour fixer les gammes de tensions des CAN et
des CNA. La gamme est la diffrence ente les valeurs maximum et minimum qui peuvent
tre converties par l'ADC.
Dans les PSoCs, cette gamme est fixe l'aide de paramtres dont on peut slectionner les valeurs :
la masse analogique AGND (Analog Ground) : VBG (BandGap), 2VBG, Vdd/2 ou la tension
d'origine externe applique sur la broche 4 du port 2 ;
l'excursion maximale autour de la masse analogique (gamme) qui correspondra aux
combinaisons binaires minimum et maximum des CAN et CNA : Vdd/2 ou VBG ou 1.6 VBG
ou la tension d'origine externe applique sur la broche 6 du port 2.
Ces paramtres sont choisis dans la fentre des
ressources globales de PSoC Designer dans l'onglet
Ref Mux comme illustr la figure ci-contre.
Ces slections sont illustres de faon graphique la figure
ci-aprs ; la partie gauche correspond une tension
d'alimentation de 3.3 V, la partie droite une tension
d'alimentation de 5 V. Certaines valeurs de potentiels de
masse et de rfrence sont adaptes aux deux valeurs des
tensions d'alimentation.
Slection des rfrences

Thierry BRU

Page 6

30/09/2011

Introduction aux PSoCs

Diffrentes valeurs possibles de la masse et de la rfrence fixant la gamme


Les entres/sorties des convertisseurs numriques / analogiques (CNA ou CAN) sont chelonnes entre les
valeurs des tensions de rfrence. Les sorties des DACs devant piloter des charges externes doivent
pralablement passer par des buffers de sortie analogiques. Ces buffers de sortie analogiques ne sont
pas "rail to rail" et prsentent des tensions de dchet d'environ 0.4 V au dessus de VSS et de
0.6 V en dessous de VDD.
Les signaux qui sont bass sur des tensions absolues, comme les surveillances de tension
d'alimentation et les capteurs dports, utilisent gnralement une rfrence base sur les bandgap internes
du PSoC. Ceci inclut la rfrence 2*VBG +/- VBG (1.3 to 3.9V) pour les signaux diffrentiels ou
rfrencs la masse analogique et VBG +/- VBG (0 to 2.6V) pour les systmes aliments en
3.3V avec des signaux rfrencs Vss.
Les signaux fournis par des capteurs ou des systmes dont la sensibilit est dtermine par la
tension d'alimentation utilisent gnralement la rfrence Vdd/2+/-Vdd/2, de sorte que
lorsque la tension d'alimentation change, la gamme de l'ADC change avec elle.

Thierry BRU

Page 7

30/09/2011

Introduction aux PSoCs


Selection

VDD/2 +/- BandGap

VDD /2 +/- VDD /2

Gamme de tension
1.2V 3.8V pour VDD =5.0V
0.35V to 2.85V for VDD =3.3V

0.0V 5.0V pour VDD =5.0V


0.0V 3.3V pour VDD =3.3V

BandGap +/BandGap

0.0V 2.60V pour VDD =5.0V

1.6*BandGap +/1.6*BandGap

0V 4.16V pour VDD =5.0V

2*BandGap +/BandGap

1.3V 3.9V pour VDD =5.0V

2*BandGap +/- P2[6]

Application

0.0V 2.60V pour VDD =3.3V

Non valide pour VDD =3.3V

Non valide pour VDD =3.3V

2.60-P2[6] 2.60+P2[6] pour


VDD =5.0V
Non valide pour VDD =3.3V

P2[4] +/- BandGap

P2[4] +/- P2[6]

P2[4]-1.30V P2[4]+1.30V pour


VDD =5.0V
P2[4]-1.30V P2[4]+1.30V pour
VDD =3.3V quand P2[4]<1.8V

0.3V 4.4V pour VDD =5.0V


0.4V 2.8V pour VDD =3.3V

Systmes utilisant des capteurs diffrentiels ou effectuant des mesures


en couplage AC dans lesquels les valeurs absolues des tensions sont
mesures. Un bon exemple en est celui du traitement des signaux audio.
Systmes utilisant des capteurs dont les sorties sont proportionnelles
la tension d'alimentation et qui ncessitent des CAN dont la
gamme des valeurs d'entre suit les variations de la tension
d'alimentation. Les capteurs de pression connects la tension
d'alimentation VDD en sont un bon exemple.
Les systmes ncessitant des mesures absolues (i.e., indpendantes de
la tension d'alimentation) utiliseront cette configuration. Les mesures de
tension de batterie ou de surveillance de tension d'alimentation en
sont un exemple.
Cette configuration sera utilise pour les systmes ncessitant des
mesures absolues avec une gamme plus grande que 2*BandGap
pleine chelle. Notons que 4.16 volts est trs prs de 1 mV par bit pour les
systmes 12-bits.
Utilis pour des systmes oprant sur une gamme de valeurs limite
autour d'un potentiel fixe ; communment utilis pour les mesures de
temprature par rsistance ou thermistance (voir note d'application
Cypress AN2017).
Utilis dans les systmes ralisant des mesures absolues avec une
gamme de tension spcifie par l'utilisateur, typiquement pour
obtenir une plus grande sensibilit autour de la masse. La limite dans
ce cas vient du cumul des tensions d'offset dans la generation de la
reference, qui impose la reference choisie par l'utilisateur d'tre plus
grande que 0.5V.
Utilis dans les systmes ralisant des mesures absolues autour d'un
potentiel de masse analogique spcifi par l'utilisateur, typiquement
lorsque le capteur dlivre aussi une rfrence spcifique voisine de
la demi-tension d'alimentation et que ce niveau est un lment essentiel
de la calibration du systme.
Permet l'utilisateur de spcifier et de fournir de faon externe
la fois la valeur de la masse analogique et celle de la gamme.
Typically, this is for systems where the analog ground is set at a specific
offset and the user needs a limited range for ADC inputs with higher
resolution. The resolution limit is set by the offset error contribution in the
reference generator.

Slection de la masse analogique et de la gamme en fonction de l'utilisation des convertisseurs

Thierry BRU

Page 8

30/09/2011

Introduction aux PSoCs


III. Caractristiques gnrales des ADCs PSoC
III.1. Nombre de bits (aussi appel rsolution)

Options de rsolution des ADCs dans les PSoCs

III.2. Frquence ou taux ou rythme d'chantillonnage


La vitesse d'chantillonnage reprsente
le nombre de donnes que l'ADC
fournit pendant une seconde. Le
rythme de dclenchement doit tre
infrieur

la
frquence
d'chantillonnage maximum. Le taux
d'chantillonnage
s'exprime
en
"chantillons par seconde" et non en
Hz.
La limite pratique en ce qui
concerne les PSoCs rside dans
la possibilit d'avoir le temps de
faire quelque chose des donnes
fournies par l'ADC. Les 4 MIPS
(millions d'oprations par seconde) du
Taux de conversion maximum pour les diffrents types de
microcontrleur des PSoCs ne
CA/N en fonction du nombre de bits
permettent pas de raliser un
traitement parallle de plusieurs canaux avec des rsolutions suprieures 8 bits.

Thierry BRU

Page 9

30/09/2011

Introduction aux PSoCs


On constate que la vitesse de conversion diminue lorsque le nombre de bits augmente. Les
convertisseurs les plus rapides sont les delta-sigma (delsig) avec l'option "modulateur
d'ordre 2" (DS_2) ; en 8 bits, elle est alors de 60 000 sample/s.

IV. Modulateurs Delta Sigma dans les PSoCs


IV.1. Principe
Les ADCs incrmentaux (ADCINC) et Delta Sigma (DelSig) que l'on trouve dans les PSoCs
utilisent tous un modulateur analogique delta-sigma d'ordre 1 ou 2 utilisant des blocs
capacits commutes configurs de faon obtenir un fonctionnement de type intgrateursoustracteur (voir figure ci-dessous).

Modulateur analogique / numrique Delta-Sigma du 1er ordre


La tension d'entre VIN est suppose voluer dans un intervalle contenu dans [Vref-, Vref+].
Les interrupteurs autour de la capacit de contre-raction CF ne lui permettent pas de se dcharger, sauf
lors de la phase de reset initiale, d'o le fonctionnement de type intgrateur. Un comparateur
transforme la tension de sortie analogique VOUT du montage en un signal logique, qui sert
de deuxime bit de slection d'entre d'un multiplexeur.
La valeur de la tension applique sur l'entre inverseuse pendant la phase 2 est fournie par la sortie du
multiplexeur et vaut soit Vref+, soit Vref-, suivant la valeur du bit de slection du multiplexeur, qui dpend
elle-mme de VOUT :
lorsque la sortie VOUT est positive (par rapport AGND), la sortie du comparateur est au
niveau haut , entranant la slection de Vref+ en sortie du multiplexeur et il y alors intgration de
[Vin - Vref+] pendant la dure de cette phase ; cette tension tant toujours ngative, la tension
analogique de sortie VOUT va donc diminuer ;
lorsque la sortie VOUT est ngative (par rapport AGND), la sortie du comparateur est au
niveau bas , entranant la slection de Vref- en sortie du multiplexeur et il y alors intgration de
[Vin - Vref-] pendant la dure de cette phase ; cette tension tant toujours positive, la tension
analogique de sortie VOUT va donc augmenter ;
Thierry BRU

Page 10

30/09/2011

Introduction aux PSoCs


La raction ralise par le comparateur fait que la tension de rfrence slectionne tend
augmenter la tension de sortie Vout lorsque cette dernire est ngative (infrieure au
potentiel de la masse analogique VAGND) et diminuer cette tension de sortie
lorsqu'elle est positive (suprieure au potentiel de la masse analogique VAGND).
Il s'agit donc d'une raction ngative (ou contre-raction) qui tend faire varier Vout vers
0. Ce circuit est appel modulateur Delata-Sigma parce que :
la rfrence slectionne en sortie du multiplexeur suivant la valeur de la sortie analogique VOUT
est soustraite de l'entre VIN pour gnrer une diffrence (delta) ;
cette diffrence est accumule (sigma) par l'intgrateur analogique ;
le comparateur convertit la sortie de l'intgrateur analogique en un niveau logique (modulateur).
Ce circuit est donc un circuit mixte analogique/numrique, qui peut tre utilis pour raliser de
nombreuses fonctions plus complexes.
Dans les modulateurs d'ordre 2, un second bloc modulateur est ajout ; ceci augmente le
gain effectif de l'intgration et amliore le rapport signal sur bruit. Ceci permet alors,
dans les CAN qui les utilise, une rduction du taux de dcimation et une augmentation
correspondante du rythme d'chantillonnage pour une rsolution donne.

IV.2. Mise en quation (non indispensable pour la suite)


En supposant que :
la condition

initiale est Vout = 0,

le cycle de commutation des switches est ralis "n" fois,


pendant ces n cycles, la tension VIN peut tre considre comme constante,
sur ces n cycles, la sortie du comparateur est "a" fois l'tat haut,
Alors l'volution de Vout peut tre dcrite par l'quation :

VOUT

CA
C
C
nVIN A aVref A n a Vref
CF
CF
CF

Si de plus les rfrences Vref+ et Vref- sont gales en valeur absolue et de signes opposs, on
peut exprimer Vin en fonction de Vout et de Vref sous la forme suivante :

VIN Vref

2a n 1 V
n

OUT

CF
CA

Comme on vient de l'indiquer, la raction ngative ralise par le comparateur fait voluer Vout
vers 0 chaque cycle. Cela rend Vout infrieur (CA/CF).Vref. Au fur et mesure que n devient
plus grand, la contribution de Vout dans l'quation prcdente devient de plus en plus
ngligeable. Ceci permet d'crire l'quation simplifie suivante :

Thierry BRU

Page 11

30/09/2011

Introduction aux PSoCs

On peut donner de cette quation l'interprtation suivante : on peut avoir une valeur de Vin sous
forme numrique en comptant le nombre de fois "a" o la sortie du comparateur est
l'tat haut dans une squence de longueur n cycles des switches. Plus la priode de mesure,
c.a.d le nombre de cycle d'observation n, est grande, meilleure est la rsolution de la mesure de tension.
On peut galement dfinir la densit de "1" dout de la sortie par : dout

a
.
n

Cette densit s'exprime en fonction de Vin et de Vref sous la forme : dout

Vin Vref
.
2.Vref

Cette densit tend vers 0 quand Vin tend vers Vref et vers 1 quand Vin tend vers + Vref.

IV.3. Construction d'un modulateur Delta-Sigma dans un PSoC (non


indispensable pour la suite)
Crez un nouveau projet (langage C, CY8C29466-24PXI), puis slectionnez, placez et paramtrez les
composants suivants.
PGA "Buffer"
Slectionnez et placez dans le bloc analogique ACB02 un PGA :
renommez le Buffer ;
fixez son gain 1 ;
reliez son entre P0_1 et renommez la DelSigModIn.
DigBuf
Slectionnez et placez dans le bloc numrique DBB00 un buffer numrique :
reliez son entre 1 (Input 1) au ComparatorBus_2 ;
routez la sortie Output1 vers la broche P1_2 ; pour cela :
-

reliez le port P1_2 la ligne GlobalOutOdd_2 et renommez ce port en


DelSigModDigitalOut,

reliez la ligne GlobalOutOdd_2 RO0[2],

et enfin reliez la sortie Output1 RO0[2]

Thierry BRU

Page 12

30/09/2011

Introduction aux PSoCs


SCBlock
Slectionnez et placez dans le bloc analogique ASC12 un
bloc capacits commutes :
renommez le DelSigMod ;
positionnez ses paramtres comme indiqu ci-contre.
L'entre ACMux du SCBlock se retrouve ainsi relie la
sortie du buffer analogique d'entre.
Sa sortie comparateur est connecte au bus comparateur de
la colonne et relie l'entre Input1 du buffer numrique
de sortie.
Sa sortie analogique est relie au bus analogique de la
colonne, qui sera lui-mme reli la broche P0_4,
renomme en DelSigModAnalogOut.
Les entres B et C ne sont pas utilises, aussi les valeurs
des capacits sont-elles laisses 0. Les switches de
contre-raction sont paramtrs de faon obtenir un
fonctionnement en intgrateur.
ARefMux est paramtr de faon soustraire l'entre
principale le signal de sortie du comparateur
(ComparatorBus_2). L'intgrateur n'a pas besoin de la
fonction AutoZero ; elle est dsactive, ce qui permet
d'utiliser des frquences d'horloge plus leves. L'horloge de colonne choisie sera VC1.
Paramtres globaux
Les paramtres globaux seront positionns
comme indiqu ci-contre (en fait, seuls les
paramtres CPU_Clock et VC1 sont importants).
Logiciel
Buffer_Start(Buffer_HIGHPOWER);
DigBuf_Start();
DelSigMod_Start(DelSigMod_HIGHPOWER);
while(1)
{
}

Thierry BRU

Page 13

30/09/2011

Introduction aux PSoCs


Reconstruction du signal analogique

V. Les convertisseurs
DUALADC, TRIADC)

incrmentaux

(ADCINC,

ADCINCVR,

Schma bloc de principe d'un ADC incrmental

V.1. Modulateur Delta-Sigma


Le premier tage des convertisseurs incrmentaux est constitu par un modulateur DeltaSigma, utilisant un SCBlock (intgrateur soustracteur), ainsi que 2 blocs numriques dans lesquels sont
implments respectivement un compteur et un timer 8 bits.
Le modulateur est un circuit surchantillonnage qui reprsente le signal d'entre sous la
forme d'un flux de bits (bitsream) dont la valeur moyenne reprsente le signal analogique.
La tension analogique VIN convertir et une des tensions de rfrence (Ref+ ou Ref-) sont
alternativement appliques l'entre de l'intgrateur, qui intgre donc la diffrence
(VIN - Ref+) ou (VIN Ref-).

Thierry BRU

Page 14

30/09/2011

Introduction aux PSoCs


Pendant la phase 1, c'est VIN qui est intgre ; la sortie de l'intgrateur est relie un
comparateur dont la valeur de la sortie la fin de la phase 1 dtermine laquelle des 2
tensions de rfrence Ref+ ou Ref- va tre intgre pendant la phase suivante 2 : la
slection de la rfrence (positive Ref+ ou ngative Ref-) par le comparateur de sortie est
telle que l'intgration correspondante tende toujours ramener le signal de sortie vers 0.
2n cycles de comparaison sont ncessaires pour obtenir en sortie du CA/N un rsultat sur n
bits.
On remarquera galement sur le schma de la page prcdente que la frquence de ces
comparaisons, qui est aussi la frquence de (sur)chantillonnage, est 4 fois plus faible que
celle de lhorloge DataClock fournie au convertisseur.

V.2. Dcimateur
Le nombre de cycles pendant lesquels la sortie du comparateur est positive est
proportionnel la tension convertir ; ce nombre de cycles est compt par un compteur N
bits, qui ralise une fonction de dcimation ; il fournit le rsultat numrique de la
conversion.
Un timer possdant le mme nombre N de bits que la donne convertie (N = 8 dans le
schma-bloc reprsent ci-aprs) gnre une interruption toutes les 2N (soit 256 pour N = 8)
priodes de l'horloge de donnes.

V.3. Schma complet


Entre 2 interruptions (cycle d'intgration complet), la donne est chantillonne 2N/4 fois
(64 pour N = 8), du fait que les signaux d'horloge 1 et 2 ont une frquence 4 fois plus faible que celle de
l'horloge de donnes.
La valeur accumule est lue au dbut et la fin de chaque ensemble de 2N/64 cycles d'intgration ; un cycle
unique est ajoute pour remettre 0 l'intgrateur et traiter la donne.

Un flag indiquant que la donne convertie est disponible peut tre scrute (polling) par le
programme principal, puis celle-ci peut tre lue en appelant une routine spcifique.
Le bruit hautes frquences est galement intgr. Tous les convertisseurs incrmentaux PSoCs sont
"clocks" 4 fois le rythme de l'chantillonnage ; les horloges du compteur et du timer doivent
tenir compte de cette division par 4 de la frquence du gnrateur de phase de la colonne analogique.

Thierry BRU

Page 15

30/09/2011

Introduction aux PSoCs


Le Timer ou le PWM gnre une interruption tous les 256 coups d'horloge ; ceci correspond 64 cycles
d'intgration. Le compteur dcimateur est paramtr pour accumuler 2Bits/64 de ces cycles d'intgration. La
valeur accumule est chantillonne au dbut et la fin du cycle d'intgration. Un cycle unique est ajout
pour remettre zro l'intgrateur et traiter la rponse.
Si la tension de sortie du comparateur est positive n fois sur les 2N que comporte une conversion, la
tension rsiduelle Vresid la sortie est :

Vresid 2 N .Vin nV
. ref 2 N n .Vref
Le terme (2N.Vin) correspond l'intgration de la tension d'entre, qui est ralise chacun des 2N cycles
de l'horloge 1, le terme (- n.Vref) l'intgration de la tension de sortie du comparateur pendant les n cycles
de l'horloge o cette sortie est gale + Vref et enfin le terme (2N n).Vref l'intgration de la tension de
sortie du comparateur pendant les (2N n) cycles d'horloge o cette sortie vaut Vref. On a alors :

Vresid
n 2 N 1
Vin
V

ref
2 N 1
2N
Du fait que VRef/2N est plus faible q'un demi LSB, elle peut tre nglige et on a :

n 2 N 1
Vin
Vref
2 N 1
La gamme des valeurs d'entre de l'ADC va donc de - Vref, qui correspond n = 0 + Vref (trs
prcisment Vref .(1 1/2n-1)), correspondant n = 2N -1.
Les convertisseurs incrmentaux PSoC sont disponibles en plusieurs "parfums", avec une rsolution
slectionnable de 6 14 bits et des formats de donnes signs ou non signs. L'interface
de programmation autorise l'utilisateur slectionner un nombre de 0 255 chantillons successifs, o 0
spcifie un chantillonnage en continu.

Thierry BRU

Page 16

30/09/2011

Introduction aux PSoCs


VI. Les convertisseurs Delta Sigma
Les convertisseurs delta sigma utilisent
la mme topologie intgrateur /
comparateur que les convertisseurs
incrmentaux, mais plutt que d'intgrer
la sortie du modulateur - l'aide d'un
compteur, celle-ci est traite par un
dcimateur comme montr la figure cicontre.
Le dbit de la sortie du modulateur est
rduit au taux de conversion final par le
filtre de dcimation passe-bas qui
convertit le bitstream en chantillons de
rsolution suprieure. Les taux de
dcimation levs (autoriss par les taux
de surchantillonnage levs) peuvent
produire des rsolutions plus leves

Schma bloc d'un ADC Delta Sigma

Pour ce faire, le dcimateur ralise une double intgration la frquence d'chantillonnage.


Sa sortie est chantillonne la frquence de dcimation (typiquement 1/64me de la frquence
d'chantillonnage) et soustraite de la dernire valeur de la sortie, donnant une diffrence. Le processus de
diffrentiation est rpt, toujours la frquence de dcimation, conduisant la fonction de transfert :

C'est un filtre en sinc2. Il prsente l'avantage sur le convertisseur incrmental de gnrer des donnes de
sortie une frquence plus leve. En contre partie, la sortie chaque instant dpend des donnes des deux
prcdents chantillons. Ainsi, contrairement aux convertisseurs incrmentaux, les convertisseurs
delta-sigma doivent tre "nettoys" lorsque l'on change de signal d'entre
(multiplexage). Les datasheet spcifient qu'il est ncessaire d'attendre le troisime chantillon
pour que les rsultats deviennent fiables.
Un avantage dterminant des convertisseurs delta-sigma est la mise en forme du bruit
apporte par le modulateur. Normalement, le bruit de quantification inhrent la conversion A/N d'un
signal est plus ou moins alatoirement distribu (bruit blanc) entre la frquence 0 et la frquence de
Nyquist (moiti de la frquence d'chantillonnage).
Dit de faon simple, le modulateur delta-sigma dcale une partie du bruit de quantification
des basses vers les hautes frquences, o elles pourront ultrieurement tre attnues par
le filtre de dcimation. Un modulateur du 2nd ordre, qui ncessite 2 blocs analogiques capacits
commutes, est de ce point de vue plus performant qu'un modulateur du 1er ordre, qui ne ncessite qu'un
bloc analogique.

Thierry BRU

Page 17

30/09/2011

Introduction aux PSoCs


DelSig8
The DELSIG8 utilizes a single digital block for the timer function and decimates by 64. This ADC
has an output rate of 31 ksps for a sample rate of 500 ksps (column clock equal to 2.0
MHz).
DelSig
Caractristiques gnrales
Rsolution de 6 bits avec un coefficient de surchantillonnage 32x jusqu 14 bits de
rsolution avec un surchantillonnage 256x.
Donne non signe ou signe en format complment 2
Taux d'chantillonnage maximum de 65 500 sps pour une rsolution de 6 bits ,
7812 sps pour une rsolution de 14 bits
Filtre en sinc2 entirement implant en hardware rduisant la charge CPU et les exigences antirepliement
Modulateurs du 1er ou du 2nd ordre slectionnable par l'utilisateur

Schma du DelSig avec modulateur d'ordre 1


Le dbit du bitstream est dtermin par le gnrateur qui gnre les signaux 1 et 2 qui contrlent le
bloc capacits commutes.
Pour calculer le dbit de sortie ou taux de conversion final (sample rate), on divise la Data
Clock par 4 pour obtenir le dbit du bitstream, puis on divise ce dernier par le taux de dcimation :

SampleRate

DataClockFrequency
sps
4 xDecimationRate

La frquence d'horloge la plus leve qui puisse tre utilise est donne dans la table de spcifications
ci-aprs. Pour une Data Clock de 8 MHz et un taux de dcimation de 256, le taux de
conversion est :

8 x106
7812.5 sps
4 x 256
Thierry BRU

Page 18

30/09/2011

Introduction aux PSoCs


Exemple de configuration dun CA/N de type Delsig

Un convertisseur de type DelSig a t implant, avec la configuration suivante :


8 bits ;
modulateur - du 2nd ordre ;
taux de surchantillonnage de 32.

Thierry BRU

Page 19

30/09/2011

Introduction aux PSoCs


Le signal dhorloge qui lui est appliqu est VC2, dont la frquence est dfinie
dans les Global Resources :
VC2 = 24 MHz /( 2 x 7) = 1.714 MHz
On obtient la frquence de conversion en divisant cette frquence par 4 et par le
taux de surchantillonnage (qui est aussi le taux de dcimation) :
fconv = 1714 / (4 x 32) = 13. 4 kHz
La gamme des tensions dentre du convertisseur est centre sur 2.5 V et stend
de 0 5 V (fixe par RefMux)
Les paramtres du convertisseur sont les suivants :

La reprsentation des nombres est de type sign et lentre ngative nest pas utilise.

Thierry BRU

Page 20

30/09/2011