DISEO Y CONSTRUCCION DE UN AMPLIFICADOR

MULTI-ETAPA CON TRANSISTORES BJT

Jos Fernando Fuentes Roa 1160452
josefernandofr@ufps.edu.co

Luilly Alejandro Garca Ortz 1160458

luillyalejandrogo@ufps.edu.co

Helver Adrin Ramrez Figueroa 1160465

helveradrianrf@ufps.edu.co
ResumenEn este documento se presentan
los lineamientos, procedimientos y desarrollo
empleados para el diseo montaje y simulacin
del amplificador multi-etapa de voltaje con BJT.

tipos de anlisis como barrido en DC(DC

sweep) y barrido en AC (AC sweep) .
III.

AbstracThis document provides guidelines,

procedures and used for design development and
simulation of the amplifier BJT mounting multistage voltage.
I.

INTRODUCCIN

El
diseo de un amplificador de voltaje
multietapa con la implementacin de transistores
de unin bipolar (Bjt) consta de parmetros de
ganancia de 100 aproximadamente, una
resistencia de entrada mayor o igual 100K, una
estabilidad a cambios de temperatura adicionando
un resistencia en emisor en las 4 etapas, de donde
la etapas van a ser las siguientes: la primera y
ltima etapa es una configuracin de colector
comn (seguidor de voltaje) y las etapas
intermedias (2 y 3) son configuraciones de emisor
comn (inversor de voltaje), manejando adems
como herramienta fundamental el ORCAD
PSPICE.
Se utiliz adems un margen de error de de 5%
en la salida o seal obtenida por cuestiones de
errores de precisin.
II.

OBJETIVOS

1.

Cumplir con los criterios de diseo de un

amplificador
multi-etapa
con
BJT
garantizando su trabajo y correcto
funcionamiento, compensado para cambios
de temperatura.

2.

Integrar a ORCAD PSPICE como

herramienta indispensable en el complemento
de diseo, y avanzar al conocimiento de los

Jose Olger Vargas Garay 1160478

joseolgervg@ufps.edu.co

PROCEDIMIENTO
PARA
LA
MPLEMENTACIN DEL DISEO

A. Primer paso:
El objetivo es disear e implementar un
amplificador con las siguientes condiciones y/o
caractersticas

Ganancia de voltaje : Av=100

Fuentes de alimentacin: 15V
Manejo de seal a la entrada: Vin=0.1Vp.
(Medido a 10 kHz).
Resistencia de entrada mayor o igual 100K.
La resistencia de carga debe ser igual o menor
a 200.

B. Segundo paso:
Despus del anlisis hecho y la informacin
consultada se compraron los transistores que iban
a ser usados y se midi su respectivo (beta) y
como resultado se compraron los siguientes
transistores con su respectivo cada uno:
1. Cuatro (4) 2N2222 con sus respectivos betas:
186, 190, 189 y 186.
C. Tercer paso:
Partiendo de los parmetros exigidos y los betas
de los transistores se realizaron los clculos para
hallar los valores de los elementos faltantes y as
poder disear el amplificador para simularlo con
los valores de resistencias ideales hallados con las
formulas de diseo, luego se hicieron los
respectivos cambios y ajustes para llegar a los
parmetros nombrados en el primer paso.

equivalentes thevenin para luego encontrar la

R1 y la R2 :

D. Cuarto paso
Se procedi a realizar el montaje y a probar que
los clculos realizados eran correctos.
IV.

DISEO
Y
CALCULOS
DE
AMPLIFICADOR MULTIETAPA

UN

RB 0.1 R E=0.1 ( 186 ) ( 100 )=1.86 K

Y el

V BB

va a estar determinado en la malla

de entrada por la ecuacin:

A. Diseo
El diseo implementado para este amplificador
con ganancia de tensin 100; consta de 4 etapas,
la primera y la ltima etapas son de configuracin
de colector comn y la segunda y tercera etapa
son de configuracin de emisor comn, adems,
cada una de estas etapas se polarizan por un
divisor de voltaje en la entrada, ya que esta
configuracin permite que en el punto de
polarizacin (en DC) los valores de ICQ, VCEQ
se mantengan casi inalterables a medida que el
transistor este trabajando.
B. Clculos para el Amplificador Multietapa
Para el diseo del amplificador multietapa se
realizaron los siguientes clculos:
1. Clculos Cuarta (ultima) etapa:
El diseo se inicio con la ltima etapa asumiendo
una resistencia de carga de 200, y una
resistencia en emisor de 100 y con un =186
iniciamos el diseo de un emisor comn.

R AC =R'L =RE R L =66.67

V BB + RB I B +V BE+ R E I E + V EE =0
V BB =R B I B +V BE + R E I E +V EE
Considerando

I E I CQ

adems

que

RB 0.1 R E ,

V BB =0.7+1.1 ( 186 ) (180 mA )+ (15 )

V BB =5.5V
V BB se determina por thevenin y queda de

El

la siguiente manera:

2V CC R 2
+V EE (1)
R 1+ R 2

V BBV EE
R2
=
(A)
2 V CC
R 1+ R 2
Y la

30
=180 mA
166.67
I CQ

V BB =V BE +1.1 RE I CQ +V EE

V TH =V BB=

Rango de excursion
I CQ =
()
R AC + R DC

Una vez determinada la corriente

I B=I CQ /

entonces la ecuacin se convierte en:

R DC =R E=100

I CQ =

que

RTH se determina de la siguiente manera:

RTH =R B =
y la

resistencia en el emisor y la de carga, se procede a

disear la entrada, entonces, se hallan los

R1 R 2
(2)
R1 + R2

RB
R2
=
(B )
R 1 R 1+ R 2

A vo =

Igualando (A) y (B) se tiene que:

V BBV EE R B
=
2 V CC
R1

R1=

Y para

La impedancia de salida est expresada por la

siguiente expresin:

2V CC R B
=2.72 K 2.7 K (C)
V BB V EE
R2

Zo=

1
=9.13
1+
1
+
RB + r 4 R E

se tiene que de la ecuacin (B) y

(C) se despejan
expresin:

R2=

( +1) R E
=0.998
r 4 +(+1)R E

y se obtiene la siguiente

2 V CC R B
=5.9 K
2V CCV BB+ V EE

Para la impedancia de entrada, se emplea la

siguiente expresin:

Z i=

1
1
1
+
RB r 4 + ( +1 ) R E

Anlisis en DC:

Se realiza el anlisis en DC para calcular los

valores reales para el posterior anlisis en AC

V BB =5.58V

Z i=1.69 K 1.72 K
2. Clculos tercera etapa:

Av =12 V

RB =1852

R L=1.72 K

I CQreal =179.92 mA

RC =500

r 4 =25.85

=190
'

R L=R L / RC =387.4

Anlisis en AC

Para este tipo de configuracin la ganancia de

voltaje est dada por la expresin:
'

( + 1) R L
A v=
=0.997
'
r 4 +( +1) R L
Y para la ganancia neta de la etapa se tiene:

R E 1=

(RL / R C )
=32.28 33
AV
R

C
/

R
(
L )=424.8
R AC =R E 1+

R DC =R E 1+ R E 2 + RC

I CQ =

Rango de excursion
R AC

I CQ =

Para calcular la

12
=28.25 mA
424.8

R E 2 se tiene que de la

ecuacin (*) se despeja y se obtiene:

R E 2=

2V CC
R AC R E 1RC
I CQ

R E 2=94.16 94.3
Y se calculan los dems datos:

R E=R E 1 + R E 2=127.3

'

A v=

R L
=11.5
r 3 + ( +1 ) R E 1

Y para la ganancia neta de la etapa se tiene:

A vo =

RC
=14.97
r 3+ ( +1 ) R E 1

La impedancia de salida est expresada por la

siguiente expresin:

Z o =RC =500
Para la impedancia de entrada, se emplea la
siguiente expresin:

Z i=

1
1
1
+
RB r 3+ ( +1 ) RE 1

RB 0.1 R E
RB =0.1 ( 186 ) (127.3 )=2418.7 K
V BB =10.34 V

3. Clculos segunda etapa:

R1=15.57 K 15.56 K

Para esta segunda etapa se tiene el mismo anlisis

realizado en la tercera etapa, en donde se obtienen
los siguientes valores calculados:

R2=2.86 K

Z i=2.199 K 2.2 K

Av =13.5 V

R L=2. 2 K

Anlisis en DC

V BB =10.34 V

RC =2. 2 K

RB =2416

=189

I CQreal =28.15mA

R'L=R L / RC =1.1 K

r 3=168.75
R E 1=

Anlisis en AC

Para este tipo de configuracin la ganancia de

voltaje est dada por la expresin:

(RL / R C )
=81.48 82
AV

R
( C / R L )=1182
R AC =R E 1 +

'

R DC =R E 1+ R E 2 +RC

R E 2=

2V CC
R AC R E 1RC
I CQ

A v=

R L
=11.3
r 2 + ( +1 ) R E 1

Y para la ganancia neta de la etapa se tiene:

A vo =

RC
=22.62
r 2+ ( +1 ) R E 1

R E 2=14.266 K 14. 3 K
I CQ =

Rango de excursion
R AC

I CQ =

2
=1.69 mA
1182

Y se calculan los dems datos:

R E=R E 1 + R E 2=14382

La impedancia de salida est expresada por la

siguiente expresin:

Z o =RC =2.2 K
Para la impedancia de entrada, se emplea la
siguiente expresin:

Z i=

1
1
1
+
RB r 2+ ( +1 ) RE 1

RB 0.1 R E
Z i=17.22 K 17.2 K

RB =0.1 ( 189 )( 14382 )=271819.8

V BB =12.47V
R1=296.85 K 297 K
R2=3.22 M

Para terminar, la primera etapa se selecciona una

configuracin de colector comn debido a su alta
impedancia a la entrada, y los valores obtenidos
en los clculos fueron los siguientes:

R L=17.2 K
Anlisis en DC

V BB =12.47V
RB =271.92 K

3. Clculos primera etapa:

RC =17.2 K
=186

I CQreal =1.68 mA

R AC =R L =RE R L =8.6 K

r 2=2805. 8 5

R DC =R E=17.2 K

Anlisis en AC

I CQ =

Para este tipo de configuracin la ganancia de

voltaje est dada por la expresin:

'

Rango de excursin
()
R AC + R DC

I CQ =

30
=1.163 mA
25800

Zo=

1
=1.57 K
1+
1
+
RB + r 1 R E

Y se calculan los dems datos:

RB 0.1 R E
RB =0.1 ( 186 ) (17200 )=319.92 K

Para la impedancia de entrada, se emplea la

siguiente expresin:

V BB =7.7 V

Z i=

R1=422.8 k 423 k
R2=1.31 M 1.3 M

Anlisis en DC

V BB =7.64 V
RB =319.15 K

Finalmente el diseo del circuito se puede ver en

la grfica 1, y los valores de potencia disipada y
de voltajes en todos los elementos se puede
observar en la grfica 2.
V.

Anlisis en AC

Para este tipo de configuracin la ganancia de

voltaje est dada por la expresin:

( +1) R 'L
A v=
=0.997
r 1 +( +1) R 'L

Y para la ganancia neta de la etapa se tiene:

A vo =

( +1) R E
=0.998
r 1+( +1) R E

La impedancia de salida est expresada por la

siguiente expresin:

1
1
+
RB r 1+ ( +1 ) R E

Z i=290.4 K

I CQreal =1.154 mA
r 1=4028.66

CONCLUSIONES
Los criterios de diseo para generar
estabilidad en el amplificador fueron de gran
importancia pues nos permitieron cumplir
con los parmetros de ganancia de voltaje,
teniendo una configuracin con un buen
rango de excursin simtrica.
Comprobamos que cuando los criterios no
son tenidos en cuenta se crean
configuraciones que se ven muy afectadas
por pequeos cambios en las corrientes,
creando configuraciones que pueden pasar
fcilmente a estados de corte o saturacin al
no poseer un rango adecuado de excursin.
Debido a que el valor de las resistencias se
encuentran
normalizadas,
el
diseo
propuesto inicialmente debi ser modificado
para adaptarse a los valores comerciales de
las mismas, teniendo as una pequea
modificacin del Icq y Vceq previstos.
Al igual que las resistencias, luego de haber
diseado y simulado el circuito, se observ
en OrCad que en la cuarta etapa, el transistor
deba disipar aproximadamente 2 Watts, lo
cual para solucionar este inconveniente, se
opt por cambiar el transistor 2N2222 por un
transistor TIP41 a fin de disipar la potencia
requerida por la etapa.

VI.

El tipo de configuracin de divisor de voltaje

polarizacin hace que la estabilidad del
punto Q es mucho mejor, es decir a medida
que el transistor este trabajando, los valores
de ICQ, VCEQ se mantendrn casi
inalterables. Es por esta razn que este tipo
de polarizacin la utilizamos a la hora
disear nuestro amplificador de voltaje.
Se logr el desarrollo satisfactorio del diseo
del amplificador multietapa en OrCAD como
herramienta para la confirmacin y
verificacin de los datos obtenidos de forma
matemtica, cumpliendo a cabalidad los
requisitos establecidos para el diseo.
BIBLIOGRAFIA

C. J. Savant Jr.; Martin S. Roden ; Gordon L.

Carpenter,
DISEO
ELECTRNICO,
Addison-Wesley Iberoamericana, 1992.

Boylestad, Robert L. Anlisis Introductorio de

Circuitos, Editorial Prentice Hall.(8va.
Edicin)

Hambley, Allan R. Electrnica. Segunda

Edicin.