Universidad Manuela Beltrn Montaez Martnez Danny. Conversin ADC.

Electrnica Digital II

CONVERSIN ADC
Montaez Martnez Danny
Universidad Manuela Beltrn

Abstract In this article the step of a digital analog

conversion, taking into account the types of conversions,
where the basic concepts are touched to understand them and
use process is displayed.

Trminos

Indexados

Seales,

frente a su convertidor anlogo/digital, y por ultimo

a un computador o un PIC. Ver figura1

Conversores,

resolucin, Off set.

1. INTRODUCCIN
La evolucin de las seales anlogas a digitales
dio un paso evolutivo en la tecnologa moderna, ya
que al tener las seales digitales aumento la
velocidad de procesamiento, la facilidad de
transmitir y guardar datos. La capacidad que los
dispositivos de procesamiento sean cada vez ms
pequeos.
As mismo hay dispositivos que no pueden tener
otra salida que no sea anloga por ejemplo la
mayora de sensores por ende es necesario recurrir
al conversor Anlogo Digital si se quiere manipular,
procesar y utilizar los datos en forma ptima.
A lo largo del artculo se presentara el
procedimiento de conversin ADC, donde se
describir el proceso, los conceptos bsicos que
representa una magnitud fsica, en una seal digital
2. CONVERSION DE SEALES
La informacin que se obtiene para cualquier
proceso, debe ser convertida en una forma en que
se pueda procesar o utilizar en un computador.
Se describe el sistema fsico donde provienen las
seales
analgicas,
pasando
por
el
acondicionamiento de la seal, posteriormente

Conversor ADC

Fig1. Proceso conversin de una seal anloga.

2.1 CONCEPTO DE MUESTREO.
El caso ideal sera procesar todos los valores
definidos de la variable analgica. Sin embargo,
debido a limitaciones de memoria en el PC,
debemos limitar el nmero de puntos muestreados.
Esos valores tomados en instantes discretos de
tiempo, constituyen las muestras de la seal
analgica. La velocidad la cual una seal es
muestreada determina la exactitud de la
representacin como una funcin de tiempo
discreto.
Procedamos a analizar el proceso matemtico de
muestreo. Si una seal dada x(t) en la figura 2 se
multiplica por otra seal p(t) consistente en un tren
de impulsos, la seal resultante xp(t) ser tambin
un tren de impulsos, pero con sus amplitudes
limitadas por x(t).
A este proceso se le llamara Muestreo, sirve para
cuantificar la seal, donde cada impulso tendr el
valor de la seal original anloga, esto con el fin de
poder procesar esta seal dependiendo del
conversor y el tipo de conversor que se ver ms
adelante.

Universidad Manuela Beltrn Montaez Martnez Danny. Conversin ADC. Electrnica Digital II

Fig3. Relacin entradas salidas de un ADC de 3

bits.
Fig2. Proceso de muestreo.

2.2 Relacin Bsicas Entrada/ Salida.

La conversin analgico-digital es esencialmente una
operacin de producir relaciones. La seal analgica de
entrada vi se convierte en una fraccin x comparndola
contra una seal de referencia VI.
La salida digital del convertidor es una representacin
codificada de esta fraccin. Se ilustra esta relacin
fundamental. Si el cdigo de salida del convertidor
consiste de n bits, el nmero de niveles discretos de
salida es fijado en 2n.

Para una correspondencia uno-a-uno, el rango de

entrada debe ser. Cuantificado usando este mismo
nmero de cuantos. Cada nivel (cuanto) es el valor
analgico por el cual difieren dos cdigos adyacentes.
Esto se conoce como tamao del bit menos significativo.
As:
2n
Q = LSB = FS
Donde Q es un cuanto, LSB se refiere al valor
analgico de un LSB, y FS es el nivel analgico de
entrada de plena escala.

Conversor ADC

2.3 Resolucin del Convertidor

Este importante trmino de convertidores se
define como el menor cambio requerido en la
entrada analgica de un ADC para cambiar su
cdigo de salida por un nivel. Este es especificado
generalmente asumiendo un convertidor ideal y por
lo tanto refleja una capacidad del convertidor en vez
de su funcionamiento real. Este puede ser en
porcentaje de plena escala, en mili voltios para un
rango de entrada dado, o simplemente y ms
comnmente como el nmero de bits del
convertidor.
2.4 Exactitud del convertidor
Para ADCS la exactitud se define como la
diferencia entre la entrada real de voltaje y el
equivalente pesado de plena escala del cdigo de
salida binario. Se llama exactitud absoluta cuando
se expresa en voltios reales. Se especifica ms
comnmente exactitud relativa a la seal analgica
en tamao LSB y es llamado exactitud relativa. En
cualquier caso es la suma mxima de errores del
convertidor, incluyendo el error de cuantificacin.
Las especificaciones de error de convertidores
generalmente listan los errores individuales en
tamao LSB. Para convertidores que no requieren
ajustes de offset o de ganancia por parte del usuario,

Universidad Manuela Beltrn Montaez Martnez Danny. Conversin ADC. Electrnica Digital II

los errores totales

especificados.

no-ajustados

pueden

ser

3.1.2Caractersticas:

La exactitud no siempre puede ser incluida en las

especificaciones cuando los errores individuales son
dado separadamente, pero se puede calcular
fcilmente.

3.1.2.1. La Duracin del ciclo de conversin es

variable y proporcional al voltaje VX, el mximo
periodo de conversin TMAX ocurrir para el nivel
de seal de entrada referida a escala total VFS y
corresponder a 2 n pulsos de reloj.

3. MTODOS DE CONVERSIN

TMAX

2n
fc

f c frecencia

de reloj

3.1. CONVERSOR CONTADOR EN RAMPA

Este mtodo se basa en la utilizacin de un
conversor D/A de n bits el cual es utilizado para
generar cualquiera de las 2 n salidas discretas,
mediante la aplicacin de una palabra digital
apropiada a la entrada.

3.1.2.2 El valor binario en el convertidor representa

el ms pequeo voltaje (anlogo) de salida del
DAC, en orden a que el DAC tenga una funcin de
transferencia ideal que a continuacin se grafica la
salida del DAC deber ajustarse para un OFF-SET
de 0.5LSB.

Durante la conversin la salida del DAC deber

verse como la generacin de una escalera. Ver
figura 4

Fig4.Conversor contador en rampa.

La conversin se inicia con un pulso de reset con
el cual el contador es llevado a cero. A partir de este
instante cada pulso de reloj, incrementa la cuenta,
hasta cuando la salida VA del DAC excede el
voltaje de entrada VX. En este punto la salida del
comparador cambia de estado con lo que se inhibe
el reloj y para la cuenta, la salida del comparador
indica que la conversin ha sido completada y el
contenido del contador binario representa el valor
convertido (digita) de la seal de entrada VX.

Conversor ADC

Fig4.OFF SET del DAC

3.2. CONVERSORES DE APROXIMACIONES

SUCESIVAS.
Los conversores de aproximaciones sucesivas
utilizan una tcnica o estrategia ms eficiente,
mediante la variacin de la referencia de entrada al
comparador. Como resultado para la conversin se

Universidad Manuela Beltrn Montaez Martnez Danny. Conversin ADC. Electrnica Digital II

requerir solamente de n pulsos de reloj para

completar una conversin de n bits.
Este tipo de conversor es expuesto en la siguiente
figura.

VFS
, dependiendo de si la salida del
8
comparador es 1 0.
Luego se hace una tercera comparacin.

en

El binario final de salida no se cambia si VX es

mayor que el valor de salida final del DAC y ser
decrementado en un LSB si VX es menor que el
voltaje de salida del DAC.En nuestro caso, la
conversin es completada al final de los tres pulsos
de reloj.
En el siguiente grafico se muestre la posible
secuencia de cdigos del ejemplo:
Fig5.Arquitectura de aproximaciones sucesivas.

Esta tcnica emplea el mtodo de bsqueda de un

binario para establecer la mejor aproximacin a VX.
Para ilustrar este mtodo tomemos el caso
elemental de un conversor de n=3 bits: una vez
efectuado el RESET el arreglo lgico SAL ajusta el
V
DAC para una salida de Vx FS
2
7
VFS , esto debido a que con 3bit tendremos 8
16
particiones de VFS y que con la finalidad de
conseguir precisin en la cuantizacin se ajusta en
(1/16) y no en un (1/8)(1/2LSB) .
En binario este punto corresponder a la palabra
V
7V
100 (3bit) FS Vx FS .
2
16
Al siguiente pulso de reloj, la salida del DAC se
V
incrementa en FS , si la salida del comparador es
4
un uno (1), pero si es un cero se incrementa en
V FS
.
4
La salida del comparador se chequea nuevamente;
con el nuevo pulso de reloj tendremos que la salida
del DAC puede ser incrementada decrementada

Conversor ADC

Rpidas ratas de conversin son posibles con la

tcnica de aproximaciones sucesivas, por ejemplo
para un conversor de n=10bits y un reloj
fclock=1MHz (t0=1seg), una conversin se podr
completar en 10 seg, pudiendo producirse 10 5
conversiones/seg.
El periodo de conversion:
n
fc
El ancho de banda esta limitado a:
TC

f0

fc
2 n2
n

3.3. CONVERSORES DE RAMPA DE DOBLE

PENDIENTE
Este tipo de conversor se halla comnmente en
sistemas de adquisicin de datos y en
instrumentacin.

Universidad Manuela Beltrn Montaez Martnez Danny. Conversin ADC. Electrnica Digital II

2n
fc
Al final de T1 en el contador de se tendr (OVER
FLOW) acarreo con lo cual se da la orden apertura
se S1 y cierre de S2, VREF es conectado a la
entrada positiva del integrador.
T1

Fig6. Arquitectura de rampa doble

El ciclo de conversin est constituido por dos
intervalos de integracin separados:
1. El voltaje desconocido VX es integrado un
perodo de tiempo T1 conocido.
2. El valor de esta integral es comparado con un
voltaje de referencia conocido, el cual es tambin
integrado durante un tiempoT2 variable.

Bajo estas condiciones la salida del integrador

empezara a decrecer hasta pasar por cero, con lo
cual el comparador cambia de estado y tendr fin de
conversin EOC.

N
fc
N: Numero acumulado en el contador durante la
segunda fase de operacin.
t2

Durante la cada de la rampa el contador continuara

acumulando pulsos de reloj, y al final el nmero en
el contador representara el valor cuantizado del
voltaje desconocido VX.
Este valor cuantizado de VX depender del tiempo
t2; durante t1 tendremos un voltaje V1 dado por:

t1

V1

1
Vxdt
RC 0

Si mediante circuitera SAMPLE AND HOLD

VX es mantenido constante:

Fig7. Grficamente se obtiene.

Al aparecer es pulso START el contador es
llevado a 0 (RESET), se har tambin RESET en
el integrador a un voltaje ligeramente negativo.
Cuento la salida del integrador pase por cero el
voltaje de entradaVX es conectado a la entrada
positiva del integrador ya que en este instante se da
la orden de cierre de S1.
El voltaje VX ser integrado durante un periodo
T1 fijo.

Conversor ADC

V1

1
VxT1
RC

Al final de T1 la entrada al integrador es swicheada

a una referencia positiva, el comparador vera un
voltaje de entrada el cual decrece partiendo del
valor V1 como:
V2 V1
V2

1
RC

T 1T 2

REF

dt

T1

1
1
VxT1
t 2VREF
RC
RC

Universidad Manuela Beltrn Montaez Martnez Danny. Conversin ADC. Electrnica Digital II

Mientras tanto el contador es activado y acumulara

pulsos de reloj hasta cuando V2=0 (esto durante
T2).

Vx

t2
VREF
T1

De este resultado vemos que el tiempo de conteot2,

esta linealmente relacionado a VX, e independiente
de la constante de tiempo RC.

N

t 2 f c
Vx

VREF T1 2 n

fc

nota : V vaolor

promedio

Vx
N
n
VREF 2

Combinando las propiedades de integracin, con

cuidadosos diseos, es posible obtener conversores
de muy alta exactitud con resolucin que exceda los
20 bits, pero con una lgica relativa baja rata de
conversin.
En desarrollos recientes la rampa de doble
pendiente ha sido modificada, fases extras de
integracin para eliminacin automtica de OFFSET, tcnica denominada: QUAD-SLOPE
QUAD-PHASE CONVERTERS.
Tambin se han desarrollado conversores de
Rampa Triple usando tcnicas en las que la rampa
de bajada tiene ajuste de tiempo T2,
introducindose una gran mejora en la velocidad de
integracin en el factor 2
n bits.
3.4
Conversor
CONVERTERS)

n
2

para un conversor de

paralelo

(FALSH

Este tipo de conversor, es en la actualidad uno de

los de mas alta velocidad desarrollado. Un modelo
tpico de este conversor se expone en la siguiente
figura: n=3 bits.

Conversor ADC

Fig7. Arquitectura conversor en paralelo.

En la figura anterior se expone el caso de un
conversor FLASH (paralelo) de 3 bits en el cual
la entrada VX es comparada de manera simultnea
con 7 voltajes de referencia diferentes.
El circuito lgico codifica las 7 salidas de los
comparadores en nuestro caso en tres bits, palabra
que representa el valor cuantizado del voltaje de
entrada.
La velocidad de este tipo de conversor solo se
ver limitada por el retardo caracterstico de los
compradores y el tiempo de propagacin del
circuito lgico combinacional.
Su resolucin est definida por el nmero de bits de
salida para n bits se requerirn: 2 n 1
Comparadores, al igual que voltajes
referencia. Por esta razn el costo
implementacin crece rpidamente con el orden
resolucin.
Estos conversores alcanzan ratas efectivas
conversin tpicas del orden de
10 100 *106 conversiones / seg.

de
de
de
de

3.5. CONVERSORES BIPOLARES.

Normalmente los conversores desarrollados,
cualquiera que se a la tcnica empleada no ofrece
entradas bipolares que operen en rangos VREF y
estn diseados mejor para hacer conversin bipolar
de seales de entrada, empleando tcnicas como:
OFF-SET BINARIO
DOS COMPLEMENTO
SIGNO Y MAGNITUD
La operacin bipolar puede simularse por
ejemplo de acuerdo con el siguiente grafico:

Universidad Manuela Beltrn Montaez Martnez Danny. Conversin ADC. Electrnica Digital II

Fig8. Arquitectura conversor bipolar.

En la grfica se presenta el caso en que un
amplificador inversor es o no switcheado en serie
con un ADC (unipolar), con la finalidad de invertir
o no la seal VX de entrada.
Los Switch S1 y S2 son controlados por el
comparador que es quien censa la polaridad de la
seal de entrada.
4. CONCLUSIONES

Durante el primer periodo de integracin se

requieren 2 n periodos de reloj, para el
segundo (t2) se requerirn N periodos de
reloj; Tc ser variable y podr tener una
duracin
mxima
:
n
2.2
TcMAX
N MAX 2 n
fc
Aunque es mucho ms lento que los
conversores de aproximaciones sucesivas,
este tipo de conversor ofrece excelente
linealidad tanto diferencial como integral.
Puesto que el integrador funciona pasa-bajo,
si seales sinusoidales son aplicados a la
entrada, cuyas frecuencias (armnicos) sean
mltiplos exactos del reciproco del tiempo
de integracin t1, tendremos integrales de
valor cero y no aparecern a la salida del
integrador.

Conversor ADC

Universidad Manuela Beltrn. Apellido Autor1, Apellido Autor2. Informe de laboratorio Robtica Industrial.

Informe de Laboratorio de Robtica Industrial