INSTITUTO TECNOLGICO DE

TIJUANA

DEPARTAMENTO DE INGENIERA
ELCTRICA Y ELECTRNICA

CARRERA:

INGENIERA ELECTRONICA
MATERIA:

DISEO DIGITAL
UNIDAD 3:
PRACTICA 9 Flip Flops
ELABORADO POR:
SAUL VICENTE PEREYRA CEBRERO
PROFESOR:

MAE. JORGE CARLOS RIOS

03 DE JUNIO DEL 2015

TIJUANA, B.C., MXICO

INSTITUTO TECNOLOGICO DE TIJUANA

Contenido
Introduccin .............................................................................................................................................. 3
Objetivos (competencia) ........................................................................................................................ 3
Fundamento terico ................................................................................................................................ 3
Materiales................................................................................................................................................... 7
Desarrollo de la prctica ........................................................................................................................ 7
Clculos y reporte.................................................................................................................................... 8
Simulaciones........................................................................................................................................... 11
Resultados y comentarios (individuales) ........................................................................................ 12

INSTITUTO TECNOLOGICO DE TIJUANA

Pgina 2

INSTITUTO TECNOLOGICO DE TIJUANA

Introduccin

Un flip flop es un circuito electrnico, llamado tambin simplemente biestable, que tiene
dos estados estables. El flip flop es un elemento bsico de memoria que es capaz de
almacenar un nmero binario (bit), es decir, que permanece indefinidamente en uno de sus
dos estados posibles aunque haya desaparecido la seal de excitacin que provoc su
transicin al estado actual.

Objetivos (competencia)
Comprender que es un flip-flop y analizar qu elementos constituyen.
Comprender el funcionamiento de un FF set-reset con compuertas NAND y
NOR.
Disear un contador secuencial no consecutivo de 3 bits con Flip Flop JK.

Fundamento terico
Flip-Flops

Los circuitos secuenciales son aquellos en los cuales su salida depende de la

entrada presente y pasada. Dentro de estos circuitos se tienen a los Flip-Flops.
Los Flip-Flops son los dispositivos con memoria ms comnmente utilizados.
Sus caractersticas principales son:

Asumen solamente uno de dos posibles estados de salida.

Tienen un par de salidas que son complemento una de la otra.
Tienen una o ms entradas que pueden causar que el estado del Flip-Flop
cambie.
Flip-Flop S-R

INSTITUTO TECNOLOGICO DE TIJUANA

Pgina 3

INSTITUTO TECNOLOGICO DE TIJUANA

La siguiente figura muestra una forma posible de implementar un Flip-Flop S-R.

Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y Q son las
salidas (Q es generalmente la salida que se busca manipular.)

Para describir el funcionamiento de un FF se utilizan las llamadas Tablas de

Estado y las Ecuaciones Caractersticas. La siguiente tabla muestra la tabla de
estado para un FF S-R.
S
0
0
0
0
1
1
1
1

R
0
0
1
1
0
0
1
1

Q
0
1
0
1
0
1
0
1

Q+
0
1
0
0
1
1
-

Como encabezado de las columnas tenemos las entradas S y R, y una de las

salidas
Q. La salida Q es la salida que en un tiempo t se puede detectar en el FF, es decir,
es la salida en el tiempo actual. Q+ es la salida en el tiempo T+E, una vez que se
ha propagado la seal en el circuito (recuerde que los FF tienen un componente de
retroalimentacin.) Por lo tanto , es decir, es la salida que tendr Q en el futuro
una vez que se haya realizado la propagacin.
Si analizamos la tabla de estado, vemos que para s S = 0, R = 0 y Q = 0 o 1, la
salida futura de Q (Q+) ser siempre lo que se tena antes de la propagacin. A este
estado (S = 0, R = 0) se le conoce por tanto como estado de memoria.
Viendo ahora el caso S = 0, R = 1, se aprecia que siempre Q+ = 0 sin importar el
valor de Q antes de la propagacin, es decir, se hace un reset de Q. Si por el

INSTITUTO TECNOLOGICO DE TIJUANA

Pgina 4

INSTITUTO TECNOLOGICO DE TIJUANA

contrario, se tiene S = 1, R = 0, entonces Q+ = 1 en ambos casos, por tanto se hace

un set de Q.
Finalmente, ntese que la combinacin S = 1, R = 1 no es vlida en el FF S-R. La
razn es que dicho estado vuelve inestable al circuito y, como una de las
caractersticas de todo FF es que el estado es estable, al usar dicha combinacin
se est violando este principio de los FF.
Ahora, si se mapea la informacin de la tabla de estado del FF S-R en un mapa de
Karnaugh, se obtiene la siguiente ecuacin caracterstica:
Esta ecuacin describe tambin el funcionamiento. Nos dice que Q+ ser 1
siempre y cuando se haga un set del FF o el reset no est activado y la salida tiene
un 1 en ese momento.
Flip-Flop J-K.
El flip-flop J-K es una mezcla entre el flip-flop S-R y el flip-flop T. Esto ocurre de
la
siguiente manera:

En J=1, K=1 acta como Flip-flop T

De otra forma, acta como flip-flop S-R

El siguiente diagrama de bloque es el perteneciente el FF J-K

Una implementacin tentativa de un FF J-K a partir de un FF S-R sin reloj es la

siguiente:

INSTITUTO TECNOLOGICO DE TIJUANA

Pgina 5

INSTITUTO TECNOLOGICO DE TIJUANA

La tabla de estado aparece a continuacin. Note que es muy parecida a la del FF

S-R solo que ahora los estados de J=1 y K=1 s son vlidos.

De la tabla anterior se obtiene la siguiente ecuacin caracterstica mediante mapas

de Karnough:
Este flip-flop es uno de los ms comunes con reloj. El siguiente diagrama lo
muestra
con entrada para reloj:

INSTITUTO TECNOLOGICO DE TIJUANA

Pgina 6

INSTITUTO TECNOLOGICO DE TIJUANA

Materiales
Equipo necesario / Material de apoyo

Resistencias de 100K (1), 300(7) y 1K(1)

1 Siwtch spdt y spst
1 74ls00
3 74ls73
1 gal22v10d
6 leds (color puede variar)

Desarrollo de la prctica

1. Disee la red secuencial para un contador de cdigo Grey

2. Disee una red secuencial asncrona

INSTITUTO TECNOLOGICO DE TIJUANA

Pgina 7

INSTITUTO TECNOLOGICO DE TIJUANA

Clculos y reporte

1. Contador de cdigo grey

A
B
C
X
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
1
0
0
1
1
1
0
1
0
0
0
1
0
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
1
0
1
0
1
0
1
1
1
0
0
0
1
0
0
1

A+
1
0
0
0
0
0
0
1
0
1
1
1
1
1
1
0

B+ C+
Ja
0
0
1
0
1
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
0
1
1
0
X
1
1
X
1
0
X
0
1
X
1
1
X
0
0
X
0
1
X
0
0
X
Funciones

Ka
x
x
x
X
X
X
X
X
1
0
0
0
0
0
0
1

Jb
0
0
0
1
X
X
X
X
X
X
X
X
1
0
0
0

Kb
x
x
x
X
1
0
0
0
0
0
0
1
X
X
X
X

Jc
0
1
X
X
X
X
1
0
0
1
X
X
X
X
1
0

Kc
X
X
1
0
0
1
X
X
X
X
1
0
0
1
X
X

Ja = BCD+BCD

Ka = BCD+BCD

Jb = ACD+ACD

Kb = ACD+ACD

Jc = ABD+ABD+ABD+ABD

Kc = ABD+ABD+ABD+ABD

INSTITUTO TECNOLOGICO DE TIJUANA

Pgina 8

INSTITUTO TECNOLOGICO DE TIJUANA

2. Red secuencial asncrona

A
B
C
X
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
Ta = A'B'+BD

A+
B+
C+
S
Ta
Tb
X
X
X
X
X
X
X
X
X
X
1
0
0
1
1
0
1
1
0
0
1
1
0
0
1
0
0
1
1
1
1
0
1
0
X
X
X
X
X
X
X
X
X
X
1
0
0
0
0
0
1
1
0
1
0
1
X
X
X
X
X
X
X
X
X
X
1
1
1
1
0
0
0
1
0
0
1
0
1
1
1
1
0
0
0
0
1
0
1
1
Funciones
Tb = A'C'D'+B'D+CD

Tc
X
X
1
1
1
1
X
X
0
0
X
X
1
0
0
0

Tc = A'+BC'D'

INSTITUTO TECNOLOGICO DE TIJUANA

Pgina 9

INSTITUTO TECNOLOGICO DE TIJUANA

001

1/0

0/1

111

0/0

0/1

1/0

100

0/0

0/1

1/0

1/1

010

1/0

110

INSTITUTO TECNOLOGICO DE TIJUANA

Pgina 10

INSTITUTO TECNOLOGICO DE TIJUANA

Simulaciones
Contador de cdigo grey y Red secuencial asncrona

INSTITUTO TECNOLOGICO DE TIJUANA

Pgina 11

INSTITUTO TECNOLOGICO DE TIJUANA

Cdigo utilizado para la Gal22v10d

Saul V. Pereyra C.

Resultados y comentarios (individuales)

Debido a su amplia utilizacin, los flip flops se han convertido
en un elemento fundamental dentro de los circuitos secuenciales.
Por ejemplo se podra hacer una cerradura electrnica con
flipflops para as mediante una combinacin obtener el estado
final, sin duda nosotros podemos elegir como llevar a cabo una
secuencia para que esta haga un determinado fin, los flip flops
nos ayudan a leer esas secuencias y traducirlas.

INSTITUTO TECNOLOGICO DE TIJUANA

Pgina 12