Relatrio 4 - Circuitos Eletrnicos

Transistores JFET e MOSFET

Rodrigo Daniel da Silva

Engenharia de Controle e Automao
UNESP - Campus Experimental de Sorocaba
15/06/2015

Sumrio
1

Resumo

Objetivos

Introduo Terica

Procedimentos Experimentais

4.1 Etapa I . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2 Etapa II . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3 Etapa III . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6
7
8

Resultados Obtidos

5.1 Etapa I . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
5.2 Etapa II . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
5.3 Etapa III . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
6

Concluses

16

Referncias

16

Resumo

Os transistores bipolares, se baseiam em dois tipos de cargas: lacunas e

eltrons, e so utilizados amplamente em circuitos lineares. No entanto existem aplicaes nos quais os transistores unipolares com a sua alta impedncia
de entrada so uma alternativa melhor. Este tipo de transistor depende de
um s tipo de carga, da o nome unipolar.
H dois tipos bsicos: os transistores de efeito de campo de juno (JFET
- Junction Field Eect transistor) e os transistores de efeito de campo de
xido metlico (MOSFET).

Objetivos

Analisar o comportamento bsico do transistores do tipo JFET e MOSFET, bem como suas curvas caractersticas ID VGS e ID VDS

Introduo Terica

O transistor de efeito de campo como dito anteriormente um dispositivo

que controlado por tenso. Em outras palavras, a corrente IC que no TBJ
era uma funo direta de IB (pequena variao na corrente de base gerava
uma grande variao na corrente circulando no coletor) como a tenso
VGS aplicada no circuito de entrada, qualquer variao em VGS j ocasionara
numa variao da corrente ID (corrente controlada por tenso).
Existem transistores de efeito de campo tanto com canal n, como com
canal p. Nesse caso evidenciamos apenas um canal pois os FET's so dispositivos unipolares, dependendo somente da conduo realizada por eltrons
(canal n) ou lacunas (canal p). Vale ressaltar tambm que uma das caractersticas mais importantes do FET a alta impedncia de entrada, isso faz
com que as variaes de corrente de sada sejam menores do que se comparada
aos TBJs, isso faz com que os FETs tenham um ganho menor se comparado
aos TBJs mas em geral os torna mais estveis a variaes de temperatura.
Existem dois tipos bsico de FET:
FET de juno (JFET)
FET de porta isolada tambm denominado de MOSFET, que podem

ser de depleo ou intensicao

O MOSFET comumente utilizado na construo de circuitos integrados (CI) que so empregados em computadores digitais, pois so mais estveis termicamente. Enquanto os JFET costumam ser utilizados como pramplicador de vdeo para cmeras de TV, instrumentos de medio.
Pode-se notar a estrutura bsica do JFET na Figura 1 a seguir.
O JFET foi o primeiro FET desenvolvido, e h dois tipos deste: Canal N
e Canal P. Sua estrutura basicamente um semicondutor (dopado para ser
4

Figura 1: Esquema do JFET

tipo N ou P), envolvido no centro com um material P ou N. A regio N por
onde ui a corrente controlada (Figura 1). Essa regio que forma o canal
entre as camadas imersas no tipo P.
Uma caracterstica importante do JFET que uma vez estabelecido VDS
> VP onde VP a tenso que resulta no estrangulamento do canal de depleo
no JFET, o JEFT apresenta as caractersticas de uma fonte de corrente,
mantendo a corrente constante em ID = IDss (corrente mxima de dreno
para um JFET), mas a tenso VDS (para nveis > VP ) ser determinada pela
carga que est sendo utilizada. Essa situao evidenciada pela Figura 2.

Figura 2: Curva ID VDS do JFET

A simbologia do JFET tambm demonstrada na Figura 3.
J o MOSFET(Metal-oxide semiconductor eld eect transistor) dos
tipos de transistor mais utilizados e tambm utilizado para a amplicao
de sinais e no chaveamento de circuitos. O esquema bsico do MOSFET
demonstrado a seguir na Figura 4.
As principais aplicaes dos MOSFET's so nos circuitos CMOS e tam5

Figura 3: Simbologia do JFET

Figura 4: Esquema e simbologia do transistor MOS

bm em:
Resistencia controlada por tenso
Circuitos de comutao de potncia
Misturadores de frequncia

No caso do CMOS que um tipo de tecnologia que empregada na

fabricao de circuitos integrados os MOSFET tanto de canal N como canal
P so os tipos de transistores mais utilizados e um acaba completando o outro.
Esses tipos de circuitos integrados possui um baixssimo consumo de energia
e tem possibilidade alta integrao se comparada com outras tecnolgicas
como a TTL.

4
4.1

Procedimentos Experimentais
Etapa I

Para a primeira etapa do experimento utilizou-se o circuito da Figura 5

a seguir:
6

Figura 5: Circuito utilizado na primeira etapa

Com o circuito da Figura 5 realizou-se os procedimentos necessrios para
traar as curvas ID VDS parametrizadas por VGS e a curva ID VGS parametrizadas por VDS . Para isso no primeiro caso, estabeleceu-se valores diferentes
de VGS entre 0 e -8 volts, desse modo com a variao do VGS encontrava-se
ID VDS para um dado Vcc .
No segundo caso selecionou-se 3 valores de VDS e realizou-se a medio
da corrente ID para VGS variando de 0 a -8 V. Desse modo pode-se elaborar
as curvas caractersticas do JFET em questo.
4.2

Etapa II

No segundo caso o circuito em questo tinha um MOSFET e representado na Figura 6 a seguir:

Figura 6: Circuito utilizado na segunda etapa

7

Inicialmente aplicou-se um sinal AC na entrada e observou-se o modo

como a sada foi afetada. Trocou-se ento o valor das resistncias de 100
por resistncias de 1 K, depois por 1 M e ento nalmente trocaram-se os
capacitores da entrada, foram inseridos 2 capacitores de 10 F em paralelo,
e da sada que posteriormente tambm cou com 2 capacitores de 10 F em
paralelo.
Analisou-se ento todas as curvas obtidas de modo a compar-las com os
procedimentos tericos.
4.3

Etapa III

Na etapa 3 determinamos experimentalmente as curvas caractersticas do

MOSFET de canal N, utilizando os circuitos da Figura 7

Figura 7: Circuito utilizado na terceira etapa

Utilizou-se o circuito da Figura 7a para traar a curva ID VDS parametrizando VGS entre 1 e 8 volts, com VDS entre 0 e 10 volts.
Para traar ID VGS utilizou-se o circuito da Figura 7b com VDS entre 0
e 10 volts.

Resultados Obtidos

5.1

Etapa I

Na Figura 8 so demonstradas as curvas ID VDS parametrizadas por

VGS .

Figura 8: Curvas ID VDS do transistor JFET

Observe na Figura 9 a mesma curva ID VDS fornecida pelo datasheet do
transistor utilizado. Ambas possuem as mesmas caractersticas e valores prximos de corrente para as tenses utilizadas, validando assim o experimento
realizado.

Figura 9: Curvas ID VDS do transistor JFET Data Sheet BC 245C

9

A partir da curva ID VDS podemos encontrar a tenso de Early para o

dispositivo. Esse valor encontrado conforme Figura 10

Figura 10: Tenso de Early

Observa-se na Figura 10 que o valor da tenso de Early de aproximadamente 11 V.
Na Figura 11 demonstrada a curva ID VGS parametrizada por VDS .

Figura 11: Curvas ID VGS do transistor JFET

A transcondutncia (medida de como a tenso de entrada controla efetivamente a corrente de sada) dada por:
10

VGS(of f ) =

2IDSS
gmo


gm = gmo =

VGS

VGS(of f )

Onde gmo a transcondutncia para VGS = 0 e gm a transcondutncia

para um dado VGS . Importante salientar que para diferentes VDS temos
diferentes curvas de gm VGS .
Conforme a Figura 11 temos que VGS(of f ) -8 V. e para cada valor de VDS
temos um valor diferente de IDSS , dessa forma utilizando os valores retirados
das curvas de ID VGS podemos traar a curva gm VGS conforme Figura
12.

Figura 12: Curva gm VGS

11

5.2

Etapa II

Inicialmente mediu-se os valores das tenses de polarizao do circuito,

os valores obtidos foram:
Com V1 = 10V
VS = 0.8 V (tenso da fonte)
VG = 1.2 mV (tenso no gate/porta)
VD = 2.2 V (tenso no dreno)

Aplicou-se um sinal de entrada equivalente a 2.24 VP P e o resultado obtido

demonstrado a seguir na Figura 13.

Figura 13: Sinal de Entrada e Sada para tenso V1 de 10 volts

Como possvel notar para uma entrada de 2.24 VP P obteve-se uma sada
equivalente a 1.52 VP P , ou seja, o sinal foi atenuado e notamos tambm uma
distoro da onda de sada. Como discutido em aula podemos analisar isso
do ponto de vista da transcondutncia, pois para o MOSFET temos que o
ganho dado por A = Ro x gm. No entanto esse gm dado por 1/r'e e
nesse caso, era um valor muito baixo, desse modo o sinal ao invs de ser
amplicado, sofre atenuao.
possvel notar o mesmo comportamento para os circuitos que sero
analisados a seguir.
No segundo caso alterou-se o valor das resistncias de 100 por resistncias de 1 K. Desse modo a atenuao maior visto que desse modo a
corrente na fonte diminui fazendo com que o gm seja menor.
12

Aumentou-se ento mais uma vez o valor das resistncias e dessa vez o
valor escolhido para substituir a resistncia de 100 foi 1 M . E conforme
esperado a atenuao foi ainda maior.
Alterou-se ento os valores dos capacitores no circuito. Essa alterao faz
com que uma grande parte do sinal AC seja dissipada ao longo do circuito,
devido ao aumento da impedncia. Desse modo, inserindo 2 capacitores de
10 F em paralelo na entrada do circuito e mantendo a resistncia no dreno
de 100 . Obteve-se uma atenuao similar ao primeiro caso, isso ocorre
pois como a resistncia no source/fonte era a mesma, a corrente que circula
entre o dreno e a fonte bem prximo a do primeiro circuito. Assim o valor
do ganho que o sistema fornece no se altera muito, visto que a corrente
que passa naquela regio , em grande parte, proveniente da fonte DC para
polarizao.
Para o ltimo caso ento, alm dos capacitores em paralelos na entrada
do circuito, inseriu-se 2 capacitor em paralelos na sada do circuito. Como
comentado no caso anterior, os capacitores tanto na entrada quanto na sada
acabam no inuenciando tanto na atenuao do circuito, visto que a corrente
que passa pelo dreno e pela fonte so em grande parte provenientes da fonte
DC.

13

5.3

Etapa III

Na Figura 14 apresentamos a curva ID VDS para o MOSFET de canal

N.

Figura 14: Curva ID VDS

Na Figura 15 apresentamos a curva ID VGS para o MOSFET de canal
N.

Figura 15: Curva ID VGS

Observa-se que o valor da tenso de limiar VT de aproximadamente 3V
que pode ser encontrada atravs do cruzamento da reta tangente curva com
o eixo VGS conforme ilustrado pela Figura 15.
14

Logo, olhando para a curva ID VDS e comparando com VT = 3V temos

que para valores de VGS menores que 3V o transistor est operando na regio
de corte. Se VDS maior que VGS VT estamos na saturao e VDS menor que
VGS VT regio de triodo. Por exemplo, para o caso onde VGS = 8V temos
que para VDS maior que 5 V o transistor est em saturao e se VDS menor
que 5 V o transistor est na regio de triodo.

15

Concluses

Na etapa I observamos que as curvas ID VDS do experimento foram

semelhantes as curvas encontradas no datasheet do equipamento, validando
assim o trabalho realizado. A tenso de Early para o JFET utilizado foi de
11V e atravs da curva de transcondutncia (Figura 11) foi possvel traar a
curva gm VGS do dispositivo.
Na etapa II observamos a atenuao do sinal de entrada devido transcondutncia muito baixa do circuito. Vericou-se tambm que a medida que
se aumenta a resistncia da fonte maior ser a atenuao em funo da queda
da corrente na fonte e fator gm menor. Testou-se tambm a variao do sinal em funo da variao das capacitncias tanto de entrada como de sada
do circuito e se constatou que no h muita variao do sinal comparado
primeira congurao utilizada, isso porque, em grande parte, a corrente da
fonte oriunda do sinal contnuo de polarizao.
Por m, na avaliao das curvas caractersticas do MOSFET comprovamos atravs do experimento o modelo terico. Pode-se notar na curva
ID VDS as regies de triodo, saturao e corte do transistor e atravs da
curva ID VGS encontramos o valor de limiar para a tenso VGS .

Referncias

[1] Malvino, Albert Paul.

son. 570-600 p.

Eletrnica

Volume 2, 4o ed. So Paulo: Per-

[2] BOYLESTAD, Robert L.; NASHELSKY, Louis. Dispositivos Eletrnicos e Teoria de Circuitos. 8a ed. So Paulo: Pearson 174-196 p.
[3] BC245 C datasheet.
Disponvel em http://www.alldatasheet.com/view.jsp?Searchword=Bf245c,
Acesso em 13/06/2015

16