1 Central processing unit

(CPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.1 Introduction . . . . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2 CPU
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2.1
Description of CPU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2.2 STM8 CPU
register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3 Global configuration
register (CFG_GCR) . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.1 Activation
level . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.2 SWIM
disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.3 Description of
global configuration register (CFG_GCR) . . . . . . . . . . . . 28 1.3.4 Global configuration register
map and reset values . . . . . . . . . . . . . . . 28 2 Boot ROM . . . . . . . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 3 Memory and register map . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1 Memory
layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1.1 Memory map
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1.2 Stack
handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 3.2 Register

description abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 4 Flash

program memory and data EEPROM . . . . . . . . . . . . . . . . . . . . . 34 4.1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.2
Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.3 Main
Flash memory features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 4.4 Memory
organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 4.4.1 STM8S and
STM8AF memory organization1 Central processing unit
(CPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.1 Introduction . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2 CPU
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2.1
Description of CPU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2.2 STM8 CPU
register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3 Global configuration
register (CFG_GCR) . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.1 Activation
level . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.2 SWIM
disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.3 Description of
global configuration register (CFG_GCR) . . . . . . . . . . . . 28 1.3.4 Global configuration register
map and reset values . . . . . . . . . . . . . . . 28 2 Boot ROM . . . . . . . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 3 Memory and register map . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1 Memory
layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1.1 Memory map
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1.2 Stack
handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 3.2 Register

description abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 4 Flash

program memory and data EEPROM . . . . . . . . . . . . . . . . . . . . . 34 4.1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.2
Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.3 Main
Flash memory features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 4.4 Memory
organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 4.4.1 STM8S and

STM8AF memory organization1 Central processing unit

(CPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.1 Introduction . . . . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2 CPU
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2.1
Description of CPU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2.2 STM8 CPU
register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3 Global configuration
register (CFG_GCR) . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.1 Activation
level . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.2 SWIM
disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.3 Description of
global configuration register (CFG_GCR) . . . . . . . . . . . . 28 1.3.4 Global configuration register
map and reset values . . . . . . . . . . . . . . . 28 2 Boot ROM . . . . . . . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 3 Memory and register map . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1 Memory
layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1.1 Memory map
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1.2 Stack
handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 3.2 Register

description abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 4 Flash

program memory and data EEPROM . . . . . . . . . . . . . . . . . . . . . 34 4.1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.2
Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.3 Main
Flash memory features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 4.4 Memory
organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 4.4.1 STM8S and
STM8AF memory organization1 Central processing unit
(CPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.1 Introduction . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2 CPU
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2.1
Description of CPU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2.2 STM8 CPU
register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3 Global configuration
register (CFG_GCR) . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.1 Activation
level . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.2 SWIM
disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.3 Description of
global configuration register (CFG_GCR) . . . . . . . . . . . . 28 1.3.4 Global configuration register
map and reset values . . . . . . . . . . . . . . . 28 2 Boot ROM . . . . . . . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 3 Memory and register map . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1 Memory
layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1.1 Memory map
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1.2 Stack
handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 3.2 Register

description abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 4 Flash

program memory and data EEPROM . . . . . . . . . . . . . . . . . . . . . 34 4.1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.2
Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.3 Main
Flash memory features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 4.4 Memory
organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 4.4.1 STM8S and

STM8AF memory organization1 Central processing unit

(CPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.1 Introduction . . . . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2 CPU
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2.1
Description of CPU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.2.2 STM8 CPU
register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3 Global configuration
register (CFG_GCR) . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.1 Activation
level . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.2 SWIM
disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 1.3.3 Description of
global configuration register (CFG_GCR) . . . . . . . . . . . . 28 1.3.4 Global configuration register
map and reset values . . . . . . . . . . . . . . . 28 2 Boot ROM . . . . . . . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 3 Memory and register map . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1 Memory
layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1.1 Memory map
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3.1.2 Stack
handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 3.2 Register

description abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 4 Flash

program memory and data EEPROM . . . . . . . . . . . . . . . . . . . . . 34 4.1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.2
Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.3 Main
Flash memory features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 4.4 Memory
organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 4.4.1 STM8S and
STM8AF memory organization