UNIVERSIDAD DEL CAUCA

FACULTAD DE INGENIERA ELECTRNICA Y TELECOMUNICACIONES

Programa de Ingeniera Electrnica y Telecomunicaciones

Amplificador de Potencia de Audio

Laboratorio I de Electrnica
Ing. Ayxa Nataly Caicedo Rocero
Primer Periodo de 2015

Sebastin David Ossa Hernndez

Vctor Ernesto Collazos Quisoboni

Popayn, Martes 19 de Mayo de 2015

Anlisis de problemas y soluciones dadas:

Esta es la prctica de laboratorio en la que hemos tenido ms problemas dado a su grado
de complejidad, puesto que el mtodo de diseo propuesto no fue el ms adecuado ya que
las suposiciones no fueron las ms acertadas y haba total desacople entre una etapa y la
otra. Cuando se empez a montar el circuito del primer diseo ninguna de las etapas estaba
cumpliendo con su objetivo de trabajo, as que se calcularon los componentes de nuevo
utilizando los mismos criterios y procedimiento pero tratando de hacer unas suposiciones
ms acertadas. Cuando se prob el circuito con el segundo diseo cada etapa cumpla con
su meta, pero cuando se conect todo el sistema la onda de salida estaba totalmente
distorsionada y en efecto el circuito no era capaz de hacer una amplificacin decente.
Despus de lidiar con todos estos problemas se propuso a hacer todo el diseo de nuevo,
pero esta vez con un mtodo diferente, un mtodo que relacione las etapas para acoplarlas
correctamente y as obtener un amplificador funcional.
Modificaciones realizadas al circuito:
El nuevo mtodo de diseo ser el siguiente, se empezara por hallar los clculos en la ltima
etapa del circuito, hecho esto se calculara su impedancia de entrada que es lo que ve la
anterior etapa como carga, as obtendremos una mxima transferencia de potencia.

Etapa amplificadora de potencia:

Para esta etapa se utiliza un amplificador de potencia clase B en simetra
complementaria compensado por diodos, de esta forma se garantiza que no halla
distorsin de cruce por cero para una correcta salida de seal.
Como disponemos de un altavoz de 8 a 5 , se disea un amplificador cuya
potencia mxima de salida sea = 4 para no comprometer su tiempo de
vida til. Ya que la potencia es bastante alta para este tipo de amplificadores
transistorizados se alimentara el circuito con una diferencia de potencial = 20 .
Sabemos que:
=

2
= 4
2

2 4
= 1
8

Para el circuito se utilizaran transistores TIP31 y TIP32, que tienen un = 100.

= 10
100

Para frecuencias medias (sonido) el voltaje que aparece en el capacitor que acopla
la carga es prcticamente nulo, por lo que podemos utilizar la siguiente ecuacin:
= = 8 1
= 8
Con esto podemos utilizar el criterio de diseo para calcular las resistencias de esta
etapa, que son las mismas ya que esta en simetra complementaria:

2 = 10 0.7 8
3 =

10
3 = 130
Ahora procedemos a hallar la impedancia de entrada del amplificador de potencia,
que ser lo que la segunda etapa ve como carga. Para los diodos 1N4004 tenemos
que su resistencia en polarizacin directa es = 9.2 .
3 = ( + 3 )||[ + (3 || )]

3 = 69.27
Etapa preamplificadora:
Para esta etapa se utiliza un amplificador con transistor en configuracin Emisor
Comn, el cual amplifica ms voltaje que corriente y atena el ruido. Como ya se ha
mencionado la impedancia de entrada de la tercera etapa se constituye en la carga
de esta etapa, pero al ser un valor muy bajo se redondeara a 2 = 100 para
hacer los clculos y evitar que fluyan corrientes demasiado altas que comprometan
los elementos.
Como primer criterio de diseo para esta etapa tenemos:
2 = 2 = 100
Como hemos mencionado este circuito amplifica ms voltaje que corriente, as que
escogemos cada ganancia adecuadamente:

 = 16 ; = 4
Haciendo el anlisis con el circuito hibrido correspondiente a esta etapa podemos
hallar las expresiones para cada ganancia y la impedancia de entrada, de esta
manera relacionamos varias variables y hallamos las incgnitas:
=

2
=
= 50
(1)

2(2 + )
2 +
=

2
2
=
=
(2)

2
2

2 = 2 || =

2
(3)
2 +

De esta manera reemplazamos (3) en (2), despejamos la ganancia de corriente de

le expresin (2) y la igualamos a la expresin (1) para despejar :
2
2
(
) = 50
2 2 +
2 +
= 50

2
= 312.5

Utilizamos la expresin (1) para hallar 2 :

2 =

= 27.17
50 +

Como segundo criterio de diseo tenemos:

2 =

2
10

Utilizamos el criterio para despejar 2 :

2 =

102
= 2.717

Como tercer criterio de diseo tenemos:

=
= 130.96
+ (2 ||2 ) + (2 + 2 )

Como cuarto criterio de diseo utilizamos el circuito de la malla de entrada para

hallar por . . .:
2
= (
+ 2 ) + = 1.09

Como ltimo criterio de diseo se despejan los valores de las resistencias de base:
12 =

2
= 28.73

22 =

2
= 498.53

Ahora solo resta hallar la impedancia de entrada de esta etapa ya que ser la carga
de la primera etapa, para esto utilizamos la expresin (2):
2 =

= 25

Etapa adaptadora de impedancias:

Para este circuito se utiliza un transistor en configuracin Colector Comn, ya que
presenta una alta impedancia de entrada y una baja impedancia de salida. La carga
que ve este circuito es la impedancia de entrada de la segunda etapa, as que se
hallan los clculos:
Como primer criterio de diseo tenemos:
1 = 1 = 25
Como segundo criterio de diseo tenemos:
1 =

1
= 250
10

Como tercer criterio de diseo tenemos:

=
= 533.33
+ (1 ||1 ) + 1

Como cuarto criterio de diseo utilizamos el circuito de la malla de entrada para

hallar por . . .:
= (

1
+ 1 ) + = 15.36

Como ltimo criterio de diseo se despejan los valores de las resistencias de base:
11 =

1
= 1077.58

21 =

1
= 325.52

Valores normalizados de resistencias:

Para efectos de manejo se escogieron los valores de resistencias ms cercanos a los
tericos de la siguiente manera:
11 = 1.2
21 = 330
1 = 25
12 = 27
22 = 510
2 = 100
2 = 2.7
3 = 150

Modificacin adicional:
Por 1 pasaba una corriente demasiado grande que llegaba a quemar el
componente, as que se cambi por una resistencia de 2 que se tena a la mano,
el circuito no present ninguna desmejora as que qued optimizado.

Diagrama final elctrico total:

Anlisis y resultados del plan de pruebas:

Cuando se estaba montando el circuito se meda etapa por etapa con ayuda del
osciloscopio para determinar la seal de salida y su forma de onda. El generador
de seales poda suministrar como mnimo una seal sinusoidal de 200 picopico y la generamos con una frecuencia de 1500 aproximadamente.
Sabemos que en la primera etapa se amplifica corriente y el voltaje de salida debe
ser aproximadamente el mismo con el que se est excitando. La salida para la
primera etapa segn el osciloscopio rondaba los 185 pico-pico, con una onda
sinusoidal perfecta.
La segunda etapa amplifica principalmente voltaje, cuando se midi la salida con el
osciloscopio la lectura era de aproximadamente 2.5 pico-pico, confirmando la
validez de nuestro diseo.
Se mont la tercera etapa. Se le colocaron dos resistencias de 1 entre los
emisores del par complementario y la salida. Se midi la seal de salida con el
osciloscopio y efectivamente tenamos una seal amplificada a un valor de
aproximadamente 7.5 pico-pico.

Sugerencias y conclusiones:

Hay que tener sumo cuidado con la potencia que soportan las resistencias ya
que estamos trabajando con corrientes altas.
La resistencia de emisor de la primera etapa se puede cambiar sin afectar su
funcionamiento.
Segn el valor del capacitor de emisor de la segunda etapa podemos controlar
la potencia de salida del amplificador, ya que la resistencia es muy baja.
Se recomienda utilizar disipadores de calor en el par complementario, ya que al
fluir una corriente alta se calientan bastante.