Vous êtes sur la page 1sur 11

Institut National dInformatique

15/12/2002
EMD1 de Structure Machine

Dure : 2 heures
Documents non autoriss

Exercice 1 : (3 points)
On dispose dune machine o les nombres sont reprsents sur 16 bits
dfinis comme suit:
SM
15

Exposant
14

Mantisse
10 9

Questions:
a) Reprsenter les nombres suivants sur la machine
N1 = (13,75)10
N2 = - (0,1875)10
Remarque: lexposant est reprsent en complment 2.
b) Calculer N1+N2, le reprsenter sur la machine et lexprimer en hexadcimal.

Exercice 2 : ( 6 points)
Analyser les circuits suivants et dites quelle est leur fonction.
a.
A
B

C
D

b.
X0
X1
Y0

Y1
1

c.
A

B
Y
C

Remarque: Vous pouvez ventuellement utiliser une table de vrit afin


didentifier plus facilement la fonction du circuit.

Exercice 3 : (10 points)


On dsire raliser un systme de contrle de passage de voitures sur un pont qui ne
peut pas supporter plus de 10 tonnes. Le pont est dot de deux barrires A et B, une sur
chaque ct.
On dsigne par a et b le poids des voitures se prsentant aux barrires A et B
respectivement et par Pa et Pb deux variables qui indiquent la prsence dune voiture.
Les conditions de fonctionnement du systme sont les suivantes :
Pa = 1 sil y a prsence dune voiture a devant la barrire A
Pb = 1 sil y a prsence dune voiture b devant la barrire B
Si (a+b) 10 tonnes, les deux barrires A et B souvrent
Si (a+b) > 10 tonnes, seulement la barrire correspondant la voiture
la plus lgre souvre
Si a b, la barrire A souvre
Si a > b, la barrire B souvre

Questions:
a/ Etablir la table de vrit de chacune des fonctions de sortie.
b/ Dterminer les formes canoniques disjonctives des fonctions de sortie.
c/ Raliser les fonctions de sortie en utilisant des multiplexeurs 8 1 et un minimum
de portes logiques.
d/ Simplifier les expressions des fonctions de sortie et les raliser laide
de NANDs et des inverseurs.
BON COURAGE
2

Correction de lEMD1 de Structure Machine


Dcembre 2002

Exercice 1 :
a.
N1 = (13,75)10 = (1101,11)2 = 0,110111 x 24
Mantisse = 0,110111
Exposant = 4 = (00100)2
SM = 0
N1 : 0001 0011 0111 0000 = (1370)16
b.
N2 = -(0,1875)10 = - (0,0011)2 = 0,11 x 2-2
Mantisse = 0,11
Exposant = -2 = (11101)2 (complment a 2 de (-2))
SM = 1
N1 : 1111 1011 0000 0000 = (FB00)16
c.
N1 + N2 = 0,110111 x 24 - 0,11 x 2-2
= 1101,11 0,0011 = 1101,1001 = 0,11011001 x 24
Mantisse = 0,11011001
Exposant = 4 = (00100)2
SM = 0
N1 + N2 : 0001 0011 0110 0100 = (1364)16

Exercice 2:
A/
C = (A.B . A) . (A.B . B) = A.B . A + A.B . B = A . B + A . B = A + B
D=A.B
C = A + B = Somme de A et B
D = A . B = Retenue
Le circuit est un demi-additionneur.

B/
F = (X0 . Y0 + X0 . Y0) . (X1 + Y1) = (X0 + Y0) . (X1 + Y1)
F = 1 si

X0 = Y0 et

X1 = Y1

Le circuit est un comparateur indiquant lgalit de deux nombres


(X1 X0 )2 et (Y1 Y0)2.
C/
X = A + B.C
Y = B + C
Z = C
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

X
0
0
0
1
1
1
1
0

Y
0
1
1
0
0
1
1
0

Z
1
0
1
0
1
0
1
0

(XYZ)2 = (ABC)2 + 1, le circuit est un incrmenteur.


Exercice 3 :
A/
Entres du systme :
Pa = 1 sil y a prsence dune voiture la barrire A, 0 sinon
Pb = 1 sil y a prsence dune voiture la barrire B, 0 sinon
X = 0 si a+b 10 tonnes
X = 1 si a+b > 10 tonnes
Y = 0 si a b
Y = 1 si a > b
Sorties du systme :
A = 0 si la barrire A est ferme, 1 sinon
B = 0 si la barrire B est ferme, 1 sinon

Table de vrit :
Pa
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Pb
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

X
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

Y
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

A
0
0
0
0
0
X
0
X
X
X
X
0
1
1
1
0

B
0
0
0
0
1
X
0
X
X
X
X
0
1
1
0
1

B/
A = Pa . Pb . X . Y + Pa . Pb . X . Y + Pa . Pb . X . Y + Pa . Pb . X . Y
B = Pa . Pb . X . Y + Pa . Pb . X . Y + Pa . Pb . X . Y + Pa . Pb . X . Y
C/
Pa 0 0 0 0 Pa Pa 0
Pb
X
Y

Pb 0 0 0 Pb Pb 0 Pb
Pa
X
Y

MUX 8-1

MUX 8-1
B

D/
XY 00
PaPb
00
01
1
11
X
10

11

X
1
X

X
Y
Pa

A = Pa . X + Pa . Y
A = Pa . ( X + Y)
A = Pa . ( X + Y) =

01

Pa | (X|Y)

10

1
X
A

XY 00
PaPb
00
1
01
1
11
X
10

01

11

X
1
X

X
1

10

B = Pb . X + Pb . Y
B = Pb . ( X + Y)
B = Pb . ( X + Y) = Pb | (X|Y)

X
Y
Pb

Institut National dInformatique

19/03/2003
re

EMD2 de Structure Machine 1


Dure : 2 heures

Anne
Documents non autoriss

Exercice 1 : (4 points)
On dsire concevoir un compteur synchrone dcrivant le cycle suivant :
(3, 4, 5, 6, 3) laide de bascules D.
Questions:
a) Donner les quations des entres Di simplifies.
b) Reprsenter le cycle du compteur en tenant compte de tous les tats y compris ceux
nappartenant pas au cycle.
c) Raliser ce compteur en utilisant un PAL squentiel disposant de 4 entres et de 4
sorties squentielles.
Exercice 2 : ( 7 points)
Soit le circuit dcrit par le schma suivant :
1
Pr

1
E

Sortie (S)

Q
CK
Clr

CK Compteur Mod 16

RAZ

Q3 Q2 Q1 Q0

H est une horloge de frquence gale 1 KHz.


On suppose qu ltat initial, lentre E et la sortie S sont 0.
a. Quel est ltat initial du compteur ? Justifier votre rponse.
b. Complter le chronogramme suivant :

H:
E:
S:
Q0:
Q1:
Q2 :
Q3 :
Clr :
c. Que se passe t-il lorsque lentre repasse de 1 0 ?
d. Quelle est la dure de limpulsion du signal de sortie S? Quelle sera la dure de
limpulsion du signal de sortie S si le signal Clr est reli Q2 au lieu de Q3 ?
e. En dduire lquation du signal Clr qui nous permettrait dobtenir une impulsion de 5ms.
1

Exercice 3 : (4 points)
On dsire raliser un circuit qui permet de diviser la frquence dune horloge par 1, 2 ou 4.
Le circuit est dcrit par le chronogramme et la table de fonctionnement suivante:
Le circuit possde 3 signaux de commande en entre :
HE : est une horloge de rfrence dont on souhaite diviser la frquence.
C1, C0 : deux bits indiquant le facteur par lequel on dsire diviser la frquence de lhorloge HE.
C1 C0 Hs

HE

Diviseur de
frquence

C1
C0

0
0
1

HS

0
1
0

Fonction

H0 Division par 1
H1 Division par 2
H2 Division par 4

H E:
H1:
H2:

Remarque : Complter le chronogramme pour les 8 impulsions et raliser ce circuit laide


dun minimum de bascules D, de circuits combinatoires et dun minimum de portes logiques.
Exercice 4 : (5 points)
On dsire raliser un circuit C qui reoit 4 bits en srie et fournit en sortie 4 bits en parallle.
Pour cela, on utilise un registre dcalage de 4 bits avec une entre srie (ES) et une
commande de dcalage (DEC). Les sorties parallles du registre sont envoyes sur un bus
travers des portes (buffers) trois tats. Linformation nest libre sur le bus que lorsque le
registre est plein (aprs 4 dcalages). Pour cela, on dispose dune commande douverture sur le
bus : OUV. Pour compter les dcalages, on utilise un compteur de 3 bits cycle incomplet.
RAZ

RAZ
ES

Compteur
A

Circuit C

H
OUV

RAZ
ES

DEC
Q3

Q2

Q1

Q0

Vers le bus

La commande RAZ du circuit C est une commande asynchrone. Elle survient avant larrive du
premier bit.
1. Dterminer le cycle que doit dcrire le compteur pour contrler les dcalages.
2. Etablir les quations des commandes DEC et OUV.
3. Donner le schma du circuit en utilisant le compteur et le registre dcalage dcrits cidessus.
4. Donner le contenu du registre dcalage chaque top dhorloge :
Priode Action
Q0
Q1
Q2
Q3
T0
RAZ
T1
ES = 0
T2
ES = 1
T3
ES = 0
T4
ES = 1
BON COURAGE
2

Institut National d'Informatique

15/06/2003

EMD 3 de Structure Machine 1re Anne


Dure : 2 heures

Tous Documents interdits

Rdiger les Parties I et II sur des feuilles spares

PARTIE I
Exercice 1: ( 4 pts) ;
Soit une mmoire RAM de 4Kilo*4 reprsente par le schma suivant :

Questions :
a. Quel est le rle des broches R/ W ( L/ E) et CS sur un circuit Mmoire ?
b. De combien de bits est constitue la donne stocke dans cette mmoire ?
c. De quelle capacit est cette mmoire (en Kbits puis Koctes) ?
d. Comment slectionne-t-on ladresse dune donne ?
e. Quel doit tre ltat du signal VMA (Valid Memory Access) et ltat des lignes A12
A15 pour slectionner cette mmoire ?
f. Donner la plage dadresse (en Hexadcimal) utilise par cette mmoire.
Exercice 2: ( 4 pts)
a./ Faire l'tude et le schma d'une mmoire de 4 mga x 16 bits organise en deux (2) modules
entrelacs avec un degr d'entrelacement D = 2 ( l'entrelacement se fait l'intrieur de chaque
module). Cette mmoire est ralise base de circuits de 1 mga x 8 bits.
Remarque: faire le schma d'un seul module et soignez sa prsentation.
b./ Dterminer le domaine (en Hexadcimal) des adresses pour chacun des modules. Justifier
votre rponse.
Balla/Cherid/Oudghiri_Emd3_2002/2003_ Strm1

1/2

PARTIE II
Exercice 3: ( 2 pts )
Drouler sur la machine MIASM vue en cours, linstruction suivante :
OU

*Adr

Exercice 4: ( 5 pts )
Ecrire le programme MIASM implant ladresse Hexa (100)16 en mmoire qui permet de calculer
le reste de la division entire (fonction Modulo) de A par B qui seront lues (A et B entiers
positifs).
Vous pouvez utiliser la formule suivante :
A Mod B = A B * (A DIV B)
Remarques:
-

On supposera que nous disposons des instructions suivantes:


Adr

qui permet :

Acc (Acc) DIV (Adr)

MPM Adr

qui permet :

Acc (Acc) * (Adr)

Le rsultat de la multiplication et de la division tient sur un mot mmoire

A et B sont des entiers positifs (prvoir les tests lors de la lecture de ces deux nombres).

DIV

avec DIV division entire


multiplication entire

Exercice 5: ( 5 pts )
Ecrire le programme MIASM implant ladresse Hexa (100)16 prenant en entre deux nombres
positifs A et B, et calculant puis affichant le PGCD de ces deux nombres. Le PGCD sera calcul
avec lalgorithme itratif dEuclide donn comme suit :
Tant_Que B 0
R := A Mod B;
A:= B;
B:= R;
Fin Tant_Que ;
PGCD := A ;
Ecrire(PGCD) ;
Remarques:
-

On supposera que nous disposons des instructions suivantes:


MOD Adr

qui permet :

Acc (Acc) MOD (Adr)

avec MOD : Modulo

Bon Courage

Balla/Cherid/Oudghiri_Emd3_2002/2003_ Strm1

2/2

Institut national dInformatique

Juin 2003

Examen de Remplacement de Structure Machine 1I


Dure :2 heures
Tous documents interdits
Exercice 1 : (3 points)
Codez en binaire, en signe et valeur absolue, et en complment deux les nombres dcimaux
suivants ( sur 8 bits):
+15 , et -122
Exercice2 :(4 points)
Rappeler les principes dun demi-additionneur et dun additionneur complet. Dduire de ces
principes un circuit logique qui implmente le complment deux sur n bits.
Exercice3 :(6 points)
Raliser un multiplicateur de deux nombres X (3 bits) et Y (3 bits). Le rsultat de la
multiplication est sur 6 bits. Pour cela, utiliser un additionneur de deux nombres sur 6 bits
chacun, dun registre dcalage (6 bits) , de bascules D et de portes logiques.
Remarque : le schma doit comporter un minimum de portes logiques.
Exercice4 : (7 points)
Ecrire le programme MIASM qui permet de construire un mot ladresse RESULT partir
dune table de 4 mots implante en mmoire lAdresse TAB.

TAB (X100)

1
2
3
4

RESULT

Bon Courage

Vous aimerez peut-être aussi