INSTITUTO FEDERAL DE EDUCAO, CINCIA E TECNOLOGIA DA

BAHIACAMPUS VITRIA DA CONQUISTA

DIRETORIA DE ENSINO
COORDENAO DE ENGENHARIA ELTRICA

SISTEMA DE CONTROLE APLICADO EM FPGA PARA COMANDO

DE ELEVADOR COM SEGURANA DE RECOGNIO POR VOZ

WANS MACDO FRANA FARIAS

Vitria da Conquista-BA, setembro de 2014.

Pr-Projeto de Final de Curso Wans Macdo Frana Farias

WANS MACDO FRANA FARIAS

SISTEMA DE CONTROLE APLICADO EM FPGA PARA COMANDO

DE ELEVADOR COM SEGURANA DE RECOGNIO POR VOZ

Pr-Projeto de Curso apresentado na

disciplina Projeto em Engenharia Eltrica,
como requisito bsico para apresentao do
Projeto de Final de Curso de Engenharia
Eltrica do IFBA Campus Vitria da
Conquista.

Orientadora: Prof. Clia Libarino.

Vitria da Conquista-BA, setembro de 2014.

Pr-Projeto de Final de Curso Wans Macdo Frana Farias

RESUMO
Este trabalho tem como objetivo desenvolver e sintetizar, em VHDL, o controle de um
elevador com sistema de segurana baseado em reconhecimento de voz utilizando o kit
Cyclone II FPGA Starter Board da Altera. Pretende-se buscar a forma mais vivel para a
implementao dentro das limitaes tcnicas.
Palavras-chave: VHDL, elevador, reconhecimento de voz, Cyclone II.

Pr-Projeto de Final de Curso Wans Macdo Frana Farias

Sumrio
1.

INTRODUO...............................................................................................................5

2.

DELIMITAO DO TEMA...........................................................................................5

3.

MOTIVAO..................................................................................................................5

4.

PROBLEMATIZAO...................................................................................................6

5.

HIPTESE.......................................................................................................................6

6.

OBJETIVOS....................................................................................................................6

6.1.

Objetivo Geral..............................................................................................................6

6.2.

Objetivos Especficos...................................................................................................6

7.

REFERENCIAL TERICO............................................................................................6

7.1.

VHDL...........................................................................................................................6

7.1.1.

Aspectos gerais da linguagem..................................................................................7

8.

METODOLOGIA DA PESQUISA................................................................................10

9.

RESULTADOS ESPERADOS......................................................................................10

10.

CRONOGRAMA.......................................................................................................11

11.

REFERNCIAS BIBLIOGRFICAS.......................................................................12

1. INTRODUO
A linguagem VHDL ou "VHSIC Hardware Description Language" (Linguagem de
descrio de hardware VHSIC) se desenvolveu a partir da necessidade de uma ferramenta de
projeto e documentao padro para o projeto VHSIC (Very High Speed Integrate Circuit) na
qual pode ser utilizada para descrio de hardware independente da tecnologia e do

Pr-Projeto de Final de Curso Wans Macdo Frana Farias

5
fabricante. O cdigo descreve o comportamento ou estrutura desejada a partir de um circuito
fsico correspondente ao desenvolvido pelo compilador, sendo utilizado para facilitar o disign
de circuitos digitais em CPLDs, FPGAs e ASICs.
O FPGA, que ser o dispositivo utilizado, semicondutor quer pode ser programado aps
sua fabricao, ou seja, ao invs de ser restrito a uma funo pr-determinado pelo fabricante
este pode ser ter seus recursos e funes programados adaptando-se s normas e reconfigurar
hardwares para aplicaes especificas, mesmo depois de o produto ter sido instalado no
campo. Com essas caractersticas os dispositivos FPGAs tem se tornado uma importante
ferramenta didtica para o desenvolvimento de projetos em instituies de ensino, como tem
ocorrido com o kit Cyclone II FPGA Starter Board da Altera, pois com a versatilidade e
empregabilidade destes dispositivos pode se por em prtica o que aprendido em sala de aula.
O estudo de sistemas de reconhecimento automtico de voz tem sido foco de vrios
trabalhos o que levou ao desenvolvimento do sistema RAV (Reconhecimento automtico de
voz). Com vrias aplicaes como para sistemas de segurana, sistemas telefnicos
automatizados entre outros, existem vrias tcnicas para a implementao do RAV, como a
HMM (Hidden Markov Model), que a principal para o reconhecimento da palavra.
2.

DELIMITAO DO TEMA

A utilizao da linguagem VHDL para o controle de um elevador com sistema de

segurana de reconhecimento de voz utilizando o kit Cyclone II FPGA Board da Altera.
3.

MOTIVAO
Com o avano da tecnologia a empregabilidade da linguagem VHDL vem se tornando

um artifcio importante para a sntese e desenvolvimento de hardwares quem venham a

atender o mercado consumidor.
O desenvolvimento de prottipos uma ferramenta para que possa testar a viabilidade
do projeto, com o intuito de aplicar este pressuposto utilizao do kit Cyclone II FPGA
Starter Board da Altera se torna um instrumento didtico de grande importncia e verstil para
o desenvolvimento de exemplares.
4.

PROBLEMATIZAO

A utilizao de um kit didtico para aplicaes em sistemas complexos.

Pr-Projeto de Final de Curso Wans Macdo Frana Farias

6
5.

HIPTESE

Aplicabilidade da linguagem VHDL como ferramenta para a descrio do hardware de

forma a relatar o comportamento ou estrutura desejada de acordo ao desenvolvedor.

Sntese e simulao do cdigo VHDL.
A utilizao do kit Cyclone II FPGA Starter Board para o desenvolvimento de
prottipos.

6.

OBJETIVOS

finalidade da proposta compreender e examinar a linguagem VHDL, suas

caractersticas e empregabilidades aos FPGAs. Analisar e estudar o seu funcionamento e os
parmetros mais significativos que fazem parte da linguagem e do dispositivo.
6.1. Objetivo Geral

Testar a empregabilidade da linguagem VHDL a dispositivos FPGA.

Utilizar o kit Cyclone II FPGA Starter Board da Altera para o desenvolvimento e
sntese de programas escritos em VHDL.

6.2. Objetivos Especficos

Utilizao da lgica em linguagem VHDL para controle do sistema de um elevador

com sistema de segurana de reconhecimento por voz.

Fazer uso dispositivo FPGA para a confeco do prottipo utilizando o kit Cyclone II
FPGA da Altera para o controle do modelo.

7.

REFERENCIAL TERICO

7.1. VHDL
A linguagem VHDL foi originalmente desenvolvida sob o comando do Departamento de
Defesa dos Estados Unidos (DARPA), em meados da dcada de 1980, para documentar o
comportamento de ASICs (Application Specific Integrated Circuit) que compunham os
equipamentos vendidos s Foras Armadas americanas. Isto quer dizer que a linguagem
VHDL foi desenvolvida para substituir os complexos manuais que descreviam o
funcionamento dos ASICs. At ento, a nica metodologia largamente utilizada no projeto de
circuitos era a criao atravs de diagramas esquemticos. O problema com esta metodologia
o fato de que desenho tem menor portabilidade, so mais complexos para compreenso e
so extremamente dependentes da ferramenta utilizada para produzi-los.

Pr-Projeto de Final de Curso Wans Macdo Frana Farias

7
O desenvolvimento da VHDL serviu inicialmente aos propsitos de documentao do
projeto VHSIC. Entretanto buscava-se uma linguagem que facilitasse o projeto de um
circuito, ou seja, a partir de uma descrio textual, um algoritmo, desenvolver o circuito, sem
necessidade de especificar explicitamente as ligaes entre componentes. A VHDL presta-se
adequadamente a tais propsitos, podendo ser utilizada para as tarefas de documentao,
descrio, sntese,simulao, teste, verificao formal e ainda compilao de software, em
alguns casos.
Aps o sucesso inicial do uso da VHDL, a sua definio foi posta em domnio pblico, o
que levou a ser padronizada pelo IEEE (Institute of Electrical and Electronic Engineers) em
1987. O fato de ser padronizada e de domnio pblico ampliou ainda mais a sua utilizao,
novas alteraes foram propostas, como natural num processo de aprimoramento e a
linguagem sofreu uma reviso e um novo padro mais atualizado foi lanado em 1993.
7.1.1. Aspectos gerais da linguagem
Como a linguagem VHDL suporta mltiplos nveis de hierarquia, a descrio pode
consistir na interligao de outras descries menores, a um cdigo que representa o
comportamento esperado do circuito. Esses estilos so denominados estrutural e
comportamental, e podem ser mesclados em uma mesma descrio. A estrutura hierrquica e a
opo de combinar diversos estilos de descrio facilitam a conduo de projetos complexos
que partem de um nivl mais elevado para um nvel mais baixo de especificao, conhcidos
como top down design. As ferramentas de sntese suportam descries de diferentes estilos,
desde que o nvel de abstrao seja moderado. Para a inferncia correta das estruturas, as
construes empregadas devem seguir modos preferenciais indicados pelo fabricante.
Assim como na linguagem de programao, a linguagem VHDL permite a definio de
subprogramas na forma de procedimentos e funes. Os subprogramas podem sem
empregados em rotinas de converso, definio de novos operadores e outras operaes no
diretamente ligadas a um circuito possvel de sntese. Nada impede, entretanto, que um
subprograma tenha uma correspondncia direta a um elemento do circuito a ser sintetizado. O
cdigo de um circuito multiplicador composto por um conjunto de clulas, por exemplo, pode
ter a funo de cada clula descrita por um subprograma.
Devido a sua potencialidade, a linguagem VHDL complexa, e muitas vezes de difcil
entendimento, dadas as inmeras opes para modelar o comportamento de um mesmo
circuito. Entretanto, o entendimento de um pequeno numero de comandos, suficiente para o
modelamento de estruturas medianamente complexas, pode ser rapidamente atingido. A

Pr-Projeto de Final de Curso Wans Macdo Frana Farias

8
necessidade de projetos mais complexos encaminha a procura por novos comandos levando a
uma maior compreenso das opes da linguagem.
7.1.2.

Estrutura do Cdigo

A estrutura bsica de um cdigo VHDL consiste em trs partes: (I) declaraes de

bibliotecas/pacotes, (II) entidade e (III) arquitetura para a simulao e sntese de circuitos
digitais desta estrutura, pode ser realizada por softwares como o Quartus II da Altera, ISE da
Xilinx, Precisio RTL e ModelSim da Mentor Graphics entre outros programas que utilizam
desta linguagem para a simulao e sntese de projetos.
7.1.2.1.

Declarao de Bibliotecas e Pacotes

A primeira parte do cdigo deve contar uma lista com todas as bibliotecas e pacotes que o
compilador necessitara para processar o projeto.
7.1.2.2.

Entidade (ENTITY)

Entidade a segunda das trs partes fundamentais do cdigo. Seus principais contedos
sos duas sees de cdigo denominadas PORT e GENERIC, sendo que a primeira
obrigatria enquanto a segunda opcional.
PORT uma lista com especificaes de todas as portas, entradas e sadas, do circuito. O
modo dos sinais, ou portas, pode ser IN, OUT, INOUT (bidirecional) ou BUFFER (sada que
utilizada internamente).
GENERIC usado para declarar constantes genricas, verdadeiramente globais, as quais
podem ser utilizadas at mesmo nas declaraes de PORT.
7.1.2.3.

Arquitetura (ARCHITECTURE)

A arquitetura a terceira e ltima das trs sees fundamentais do VHDL bsico. El

contm o cdigo propriamente dito.
7.2. FPGA
Desenvolvida pela empresa Xilinx, foi lanada na dcada de 80 uma nova arquitetura de
circuitos integrados baseado em lgica programvel, a LCA (Logic Cell Array) que mais tarde
seria chamada de FPGA (Field Programable Gate Array) onde foi primeira demonstrao
prtica da computao reconfigurvel, na qual consiste em combinar o desempenho do
hardware com a flexibilidade do software.
As FPGAs so dispositivos semicondutores compostos por uma matriz de blocos que
podem ser programados aps a sua fabricao, ou seja, ao invs de serem restritos a uma
funo pr-definida pelos fabricantes, este pode ter seus recurso e funes programadas de
acordo a necessidade dos programadores mesmo depois de instalado em campo. Este
dispositivo consiste em uma matriz de blocos lgicos ou clulas lgicas independentes,
cercada de blocos de entrada e sada, tambm independentes, e por um conjunto de recursos

Pr-Projeto de Final de Curso Wans Macdo Frana Farias

9
de interconexo programveis, que permitem a interligao arbitrria dos blocos., (DA
COSTA, MESQUITA, PINHEIRO, 2011,p. 29).
Cada bloco lgico ou recursos de interligao pode ser programado a partir de um cdigo
binrio, que so os bits de configurao (biststreams) dos dispositivos, onde pode ser
configurado e reconfigurado assim determinando funo que o mesmo ir desempenhar a
partir do momento que configurado ou reconfigurado. A programao dos blocos pode ser
feita por cdigos por ferramentas de softwares seguindo um determinado fluxo de projeto, a
partir deste cdigo cada bloco pode ser programado para desempenhar uma funo especfica,
determinando as portas que sero de entrada ou de sada de cada elemento reconfigurvel da
matriz. Estas caractersticas da FPGA permite ao programado se fixar somente com o
algoritmo que se deseja implementar ao invs de se preocupar com os circuitos que sero
implementados.
Umas das maiores vantagens das FPGAs a sua arquitetura flexvel que serve muito bem
para uma ampla variedade de aplicaes na qual consistem desde implementao de
controladores de dispositivos, do qual ser implementado neste trabalho, como tambm
circuitos de codificao, lgica arbitrria, prototipagem e emulao de sistemas entre outros.
7.3. Sistema de Reconhecimento Automtico de Voz
Para que o computador reconhea o som da sua voz juntamente com a fontica da palavra
pronunciada e efetue a aplicao desejada, ele precisa encadear uma sequncia de passos.
Primeiro ele precisa digitalizar a fala que se quer reconhecer. Para isso, ele utiliza um
conversor analgico-digital que capta as vibraes criadas pela sua voz e converte essas ondas
em dados digitais.
Em seguida, aplica-se uma medida para cada uma das ondas captadas e o som digitalizado
filtrado para separ-lo de rudos e interferncias. Ento, efetua-se uma computao das
caractersticas que representam o domnio espectral (frequncias) contido na voz. Nessa etapa
do processo, o som pode necessitar ser sincronizado, pois as pessoas no costumam utilizar o
mesmo tom e nem sempre falam na mesma velocidade. Isso consiste em um ajuste com
modelos de som j armazenados na memria do classificador.
Ento essa digitalizao separada em fraes ainda menores, ou seja, sons fonticos no
maiores do que uma slaba. Em seguida, o programa ir compara os sons captados com
fonemas conhecidos e presentes em seu banco de dados que correspondam ao idioma que o
locutor tenha falado. Em outras palavras, aplicado um mtodo de busca para associar as
sadas com padres de palavras e da voz de quem as emitiu.

Pr-Projeto de Final de Curso Wans Macdo Frana Farias

10
Por ltimo, o sistema analisa o resultado e o compara com palavras e frases conhecidas e,
como resultado, ele identifica o que seu usurio disse e converte para a funcionalidade
desejada (texto em uma planilha, um comando, o reconhecimento do usurio, etc.).
8.

METODOLOGIA DA PESQUISA
Considerando os objetivos propostos no presente projeto, sero realizados estudos dos

principais referenciais tericos na rea de linguagem VHDL e FPGA dando nfase

empregabilidade ao controle de elevador com sistema de segurana com reconhecimento por
voz. Ser construdo um prottipo a partir do emprego do kit didtico Cyclone II FPGA
Starter Board da Altera. Na sequncia, sero realizados ensaios para a calibragem do projeto e
posteriormente fazer os testes necessrios para que possa comprovar os benefcios da
linguagem de descrio de hardware (VHDL) e a versatilidade do kit disponibilizado pela
instituio.
9.

RESULTADOS ESPERADOS
O elevador deve ser comandado pelo kit Cyclone II da Altera na qual dever atender a

6 andares onde um dos andares s poder ser acessado sendo aprovado pelo sistema de
segurana de reconhecimento por voz.

Pr-Projeto de Final de Curso Wans Macdo Frana Farias

11

10. CRONOGRAMA
A proposta do cronograma de atividades relacionadas a este projeto mostrada na tabela a
seguir:
Atividades
Pesquisa do
tema
Definio do
tema
Pesquisa
bibliogrfica
Coleta de
Dados
Apresentao e
discusso dos
dados
Concluso
Entrega do
projeto

Jun

Jul

Ago

Set

Out

Nov

Dez

Jan

Fev

x
x
x

x
x

Pr-Projeto de Final de Curso Wans Macdo Frana Farias

12
11. REFERNCIAS BIBLIOGRFICAS
DAMORE, Roberto. VHDL Descrio e Sntese de Circuitos Digitais. Rio de Janeiro,LTC.
PEDRONE, A. Volnei. Eletrnica Digital Moderna e VHDL. Rio de Janeiro, Elsevier.
ALMEIDA, Marcus. Protocolos De Comunicao Aplicados Em Fpgas, 2013, Fortaleza.
The 4th International Congress on University-Industry Cooperation, Desenvolvimento do
Mdulo de pr-nfase para sistemas de Reconhecimento automtico de voz em fpga, 2012
Taubate.