LGICA SECUENCIAL

Nombre
lgicos

de

la

Materia:

Circuitos

Docente: Tania Snchez

Carrera: Ingeniera de sistemas

Direccin Nacional de Tecnologa - UNEFA

Departamento de Innovaciones Educativas y Tecnolgicas

Presentacin

Propsito del recurso u objeto de aprendizaje: Analizar circuitos con lgica secuencial

Palabras claves (Flip flop, )

Direccin Nacional de Tecnologa - UNEFA

Departamento de Innovaciones Educativas y Tecnolgicas

LGICA SECUENCIAL

Hemos visto que en la lgica combinacional las salidas estn determinadas slo por los
estados existentes en las entradas. En la lgica secuencial sin embargo, las salidas estn
determinadas no slo por las entradas sino tambin por la secuencia de entradas que
condujeron al estado existente, las que precedieron. En otras palabras el circuito posee
memoria.

La mayora de los sistemas digitales requieren la funcin de almacenamiento, cuyo objetivo

es mantener los datos binarios durante un periodo de tiempo. Algunos dispositivos de
almacenamiento se usan para almacenamiento temporal y otros para almacenamiento
permanente y pueden memorizar un bit o un grupo de bits. Algunos tipos comunes de
dispositivos de almacenamiento son: flip-flops, registros, memorias semiconductoras,
discos magnticos, cintas magnticas y discos pticos.

El flip-flop es un circuito lgico biestable, es decir posee dos estados estables,

denominados SET (1 o activacin) y RESET (0 o desactivacin), en los cuales se puede
mantener indefinidamente, lo que permite el almacenamiento de un bit. Los flip-flops se
implementan con puertas lgicas y son los bloques bsicos de construccin de contadores,
registros y otros circuitos de control secuencial. Tambin se emplean en ciertos tipos de
memorias.
Los circuitos secuenciales se pueden dividir en sncronos y asncronos.
1. Sncronos: las entradas, salidas y los estados internos se muestrean en instantes de
tiempo definidos que son controlados por una seal de reloj.
2. Asncronos: los circuitos responden a cambios en las entradas que se pueden producir en
cualquier momento.
2. Biestables sensibles por nivel o latches.

Direccin Nacional de Tecnologa - UNEFA

Departamento de Innovaciones Educativas y Tecnolgicas

El latch es un tipo de dispositivo de almacenamiento temporal de dos estados (Biestable).

2.1.- Biestable R-S con puertas NOR.
2.2.- Biestable R-S con puertas NAND.
2.3.- Latch R-S con entrada de habilitacin.
2.4.- Latch D con entrada de habilitacin.

Biestables disparados por flancos o flip-flops.

En muchas situaciones es necesario sincronizar el funcionamiento de muchos circuitos

diferentes y resulta de utilidad poder controlar el momento en el que un circuito cambiar
de estado.
Algunos biestables estn construidos de manera que slo cambian de estado ante la
aplicacin de una seal de disparo, en concreto ante el flanco de bajada o de subida de una
seal de entrada llamada reloj (CLK). Estos biestables reciben el nombre de biestables
disparados por flanco, o ms comnmente flip-flops.
Los flip-flops son dispositivos sncronos. El trmino sncrono significa que la salida cambia
de estado nicamente en un instante especfico de una entrada de disparo (reloj), es decir,
los cambios en la salida se producen sincronizadamente con el reloj.
Podemos encontrar dos tipos de flip-flops:
1. Los que son disparados por el flanco de subida de la seal de reloj.
2. Los que son disparados por el flanco de bajada de la seal de reloj.
Flip-flops S-R disparado por flanco.
Se asemeja al latch R-S excepto en que el circuito slo responde a sus entradas en el flanco
ascendente o descendente de la seal de reloj. Los smbolos grficos (figura 3-7) se
asemejan a los de los latches con entrada de habilitacin, excepto en que esta ltima entrada
se reemplaza por una entrada de reloj.

Direccin Nacional de Tecnologa - UNEFA

Departamento de Innovaciones Educativas y Tecnolgicas

Figura 3-7. Flip-flop R-S (a) disparado por flanco de subida. (b) disparado por flanco de
bajada.

Direccin Nacional de Tecnologa - UNEFA

Departamento de Innovaciones Educativas y Tecnolgicas

FLIP-FLOP JK
El smbolo lgico para un flip-flop JK es el siguiente:

Figura 7: Smbolo lgico de un flip-flop JK

Este tipo se considera como flip-flop "universal" ya que los dems tipos se pueden construir
a partir de l. En el smbolo anterior hay tres entradas sncronas (J, K y CLK). Las entradas
J y K son entradas de datos, y la entrada de reloj transfiere el dato de las entradas a las
salidas. El smbolo lgico mostrado en la anterior tambin tiene la salida normal Q y la
complementaria.
La tabla de verdad del flip-flop JK esta en la figura 7.1.3. Los modos de operacin en la
parte izquierda y la tabla de la verdad hacia la derecha. La lnea 1 muestra la condicin de
"mantenimiento", o inhabilitacin. Observar que ambas entradas de datos (J yK9 estn en el
nivel BAJO. La condicin de "reset" del flip-flop se muestra en la lnea 2 de la tabla de
verdad; cuando J=0 y K=1 y llega un pulso de reloj a la entrada CK, el filp flop se pone a 0
(Q=0). La lnea 3 muestra la condicin de "set" del flip-flop JK. Cuando J=1 y K=0 y se
presenta un pulso de reloj, la salida Q cambia a 1. La lnea 4 ilustra una condicin muy til
para el flip-flop JK que se denomina de conmutacin (toggle): Cuando ambas entradas J y
K estn en el nivel ALTO, la salida cambia cada vez que un pulso alcanza la entrada CK.
Repitiendo los pulsos de reloj, la salida Q pasara por los niveles BAJO, ALTO, BAJO,
ALTO, BAJO, etc. Esta idea de BAJO, ALTO, BAJO, ALTO se denomina conmutacin. El
termino conmutacin proviene de la naturaleza ON-OFF de un interruptor de
conmutacin.

Modo de operacin

ENTRADAS
CLK

SALIDAS

Mantenimiento

No cambia

Reset

Set

Conmutacin

Estado opuesto

Tabla 7.1.3: Tabla de verdad para un flip-flop JK

Direccin Nacional de Tecnologa - UNEFA

Departamento de Innovaciones Educativas y Tecnolgicas

FLIP-FLOP D
El smbolo lgico para un flip-flop D es el siguiente:

Figura 6: Smbolo lgico de un flip-flop D

Tiene solamente una entrada de datos (D), y una entrada de reloj (CLK). Las salidas Q Y 1.
Tambin se denomina " flip-flop de retardo.
Cualquiera que sea el dato en la entrada (D), ste aparece en la salida normal retardado un
pulso de reloj. El dato se transfiere durante la transicin del nivel BAJO al ALTO del pulso
del reloj.

Ejemplo: Flip-Flop D Sincronizado

El flip-flop D intenta seguir a la entrada D, pero no puede hacer la
transicin requerida a menos que est habilitado por el "clock" (pulso
de sincronismo). Ntese que si el clock es low (est bajo) cuando
ocurre una transicin en D, la transicin correspondiente en Q, ocurre a
la siguiente transicin alta del clock.

Direccin Nacional de Tecnologa - UNEFA

Departamento de Innovaciones Educativas y Tecnolgicas

Flip-flop T.
Existe otro tipo de flip-flop con una nica entrada (T). El comportamiento de un flip-flop
tipo T es equivalente al de un flip-flop tipo J-K con sus entradas J y K unidas. De este
modo, si la entrada T presenta un nivel bajo 0 el dispositivo est en su modo de memoria,
y si a la entrada T se encuentra a nivel alto 1 el dispositivo cambia de estado, es decir la
salida bascula. En la Figura 3-12 se aprecia este comportamiento y el smbolo lgico.

Direccin Nacional de Tecnologa - UNEFA

Departamento de Innovaciones Educativas y Tecnolgicas