Académique Documents
Professionnel Documents
Culture Documents
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.1
Programa
1.
2.
3.
4.
Introduo
Conceitos bsicos de redes de computadores
Definio de sistemas abertos (modelo ISO/OSI)
Barramentos industriais para automao
(a) RS-232, RS-422, RS-485
(b) CAN-BUS
(c) Profibus
(d) Fieldbus
5. Redes de adaptadas para automao
6. Ethernet
7. TCP/IP
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.2
Introduo
Automao Industrial
Sistemas de Automao Industrial
Descentralizao
Distribuio da Inteligncia
Evoluo das Arquiteturas
Barramentos Industriais
Sistemas Integrados de Automao
Retrofitting de Dispositivos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.3
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.4
Controle Analgico
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.5
Controle Digital
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.6
Arquitetura Centralizada
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.7
Controle Centralizado
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.8
Controle Centralizado
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.9
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.10
SDCD
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.11
SDCD
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.12
SDCD
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.13
Barramentos Industriais
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.14
Barramentos Industriais
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.15
Barramentos Industriais
Barramento
Digital
Serial
Multidrop
Bi-direcional
Para a comunicao com o nvel mais baixo
de controle e dispositivos de instrumentao.
Barramento para cho-de-fbrica
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.16
Tipos de Dispositivos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.17
Instrumento Inteligente
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.18
Protocolos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.19
Protocolos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.20
Pirmide de Automao
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.22
Conexes Lgicas
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.23
Vantagens
Sistemas abertos
Padronizao leva a um aumento no nmero
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.24
Vantagens
Conectividade
Facilidade de acesso s informaes
Flexibilidade
Rpida resposta novas demandas do
mercado
Confiabilidade
Auto-diagnose, deteco e identificao
imediata de defeitos, fcil implementao de
redundncia
Simplifica implementao de sistemas
redundantes
Interoperabilidade
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.25
Topologias de Rede
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.26
Rede em Estrela
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.27
Rede em Anel
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.28
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.29
Aumento da confiabilidade
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.30
Rede em Anel
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.31
Anel Secundrio
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.32
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.33
Barramentos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.34
Protocolos de Comunicao
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.35
Camada 1:
Camada 2:
Camada 3:
Camada 4:
Camada 5:
Camada 6:
Camada 7:
Fsica
Enlace
Rede
Transporte
Sesso
Apresentao
Aplicao
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.36
Modelo OSI
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.37
Camada Fsica
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.38
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.39
Camada de Rede
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.40
Camada de Transporte
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.41
Camada de Sesso
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.42
Camada de Apresentao
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.43
Camada de Aplicao
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.44
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.45
Transmisso de Dados
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.46
RS-232
Sinal bipolar
-3V a -15V marca +3V a +15V espao
Comunicao DTE-DCE serial at 20m
Taxas de at 19200bps
Extenses para at 1.6Mbps
Chips comuns
8250 at 38400bps
14550 at 115200bps
16550A at 921600bps com FIFO
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.47
Conectores e Sinais
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.48
Handshaking
Por software
X-ON=S=11h
X-OFF=Q=13h
Por hardware
RTS/CTS
DSR/DTR
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.49
Cabeamento DTE-DCE
Handshaking completo
Sem handshaking
RTS/CTS e DSR/DTR local
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.50
Cabeamento DTE-DTE
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.51
Sinal bipolar
-3V a -5V marca
+3V a +5V espao
Comunicao serial at 1200m
Taxas de at 10Mbps (300kbps, RS-423)
2 condutores por sinal
Conexo multiponto
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.52
Caractersticas
RS-422
Sinalizao diferencial
At 10 receptores
RS-423
Sinalizao single-end
At 10 receptores
RS-485
Sinalizao diferencial balanceada
At 32 receptores
Drivers com menor impedncia
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.53
Sinalizao
Single-end
Diferencial
Balanceada
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.54
RS-485
A 2 fios
Todos dispositivos na mesma linha
A 4 fios
Operao mestre/escravo
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.55
Modbus
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.56
Quadros
Quadro de consulta
Endereo
Cdigo de funo
Dados
Verificao de erro
Quadro de resposta
Endereo
Confirmao (echo do cdigo de funo)
Dados
Verificao de erro
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.57
Modos de Transmisso
ASCII
Trasmite cada byte como um nmero
hexadecimal em ASCII
0110 1111 0001 0011
"6" "F" "1"
"3"
Desperdcio do canal
Utiliza LRC para verificao de erro
RTU (Remote Terminal Unit)
Transmite os dados em binrio puro
Utiliza CRC para verificao de erro
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.58
Enquadramento
Endereamento
0 = broadcast
0 - 247 = escravos
Escravo envia o seu endereo para identificar-se
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.59
Funes Tpicas
Funes Tpicas
Funes Tpicas
Funes Tpicas
Funes Tpicas
05 - Forar bobina
Parmetros:
Consulta: nmero da bobina e estado
On=FF00
Off=0000
Resposta: echo da consulta
Ex.: Ligar bobina 101 (65h) do dispositivo 18
Quadro de consulta
: 12 05 00 65 FF 00 85
Quadro de resposta
: 12 05 00 65 FF 00 85
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.64
Funes Tpicas
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.65
Clculo do LRC
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.66
Clculo do LRC
Checksum
Complemento 1
0010
0110
1101
1001
+
1
Complemento 2
1101
1011
LRC
"D"
"A"
LRC em binrio 0100 0100 0100 0001
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.67
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.68
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.69
Caractersticas
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.70
Camadas
Camada fsica
Camada de transferncia
Enquadramento
Arbitragem
Deteco e sinalizao de erro
Camada de objeto
Prioriza mensagens a serem transmitidas
Seleciona mensagens recebidas
Interface para a aplicao
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.71
Camada Fsica
Codificao NRZ
Bits dominantes (0) ou recessivos (1) -> C. A.
Bit-stuffing
Bit complementar inserido aps a transmisso
de cinco bits identicos consecutivos
Diversas implementaes de camada fsica
podem ser utilizadas, inclusive proprietrias
No existe um conector padro. DB9 e mini-DIN
so usuais.
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.72
Sinais CAN
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.73
Camada de Transferncia
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.74
Quadro de Dados
Incio de quadro
Um nico bit dominante
Campo de arbitragem
Identificador - 11 bits (29 bits, CAN2.0B)
RTR bit (remote transmision request bit)
Campo de controle
4-bit DLC (data length code)
2 bits reservados
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.75
Quadro de Dados
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.76
Quadro de Dados
Campo de dados
At 8 bytes, MSB primeiro
Campo de CRC
x15 + x14 + x10 + x8 + x7 + x4 + x3 + 1
Delimitador de CRC = bit recessivo
Slot de ACK
Bit dominante para indicar reconhecimento
Delimitador de ACK = bit recessivo
Fim de quadro
7 bits recessivos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.77
Quadro Remoto
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.78
Quadro Remoto
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.79
Quadro de Erro
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.80
Quadro de Erro
Flag de erro
Flag de erro ativo
Seis bits dominantes
Flag de erro passivo
Seis bits recessivos
Delimitador de erro
8 bits recessivos
No utilizado bit-stuffing
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.81
Deteco de Erros
Deteco de erro
Monitoramento dos nveis de bits
CRC
Bit-stuffing
Formato do quadro de mensagem
Erros detectados
Erros globais e erros locais no transmissor
At 5 erros aleatrios na mensagem
Erros de burst de comprimento at 15
Probabilidade de erro no detectado
= 4.7 1011
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.82
Quadro de Overload
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.83
Quadro de Overload
Flag de overload
6 bits dominantes
Delimitador de overload
8 bits recessivos
No utilizado bit-stuffing
Quadro idntico ao quadro de erro ativo
Gerado por condies internas ou ao detectar um
bit dominante durante um intermission
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.84
Espaamento Interframe
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.85
Espaamento Interframe
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.86
Confinamento de Faltas
Estado do dispositivo
Ativo em erro - estado inicial
Passivo em erro
Bus off
Dois contadores de erro (Tx e Rx)
Um dos contadores 128
Dispositivo passa para Passivo em erro.
Contador de erro de TX 256
Dispositivo passa para bus off
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.87
Contador de Erros de Tx
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.88
Contador de Erros de Rx
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.89
Bit Timing
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.90
Sincronizao de Clock
Hard synchronization
Ocorre na borda de recessivo para dominante
do start bit. O bit-time reinicializado
Resynchronization
Ocorre quando a borda de 1 bit no ocorre
dentro do segmento de sincronizao.
aumentada ou a fase 2 encurtada
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.91
Fieldbus Foundation
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.92
Fieldbus Foundation
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.93
Fieldbus x OSI
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.94
PDUs
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.95
Sinalizao
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.96
Codificao
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.97
Prembulo e Delimitadores
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.98
Terminadores
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.99
Camadas
Camada Fsica
Camada de Enlace (DLL)
Link Active Scheduler (LAS)
Camada de Aplicao
Fieldbus Access Sublayer (FAS)
Fieldbus Message Specification (FMS)
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.100
Tipos de Dispositivos
Bsico
Link Master
Pode atuar com LAS
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.101
Comunicao Escalonada
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.102
Publisher/subscriber
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.103
Comunicao no Escalonada
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.104
Comunicao no Escalonada
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.105
Manuteno da Live-list
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.106
Algoritmo do LAS
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.107
Sincronizao
Periodicamente enviado um TD (Time
Distribution)
Redundncia de LAS
Se o LAS falhar, outro link master assume o
papel de LAS
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.108
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.109
Servios da FAS
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.110
Descries de Objetos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.111
Dicionrio de Objetos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.112
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.113
VFD
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.114
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.115
Aplicao do Usurio
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.116
Blocos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.117
Blocos de Funo
Function Block Name
Analog Input
Analog Output
Bias
Control Selector
Discrete Input
Discrete Output
Manual Loader
Proportional/Derivative
Proportional/Integral/Derivative
Ratio
Symbol
AI
AO
B
CS
DI
DO
ML
PD
PID
RA
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.118
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.119
Objeto de Visualizao
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.120
Definio de Dispositivos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.121
Diretrio de Blocos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.122
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.123
Escalonamento
Macrociclo
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.125
Descrio de Dispositivos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.126
Tokenizer
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.127
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.128
Projeto do Sistema
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.129
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.130
Exemplo
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.131
Exemplo
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.132
IEEE-802
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.133
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.134
Estratgias de Acesso
Com colises
Sem colises
Prioridade
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.135
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.136
Protocolo Aloha
Universidade do
Hawai 1970
Rede via satlite
Interligao do centro de computao
com terminais espalhados na ilha
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.137
Protocolo Aloha
Protocolo Aloha
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.139
Protocolo Aloha
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.140
Slotted Aloha
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.141
Slotted Aloha
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.142
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.143
Protocolo CSMA
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.144
np-CSMA e p-CSMA
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.145
CSMA No Persistente
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.146
np-CSMA p-CSMA
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.147
CSMA p-persistente
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.148
CSMA 1-persistente
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.149
Comparao
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.150
CSMA-CD
Collision Detection
Estaes continuam escutando o canal durante o
envio, cancelando por um perodo de tempo
aleatrio caso detectem coliso
Reduo do perodo de coliso = aumento do uso
efetivo do canal
Tempo mnimo de deteco de uma coliso =
tempo de propagao
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.151
CSMA-CD
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.152
CSMA-CD
Tamanho de quadro
tp : tempo de propagao
M : tamanho do quadro
C: taxa de transmisso
M 2Ctp (para rendes banda bsica)
M 4Ctp (redes banda larga)
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.153
CSMA-CD
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.154
CSMA-CD
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.155
CSMA-CD
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.156
Comparao
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.157
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.158
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.159
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.160
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.161
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.162
BRAP
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.163
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.164
CSMA-CA
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.165
Refinamentos CSMA-CA
1. Se nenhuma estao transmitir, primeira estao
transmite quadro sem contedo para reinicializar
processo
2. Busca tornar mais justo o esquema de acesso:
depois de transmitir, estao somente pode tentar
nova transmisso depois que todas as outras
tiverem oportunidade
3. Permite dilogo: estao que recebe tem direito
de transmitir
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.166
Polling
Controlador (rbitro) determina quem transmite
Diferentes estratgias
Fisicamente mais distante primeiro
Numerao
Estaes solicitam transmisso (em canal
independente)
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.167
Slots
Topologia em anel
Divide o espao de comunicao em nmero
inteiro de pequenos segmentos
Cabealho da mensagem circulando no segmento
contm informao se est vazio ou cheio
Estao que quer transmitir aguarda slot vazio
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.168
Analogia
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.169
Acesso ao Anel
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.170
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.171
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.172
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.173
Mltiplos Tokens
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.174
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.175
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.176
Padro 802.3
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.177
Camada Fsica
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.179
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.180
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.181
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.182
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.183
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.184
Eficincia
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.185
Anel Lgico
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.187
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.188
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.189
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.190
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.191
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.192
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.193
Nome
Significado
00000000
Claim_token
00000001
Solicit_sucessor_1
00000010
Solicit_sucessor_2
00000011
Who_follows
00000100
Resolve_contention
00001000
Pass_token
00001100
Set_sucessor
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.194
IBM
Tecnologia de anis toda digital (somente bits e
retardo de bits)
Cada bit que chega copiado para um buffer e
analisado
Questo importante no projeto o tempo fsico
de 1 bit.
Ex: anel 1Mbps com circunferncia de 1000
metros, conter apenas 5 bits
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.197
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.198
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.199
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.200
Nome
00000000
00000010
Beacon
00000011
Claim token
00000100
Purge
00000101
00000110
Significado
Testa se duas estaes tem o mesmo endereo
Usado para localizar quebras no anel
Tenta tornar-se monitor
Reinicializa o anel
Enviado periodicamente pelo monitor
Anuncia a presena de potenciais monitores
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.201
Resumo 802.3
Vantagens
Algoritmo simples
Fcil adio de novas estaes
Retardo sob baixa carga tende a zero
Desvantagens
Deteco de coliso requer circuito analgico
Menor quadro vlido tem 64 bytes (para
permitir deteco de coliso): overhead
No determinstico
No possui prioridades
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.202
Resumo 802.4
Vantagens
Meio fsico confivel e de fcil aquisio
Determinismo
Suporta prioridades
Desvantagens
Protocolo complexo e com retardo em baixa
carga
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.203
Resumo 802.5
Vantagens
Conexo ponto a ponto e digital
Diversos meios de transmisso possveis
Fcil deteco e localizao de falhas no cabo
Desvantagens
Funo monitora centralizada
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.204
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.205
Protocolo IP
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.206
Endereos IP
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.207
Endereos IP
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.208
Classes de Endereos
Classes de Endereos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.210
Endereos IP
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.211
Endereos IP especiais
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.212
Exemplo
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.213
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.214
Problemas
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.215
Mapeamento de Endereos
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.216
Formato do Datagrama IP
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.217
Formato do Datagrama IP
vers: Verso do protocolo IP
hlen: Tamanho do cabealho IP
service type: Qualidade do servio
total length: Tamanho do datagrama
time to live: Limita o tempo de transmisso
protocol: Protocolo de transporte
header checksum: CRC do cabealho
source: IP de origem
destination: IP de destino
IP options: Informaes de segurana, roteamento
na origem, relatrios de erro, depurao, etc.
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.218
Fragmentao e Remontagem
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.219
Roteamento
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.220
Roteamento
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.221
Aplicaes
Retrofitting
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.222
Retrofitting de Manipulador
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.223
Retrofitting de Manipulador
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.224
Processamento Distribudo
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.225
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.226
Material Adicional
http://www.eletro.ufrgs.br/~fetter/curso_incom2004
http://www.eletro.ufrgs.br/~cpereira
http://www.eletro.ufrgs.br/~fetter/ele00012
Copyright (c) Walter Fetter Lages & Carlos Eduardo Pereira p.227