CONCEITOS METALIZAO

Celso Peter
Nomenclaturas:

Front End ou
Wafer Fab

Back End ou
Packaging

Dentro do Front End, depois que as etapas de metalizao ficaram mais

complexas, com a incluso de planarizao (CMP Chemical Mechanical
Planarization) e o aumento do nmero de layers de metalizao, dividiu-se
em:

Front End ou
Wafer Fab
FEOL - Front End Of Line:
at a abertura dos
contatos

BEOL - Back End

Of Line: aps a
abertura dos
contatos

VELOCIDADE:

A velocidade de propagao de um sinal eltrico em um condutor (trilha

ou fio) proporcional a constante de tempo RC:
RC = Resistncia X Capacitncia
Onde:

Smbolo

Smbolo

Com a reduo das dimenses criticas na fabricao dos chips (Lei de

Moore) todas as dimenses precisam ser reduzidas proporcionalmente
escalamento (scaling rules).
No adiantaria nada diminuir as dimenses dos transistores dentro do
susbstrato de silcio e manter as dimenses das trilhas de interconexo,
no haveria ganho de rea.
Alm disso, com o aumento da densidade de transistores nos circuitos,
so necessrias mais camadas de interconexes, caso contrrio no
possvel conectar todos os transistores de forma correta para executarem
a funo lgica desejada.
Diminuindo a seo transversal das trilhas metlicas das interconexes,
aumenta a resistncia (R). O que aumenta o tempo de propagao,
diminuindo a velocidade dos circuitos.
Soluo: trocar o material por um de resistividade () menor: Cu ao invs
de Al. (Cu = 1,7 .cm Al = 2,7 .cm)
Com a diminuio da espessura do isolante (dieltrico) entre as camadas
de metalizao, aumenta a capacitncia (C), diminuindo a velocidade dos
sinais nos circuitos.
Soluo: trocar o dieltrico por um com constante dieltrica (k) menor.
Tradicionalmente o isolante era xido de silcio (SiO2), dopado ou no,
com k em torno de 4. necessrio encontrar um dieltrico com k menor.
(ar, k = 1).

PROBLEMAS:
METAL:
Nos processos com dimenses mnimas menores que 0,18m, a partir da
tecnologia de 0,13m, passou-se a utilizar Cu no lugar do Al na
metalizao dos chips.
A partir desta dimenso o atraso nas trilhas de interconexo passou a ser
maior do que o atraso no chaveamento dos transistores. Ou seja, ligar e

desligar um transistor CMOS com comprimento de canal de 0,13m era

mais rpido do que propagar o sinal na trilha de Al de um transistor at
outro.
Os fabricantes se viram obrigados a passar para as trilhas de Cu, que tem
resistividade menor (), para resolver o problema.
Mas a metalizao com Cu trouxe uma srie de outros problemas que
aumentaram o custo de processamento dos wafers.
O mais difcil de resolver relacionado remoo, ou etching do Cu:
Cu no forma compostos volteis facilmente removveis no plasma
etching como o Al. Remover Al por RIE (Reactive Ion Etching) fcil, no
plasma a baixa presso utilizando Cloro, o Al forma compostos volteis
que so removidos pelas bombas. (Para dimenses abaixo de 1m, no
possvel remoo mida, por soluo corrosiva, necessrio empregar
plasma etching).
A soluo foi depositar o Cu apenas onde necessrio Damascene Process
neste caso o Cu eletrodepositado sobre uma camada semente (seed
layer) apenas onde se quer formar uma trilha.
Deposita-se o dieltrico, grava-se as trilhas, remove-se o material
formando cavidades (trilhas), deposita-se a camada semente, deposita-se
o Cu por eletrodeposio preenchendo as cavidades. Depois remove-se o
excesso de Cu por CMP (Chemical Mechanical Polishing), assim a estrutura
j est planarizada.
Alis, a planarizao imprescindvel nestas dimenses. Qualquer que
seja o mtodo de deposio do dieltrico:
CVD Chemical Vapour Deposition (Atmospheric Pressure ou Low
Pressure APCVD, LPCVD);
SOG/CSD Spin On Glass (Sol Gel) ou Chemical Solution Deposition, ou
PECVD Plasma Enhanced CVD,
no seria possvel obter um preenchimento perfeito das cavidades entre
duas trilhas (formam-se voids), nem seria possvel obter um step coverage

suficiente quando se tem um aspect ratio elevado (trilhas altas e muito

prximas).
A melhor cobertura e planarizao (sem planarizao mecnica) ainda
obtida por SOG, ou CSD.
Apesar das dificuldades na deposio, o Cu tem vantagens alm da baixa
resistividade: mais resistente eletromigrao do que o Al.
Eletromigrao o arraste dos tomos do metal das trilhas pela nuvem de
eltrons da corrente eltrica. No Al comea com densidade de corrente de
105 A/cm2. Com Cu pode-se obter 1,5 a 2 X mais densidade de corrente
antes da eletromigrao iniciar. um efeito com realimentao positiva,
comea nos pontos de estrangulamento, e quanto maior a remoo de
material, maior a densidade de corrente. A eletromigrao maior nos
contornos de gro, por isso uma trilha com estrutura de bambu (bamboo),
com a largura de apenas um gro, mais resistente eletromigrao.

DIELTRICO:
Ou ILD (interlayer dielectric). Um dos problemas obter baixo k
(constante dieltrica) para diminuir as capacitncias parasitas entre as
trilhas (longitudinal e lateral). xidos dopados com P ou B, ou ambos,
foram amplamente utilizados (BSG Borosilicateglass, PSG
Phosfosilicateglass, ou BPSG Borophosfolicateglass). Apesar de terem
tima conformao e step coverage, possuem k prximo do xido de Si
puro. xidos menos densos, obtidos por Spin On deposition e dieltricos
orgnicos como as poliimidas possuem constante dieltrica menor.
Uma vantagem dos dieltricos orgnicos como a poliimida depositados
por Spin On e dos xidos de silcio depositados por PECVD usando
precursor orgnico (TEOS Tetraortosilicato de Si) a baixa carga trmica.
Aps a abertura do contato no chip (BEOL depois dos transistores
estarem prontos no Si) necessrio manter o thermal budget o mais baixo
possvel, para no alterar os perfis de distribuio dos dopantes no
substrato de Si (difuso). Spin On e TEOS-PECVD possuem baixa
temperatura de deposio.

O problema da deposio por Spin On a qualidade do dieltrico, como

utilizado um solvente voltil como meio de transporte, necessrio
evaporar o solvente para solidificar o filme depositado. Dificilmente se
consegue evaporar 100% do solvente, a no ser que se aumente muito a
carga trmica, o que no desejvel. O resultado que pode haver
outgassing de C, OH, O nas etapas seguintes originrios do solvente
orgnico (lcool). Aps a densificao (evaporao do solvente) os filmes
depositados por Spin On tambm apresentam stress intrnseco elevado,
podendo trincar, principalmente se submetidos a variaes de
temperatura mais rpidas. Ou seja, estes filmes possuem k menor, mas
suas propriedades mecnicas e sua densidade so inferiores.
Misturar ar no dieltrico diminui a constante dieltrica (k=1 para o ar),
mas preciso conseguir controlar as bolhas para manter a integridade
mecnica do filme.

Raio-X de chip multilayer de Cu da IBM, o ILD transparente aos raios-x.