Instituto Universitario Politcnico Santiago Mario

Sede de Barcelona
Ingeniera Electrnica
Materia: Sistema Digitales I
Seccin: FN

Implementacin del Flip-Flop mediante

compuertas lgicas

Profesor:
Carlos Hernndez

Bachilleres:
Justino Moraes: C.I: 24228894
Samuel Soldevilla: C.I: 24391393
Jhonatan Salazar: C.I: 20764382

Barcelona, Agosto 2015

Introduccin

Los circuitos biestables, conocidos como basculas flip-flop, caracterizados por admitir
dos estados elctricos, ambos estables, razn por la cual pertenecen al grupo de los
multivibradores biestables.
Un biestable, tambin llamado bscula (flip-flop en ingls), es un multivibrador capaz de
permanecer en un estado determinado o en el contrario durante un tiempo indefinido. Esta
caracterstica es ampliamente utilizada en electrnica digital para memorizar informacin.
El paso de un estado a otro se realiza variando sus entradas.
En los circuitos lgicos secuenciales, las seales de salida que tenemos en un instante
dado dependen de las seales de entrada en ese instante y tambin de las seales
previamente introducidas. Es decir, son circuitos que almacenan las seales previamente
introducidas.

Biestables.
Los biestables son el primer eslabn de componentes para la memorizacin de datos. A
partir del elemento ms simple.
Los circuitos con re alimentacin no son combinacionales. Constituyen un nuevo tipo,
los llamados secuenciales.
La caracterstica principal de un circuito secuencial es que su salida no slo depende
de su entrada, sino de sus entradas anteriores, que quedan recogidas en lo que llamaremos
estado.
Supongamos el siguiente circuito elemental con realimentacin.

Tipos de biestables y su utilizacin:

RS

JK

ASINCRONO

uso comn

inters
terico

POR EL NIVEL

inters
terico

inters
terico

POR FLANCO

inters
terico

uso comn

uso comn

inters
terico

MAESTRO
ESCLAVO

uso comn

uso comn

uso comn

inters
terico

uso comn

Flips-Flops
Un biestable, tambin llamado bscula (flip-flop en ingls), es un multivibrador capaz de
permanecer en un estado determinado o en el contrario durante un tiempo indefinido. Esta

caracterstica es ampliamente utilizada en electrnica digital para memorizar informacin.

El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas
entradas los biestables se dividen en:
Asncronos: slo tienen entradas de control. El ms empleado es el biestable RS.
Sncronos: adems de las entradas de control posee una entrada de sincronismo o de
reloj. Si las entradas de control dependen de la de sincronismo se denominan sncronas y en
caso contrario asncronas. Por lo general, las entradas de control asncronas prevalecen
sobre las sncronas.
Aplicaciones
Un biestable puede usarse para almacenar un bit. La informacin contenida en muchos
biestables puede representar el estado de un secuenciador, el valor de un contador, un
carcter ASCII en la memoria de un ordenador, o cualquier otra clase de informacin.
Un uso corriente es el diseo de mquinas de estado finitas electrnicas. Los biestables
almacenan el estado previo de la mquina que se usa para calcular el siguiente.
El T es til para contar. Una seal repetitiva en la entrada de reloj hace que el biestable
cambie de estado por cada transicin alto-bajo si su entrada T est a nivel 1. La salida de un
biestable puede conectarse a la entrada de reloj de la siguiente y as sucesivamente. La
salida final del conjunto considerado como una cadena de salidas de todos los biestables es
el conteo en cdigo binario del nmero de ciclos en la primera entrada de reloj hasta un
mximo de 2n-1, donde n es el nmero de biestables usados.
Una cadena de biestables T como la descrita anteriormente tambin sirve para la divisin
de la frecuencia de entrada entre 2n, donde n es el nmero de biestables entre la entrada y la
ltima salida.
Biestable RS
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas
principales permiten al ser activadas:

R: el borrado (reset en ingls), puesta a 0 nivel bajo de la salida.

S: el grabado (set en ingls), puesta a 1 nivel alto de la salida

Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea

tras la ltima operacin de borrado o grabado. En ningn caso deberan activarse ambas
entradas a la vez, ya que esto provoca que las salidas directas (Q) y negada (Q') queden con
el mismo valor: abajo, si el flip-flop est construido con puertas NOR, o a alto, si est
construido con puertas NAND. El problema de que ambas salidas queden al mismo estado

est en que al desactivar ambas entradas no se podr determinar el estado en el que

quedara la salida. Por eso, en las tablas de verdad, la activacin de ambas entradas se
contempla como caso no deseado (N. D.).

Biestable RS (Set Reset) asncrono

Slo posee las entradas R y S. Se compone internamente de dos puertas lgicas NAND o
NOR, segn se muestra en la siguiente figura:

Tabla de verdad biestable RS

R

Q (NOR)

Q' (NAND)

N. D.

N. D.

N. D.= Estado no deseado q= Estado de memoria

Biestable RS (Set Reset) sncrono

Circuito Biestable RS sncrono a) y esquema normalizado b).

Adems de las entradas R y S, posee una entrada C de sincronismo cuya misin es la de
permitir o no el cambio de estado del biestable. En la siguiente figura se muestra un
ejemplo de un biestable sncrono a partir de una asncrona, junto con su esquema
normalizado:
Su tabla de verdad es la siguiente:

Tabla de verdad biestable RS

C

Q (NOR)

N. D.

X=no importa

Biestable D (Data o Delay)

Smbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de
subida.

El flip-flop D resulta muy til cuando se necesita almacenar un nico bit de datos (1 o 0).
Si se aade un inversor a un flip-flop S-R obtenemos un flip-flop D bsico. El
funcionamiento de un dispositivo activado por el flanco negativo es, por supuesto, idntico,
excepto que el disparo tiene lugar en el flanco de bajada del impulso del reloj. Recuerde
que Q sigue a D en cada flanco del impulso de reloj.
Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y bajo), cuya
salida adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C. En
funcin del modo de activacin de dicha entrada de sincronismo, existen dos tipos:
Activo por nivel (alto o bajo), tambin denominado registro o cerrojo (latch en ingls).
Activo por flanco (de subida o de bajada).
La ecuacin caracterstica del biestable D que describe su comportamiento es:
Qsiguiente=D

Y su tabla de verdad:
D

Qsiguiente

X=no importa

Esta bscula puede verse como una primitiva lnea de retardo o una retencin de orden
cero (zero order hold en ingls), ya que los datos que se introducen, se obtienen en la salida
un ciclo de reloj despus. Esta caracterstica es aprovechada para sintetizar funciones de
procesamiento digital de seales (DSP en ingls) mediante la transformada Z.

Ejemplo: 74LS74

Biestable T (Toggle)
Smbolo normalizado: Biestable T activo por flanco de subida.
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El biestable T
cambia de estado ("toggle" en ingls) cada vez que la entrada de sincronismo o de reloj se
dispara mientras la entrada T est a nivel alto. Si la entrada T est a nivel bajo, el biestable
retiene el nivel previo. Puede obtenerse al unir las entradas de control de un biestable JK,
unin que se corresponde a la entrada T.
La ecuacin caracterstica del biestable T que describe su comportamiento es:

Y la tabla de verdad:
T

Qsiguiente

Biestable JK
Es verstil y es uno de los tipos de flip-flop mas usados. Su funcionamiento es idntico al
del flip-flop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia
est en que el flip-flop J-K no tiene condiciones no validas como ocurre en el S-R.
Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo),
cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:
J: El grabado (set en ingls), puesta a 1 nivel alto de la salida.
K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea

tras la ltima operacin de borrado o grabado. A diferencia del biestable RS, en el caso de
activarse ambas entradas a la vez, la salida adquirir el estado contrario al que tena.
La ecuacin caracterstica del biestable JK que describe su comportamiento es:

Y su tabla de verdad es:

J

Qsiguiente

X=no importa

Circuito de compuertas OE (en sentido exclusivo) o XOR (Exclusive-OR)

Utilizando el IC 7404, montar el circuito de la figura 2 y hacer la

tabla de verdad para el INVERSOR. Probar las 6 puertas del IC.

SOLUCIN:
El diseo del circuito de la Figura 3 en la protoboard queda de esta forma:

La tabla de verdad para este circuito es la siguiente:

Internamente, el IC 74LS86 tiene esta estructura:

Existen muchas formas de combinar las puertas lgicas bsicas para

Realizar funciones tiles. Algunos de estos circuitos producen salidas que solamente
dependen de los estados lgicos actuales de todas sus entradas. A estos se les
llama circuitos lgico combinacionales.

Otros circuitos son diseados para recordar los estados pasados de sus entradas y
producir salidas basados en dichos estados pasados y los estados lgicos actuales en sus
entradas. Estos circuitos actan de acuerdo con una secuencia de las seales de entrada y se
conocen como circuitos lgicos secuenciales.

Conclusin

Los flip flop son celdas binarias que son capaces de almacenar 1 bit de informacin, los
cuales estn conformados por las entradas del mismo, las cuales se marcan como J y K y
sus salidas marcadas como Q y Q, adems estn integrados por una entrada de reloj, as
como por el clear y reset. Retroalimentamos el conocimiento acerca del circuito integrado
7486 (EX-OR) Este circuito nos proporciona 4 puertas EX-OR 2 entradas.