PROCEDIMIENTO

Para realizar el diseo e implementacin del circuito sumador-restador con

visualizacin en displays siete segmentos, se usarn compuertas como la
74ls83, que es una sumadora, la 74ls08, que contiene cuatro AND, la 74ls86,
que posee cuatro EXOR, la 74ls32 que tiene cuatro OR, y se combinaran de tal
forma que permita realizar sumas y restas, con datos de cuatro bits.
Con el fin de manejar todo el sistema, dependiendo de la operacin aritmtica,
se har uso de un interruptor (control1) para escoger por medio de una sola
lnea de control, que seleccione la operacin suma (control1=0), o resta
(control1=1).
Los datos de entrada A y B, de cuatro bits cada uno, provienen de interruptores
(DIP switch), dispuestos para tal fin, los cuales irn a las respectivas entradas
del circuito integrado 74ls83; para el acarreo de entrada que contiene la
compuerta, se conecta, el control1, que ser el encargado de generar el estado
lgico para este.
Como la resta se debe realizar por medio del procedimiento de complemento a
dos, para esto es necesario implementar un circuito negador controlado,
desarrollado generalmente con base en compuertas XOR de 2 entradas. Se
trata realmente de un circuito complementador a 1, para efectuar el
complemento a dos, se emplea adems el acarreo de entrada del sumador
principal (cin1), es decir, del estado en el que se encuentre el control1,
mencionado anteriormente.
Cuando se realiza la operacin resta, es posible que se obtengan resultados
negativos, por ello se usa el comparador de magnitud, para identificar, si el
resultado obtenido con la primera sumadora es negativo en este caso se debe
proceder a complementar a 2 el resultado. Aqu se emplea nuevamente el
negador controlado ms el acarreo de entrada del segundo sumador (cin2), y
as obtener el correspondiente resultado.
Antes de proceder a implementar el segundo sumador, se emplea lgica
combinacional, para lograr un completo control de los datos transferidos por el
primer sumador, para esto se usaran, dos compuertas AND, las cuales la
primera de ellas, a una de sus entradas, recibe el acarreo de salida proveniente
de la primera sumadora, y en la otra entrada, la negacin del estado en el que
se encuentra el control1, y su salida, se conectara a una entrada de la
compuerta OR, con el fin de que su salida sea 1, solo cuando el control1, este
en 0, y el acarreo de salida, se encuentre en 1:

Control1(s)
0
0
1
1

Cout1
0
1
0
1

F (and1)
0
1
0
0

Control1(s)
0
0
1
1

Cout1
0
1
0
1

F (and1)
0
0
1
0

Fminterminos: s cout1

Para la segunda AND, en la primera

de sus entradas, recibir el estado en
el que se encuentre control1, y en la segunda de sus entradas, vendr la
negacin del acarreo de salida del primer sumador, y su salida se conectar al
acarreo de entrada del segundo sumador, y a un led que indicara si la resta es
positiva o negativa (led on= resta negativa). Su salida ser 1, solo cuando el
control1, se encuentre en 1, y el acarreo de salida, se encuentre en 0:

Fminterminos:

s cout1

Tambin se requiere para la parte de ajuste de binario a BCD de un circuito

controlador de paso de dato, se implementa en base a compuertas AND de 2
entradas en una configuracin semejante a la del negador controlado, y su
funcin principal, consta en sumar 6, si el comparador de magnitud determina,
que en la suma ha dado un numero mayor a 9, ya que cuando esto ocurra o
cuando el acarreo se salida (cout1) del sumador principal en la operacin de
suma es igual a 1, se debe realizar el ajuste de binario a BCD.
El comparador de magnitud, sugerido por el ingeniero Ilber Ruge se realizara,
con dos compuertas AND y dos OR, las cuales evaluaran, si un nmero es
superior a 9, en el caso de la suma, y en el caso de la resta, para finalizar su
proceso de complemento a dos.
El segundo sumador, se usa con el fin de llevar a cabo el complemento a dos, si
es resta o de realizar el ajuste de binario a BCD, en el caso de que la suma sea
mayor a 9.
Como la visualizacin de los datos, se llevara a cabo mediante dos displays
siete segmentos, es necesario usar la compuerta 74ls48, que es un
decodificador, de binario a decimal, en donde las cuatro salidas del segundo
sumador, se conectaran a las respectivas entradas del decodificador, y sus
salidas irn al primer display.
Por ultimo, se hace uso de una compuerta OR, la cual dependiendo, del estado
en el que se encuentre, el acarreo de salida del segundo sumador, y de la

salida de la primera AND, permitir el encendido del segundo display, en el caso

en que la suma o resta sea mayor a 9.

CONCLUSIONES

 De la prctica anterior se puede concluir que el correcto manejo de las

compuertas, y la comprensin total de su funcionamiento, incide en la
elaboracin del circuito, debido a los controles implementados, para el
correcto funcionamiento de este.
Para el comparador de magnitud, se le invirti su posicin inicial, ya que
en vez de ubicarse, antes del negador controlado 2, se coloco despus,
debido a que si la resta es negativa, pueda seguir al otro sumador, para
terminar su proceso de complemento a dos, o por el contrario, si la suma
es superior a 9, la justificacin a BCD, ejerza su funcin de sumar seis.