Vous êtes sur la page 1sur 12

TD 07

PEGARD Claude
FORTINI Yoann

Technologie des
composants

Initiation la Logique Squentielle


Rappels de cours
Pour certains oprateurs, ltat de
la sortie dpend non seulement de la
combinaison applique lentre (logique
combinatoire) mais aussi de ltat
prcdent des sorties du circuit : ils sont
dits squentiels et ont un effet
mmoire . La logique squentielle est
donc une logique combinatoire avec une
mmorisation
des
sorties.
Cette
mmorisation est ralise par ce quon
appelle une bascule ; cest un organe de
mmorisation unitaire (mmorisation dune
seule donne).

E1
E2

Logique

E1
E2

combinatoire

Mmorisation

Caractristiques dun signal lectrique logique


Un signal lectrique logique possde :
- un niveau haut (en anglais "high" = "H"),
- un niveau bas (en anglais "low" = "L"),
qui gnralement correspondent respectivement au "1" logique et au "0" logique.
Pour tout ce qui concerne la logique combinatoire ces deux niveaux suffisent.
En logique squentielle on utilise aussi ce qu'on appelle les "fronts". C'est le moment o le
signal passe d'un niveau haut l'autre.
On distingue deux types de front :
- le front montant : c'est le passage du niveau bas (0 logique) au niveau haut (1 logique),
- le front descendant : c'est le passage du niveau haut au niveau bas.

Architecture des Ordinateurs

Ce sont principalement les signaux d'horloge sur les bascules, compteurs, registres, qui
utilisent ces fronts.
Le signal d'horloge dans les tables de vrits
Dans une table de vrit, pour indiquer que le changement se fait sur un front on utilise :
-

pour un front montant,

pour un front descendant.

Identification
Sur les symboles des composants lectroniques, on identifie une entre valide sur un front
de la faon suivante :

Architecture des Ordinateurs

La Bascule RS (Reset / Set)


Une bascule R.S. peut tre ralise soit :

avec des oprateurs logiques NOR

avec des oprateurs logiques NAND)


Schma quivalent avec oprateurs NOR

Schma quivalent avec oprateurs NAND

Les inverseurs sont ralises laide de NAND.


Table de vrit de la bascule RS en utilisant le schma des portes NAND.
Hypothse: lon dcide que Q pris comme valeur 0 lors de lopration prcdente.
R

/Q

Q(n-1)

/Q(n-1)

0(nor) ou
1(nand)

0(nor) ou
1(nand)

Architecture des Ordinateurs

Exercice 1 : Dispositif anti-rebond


On est souvent amen commander un tat physique l'aide d'un bouton poussoir ou d'un
inverseur (par exemple les touches d'un clavier). Cependant lorsqu'on ferme un interrupteur
le contact n'est pas franc instantanment et on peut observer une srie de rebonds du signal
avant d'obtenir la position ferme.

Pour viter ce dfaut on ralise un montage


quivalent celui ci-dessous, faisant appel
une inverseuse et une bascule RS.

1. Compltez le chronogramme ci-dessous. Des repres de temps sont l pour vous


aider chelonner les tapes de transition :

Architecture des Ordinateurs

Exercice 2 : La Bascule RSH (ou RST, RS Synchrone)


Dans la bascule RS prcdemment tudie, la sortie change dtat, au temps de
propagation prs, au moment o la combinaison des tats dentre est change, son mode
de fonctionnement est asynchrone.
Dans une bascule synchrone, le changement dtat de la sortie qui correspond une
nouvelle combinaison dtat dentre ne peut seffectuer que sur le front actif, montant ou
descendant, dun signal de synchronisation ou dhorloge (H).

R
Q
H
S

/Q

Entre dynamique
(active sur front montant)

Cette bascule comprend 3 entres :


S : entre de mise 1
R : entre de mise 0
H : entre dhorloge, active sur front montant ou descendant du signal
Q et /Q : sorties complmentaires

1. A votre avis, en vous inspirant de la bascule RS, comment peut-tre ralise cette
bascule (restez simples, R et S sont valids ssi H=1) ?
2. Dans le cas dune bascule RSH sur front montant, remplissez la table de vrit cidessous :

R
X
0
0
1
1

Architecture des Ordinateurs

S
X
0
1
0
1

/Q

0 ou 1

Exercice 3 : Bascule JK
La bascule JK est une bascule synchrone deux entres de donnes J et K

La bascule JK prsente :
Deux entres J et K
Une entre dhorloge H
Deux sorties complmentaires Q et /Q

Fonctionnement dune bascule JK :


Les entres J et K de ce type de bascule ont le mme rle que les entres S et R de la
bascule RSH la diffrence que la condition J = K = 1 nest pas une condition ambigu sur
ltat de Q et /Q.
Cette bascule se dclenche sur le front actif, montant ou descendant, du signal dhorloge.
Ltat J = K = 1 provoque le changement d tat de la sortie Q ou un basculement successif
chaque top dhorloge. Il est utilis dans de nombreux systmes numriques.
1. Compltez la table de vrit de la bascule JK :

J
0
0
1
1

K
0
1
0
1

/Q

2. Dans le cas dune bascule JK active sur front montant, tracez les chronogrammes de
Q et /Q, dans le cas o J et K changent dtats successifs dans lordre de la table cidessus, et chaque front montant (au dpart : J=K=0, et Q=1).
On dira, ici, que la bascule JK fonctionne en mode synchrone, ou mode T.

Architecture des Ordinateurs

3. Dans le cas dune bascule JK active sur front montant, tracez les chronogrammes de
Q et /Q, (au dpart : J=K=0, et Q=1). Les volutions de J et K vont sont donnes par
le chronogramme ci-dessous :

Vous laurez compris, on dira ici que la JK fonctionne en asynchrone, puisque les valeurs
dentre ne sont pas lies lhorloge. (seules la mise jour de Q et /Q y est contrainte)

Exercice 4 : Bascule D
La bascule D (Delay) reproduit en sortie limpulsion dentre aprs un certain temps.

Elle est obtenue partir dune bascule JK en envoyant, chaque impulsion, le signal J et
son inverse sur K.
La premire version, simple, reproduit le signal de D chaque front montant.

Architecture des Ordinateurs

1. Tracez le chronogramme de Q pour la premire version (au dpart, Q=0) :

La seconde version, plus complexe, se verrouille la sortie sur front descendant, et reproduit
le signal sur front montant.
2. Tracez le chronogramme de Q pour cette seconde version (au dpart, Q=0) :

Exercice 5 : Bascule T
La bascule T sinverse chaque impulsion dhorloge, cest un diviseur par 2.
Elle est obtenue en envoyant le mme tat J et K chaque impulsion.

1. Donnez la table de vrit de la bascule T.

Architecture des Ordinateurs

Exercice 6
Lexercice suivant concernera le premier cas complexe concret dutilisation des bascules. Ce
montage est constitu uniquement de bascules JK sur front montant et dune porte logique
ET.
1. Il vous est ici demand de complter la table de fonctionnement de ce montage, sur
au moins 8 fronts montants. Deux lignes ont t remplies pour vous aider. (note : les
colonnes A, B et C ne sont pas obligatoires : elles ne sont l que pour vous aider
lanalyse squentielles des informations.

Q3 Q2 Q1

2. A prsent, observez la table. Quel est le rle dun tel montage ?

Architecture des Ordinateurs

Exercice 7
Lexercice suivant concernera le premier cas complexe concret dutilisation des bascules. Ce
montage est constitu uniquement de bascules JK sur front montant et dune porte logique
ET.

1. Il vous est dabord ici demand de complter le chronogramme ci-dessous (au


dpart, Q0=Q1=Q2=0 ):

2. En vous inspirant de ce chronogramme, tablissez sa table de fonctionnement :


3. Quel est le rle dun tel montage ?
4. Rpondez nouveau au questions 1 et 2 de cet exercice, mais commencez par
forcer les valeurs de Q0, Q1 et Q2 = 1. Quobservez-vous ?

Architecture des Ordinateurs

10

Annexe : correction des exercices


Exercice 1
1.

Exercice 2
1.

2.

S
X
0
0
1
1
Architecture des Ordinateurs

R
X
0
1
0
1

H
0 ou 1

/Q

Inchangs
Inchangs
0

0
?

11

Exercice 3
2.

J
0
0
1
1

K
0
1
0
1

Q
/Q
Inchangs
0
1
1
0
Inverss

Exercice 5

Exercice 6
Compteur synchrone (le clock est envoy simultanment sur les 3 sorties) sur 3 bits (modulo
8).

Exercice 7
1.

2. Compteur asynchrone (le clock nest envoy qu la premire, et les autres ragissent
sur front montant) sur 3 bits (modulo 8).
3. On dcompte (de 7 0, en cycle)

Architecture des Ordinateurs

12