COURS4 Fonction D Execution

FONCTION DEXECUTION
Fonctionnement du processeur : excution des instructions

machine
STRUCTURE DU PROCESSEUR
Jolle Delacroix - NFA004
Processeur (Unit Centrale)

Y1
Unit Arithmtique
et Logique
Opration
Y2
Bus Interne
Donnes
Registres
Commandes
horloge
Unit de Commande
Squenceur
Dcodeur
RI
CO
RAD
RDO
Bus Processeur /Mmoire

Commandes Lecture/Ecriture
Adresses
Donnes
2

horloge
Unit de Commande
Squenceur
Dcodeur
RI
CO
RAD
RDO
Bus Processeur /Mmoire
Commandes Lecture/Ecriture
Adresses
Donnes
L'unit de commande est charge de la reconnaissance des instructions et de

leur excution par lunit de traitement au rythme de l'horloge
Les registres :
- RI (registre instruction) : contient l'instruction en cours d'excution
- CO (compteur ordinal ) : contient l'adresse en MC de la prochaine
instruction
- RAD (registre adresse) et RDO (registre de donnes) : registres
d'interfaage avec la mmoire centrale
RSP
RB
R0
R1
Le registre est lentit de

base manipule par le
processeur.
R2
Aucune opration nest

directement ralise sur
les cellules mmoires.
Registres :
les registres gnraux R0, R1, R2
le registre de pile RSP (Register Stack Pointer)
les registres d'adressage : RB (registre de base)

Y1
Unit Arithmtique
et Logique
Opration
Y2
L'unit Arithmtique et Logique (UAL) constitue l'unit d'excution du processeur.

Elle est compose :
de l'ensemble des circuits permettant de raliser les oprations arithmtiques
(addition, multiplication, division,) et les oprations logiques (complment 2,
inverse, OU, ET, ) sur les oprandes Y1 et Y2
d'un registre d'tat PSW qui contient des indicateurs positionns par le rsultat Z
des oprations effectues :
O C
- O : positionn 1 si Overflow, 0 sinon

- Z : positionn 1 si rsultat opration nul, 0 sinon
- C : positionn 1 si carry, 0 sinon
- S : positionn 0 si rsultat opration positif, 1 sinon
Vcc
GND
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
Microprocesseur
Adresses
Alimentation
et masse
D0
D1
D2
D3
D4
D5
D6
D7
Donnes
Processeur (Brochage)
Read
Write
Entre horloge
ou cristal
6
FONCTION DEXECUTION
machine
Liaison processeur Mmoire centrale

Raliser une lecture ou une criture dun mot mmoire
RB
Y1
Z
PSW
Y2
Le processeur est reli la mmoire centrale

par un bus.
Le registre RAD interface le processeur avec le
bus adresse
Le registre RDO interface le processeur avec le
bus de donne
Le squenceur active la partie commande
12
16
Horloge
Dcodeur
20
CO
Squenceur
24
RI
28
RDO
RAD
C
A
D
adresses
donnes
On souhaite Lire le mot dadresse 28

1/ Ladresse du mot lire est place dans RAD
2/ La commande lecture est active
3/ Ladresse 28 est dpose sur le bus adresse, le
bus de commande est activ en lecture
4/ le mot dadresse 28 est slectionn
5/ Le contenu du mot dadresse 28 est dpose
sur le bus de donne et copi dans RDO
LECTURE
RB
Y1
Z
PSW
Y2
12
16
Horloge
Dcodeur
20
CO
Squenceur
24
RI
28
RDO
LEC
28
RAD
C
A
D
adresses
donnes
On souhaite Ecrire 4 dans le mot dadresse 24

1/ Ladresse du mot lire est place dans RAD
2/ La valeur 4 est place dans RDO
3/ La commande criture est active
4/ Ladresse 28 est dpose sur le bus adresse, la
valeur 4 est place sur le bus de donne, et sont
prsentes la mmoire centrale
5/ 4 est crit dans le du mot dadresse 24
ECRITURE
RB
Y1
Z
PSW
Y2
12
16
Horloge
Dcodeur
RDO
ECR
20
CO
Squenceur
RI
4
24
24
28
RAD
C
A
D
adresses
donnes
10
FONCTION DEXECUTION
machine
EXECUTION DUNE INSTRUCTION MACHINE : CHEMIN DE DONNEES

DU PROCESSEUR
11
Excution des instructions machine
Le programme compos dinstructions machine et de donnes a t charg en

mmoire centrale par un outil CHARGEUR
Le compteur ordinal CO est charg avec ladresse en Mmoire centrale du mot

contenant la premire instruction du programme
Lexcution du programme seffectue instruction par instruction, sous le pilotage de

lunit de commande du processeur.
Le traitement dune instruction par le processeur se dcoupe en trois tapes :
FETCH : linstruction est lue en mmoire centrale et copie dans

le registre RI du processeur
DECODAGE : linstruction est reconnue par lunit de dcodage
EXECUTION : lopration correspondant linstruction est ralise
12
Excution des instructions machine

RB
18
Y1
Le compteur ordinal CO est charg avec

ladresse en Mmoire centrale du mot
contenant la premire instruction du
programme
Z
PSW
Le programme compos dinstructions machine

et de donnes a t charg en mmoire
centrale par un outil CHARGEUR
Y2
R
Horloge
Squenceur
Dcodeur
12
Load Im R 3
16
Add D R 28
20
Store B R 6
CO
12
24
RI
28
RDO
RAD
C
A
D
adresses
donnes
13
Excution des instructions machine : les trois tapes

Fetch / dcodage/ excution
Dbut
Lire
Modifier
le Compteur Ordinal pour quil pointe

sur la prochaine instruction excuter,
Dcoder
linstruction qui vient dtre charge,
Charger
les donnes ventuelles dans les registres

internes,
lopration,
Raliser
Fin
la prochaine instruction excuter

depuis la mmoire et la charger
Registre instruction (RI)
Fetch
Dcodage
Excution
14

Dbut
Lire

Modifier
le Compteur Ordinal ( CO) pour quil pointe

Fetch
Horloge
Squenceur
Dcodeur
Compteur Ordinal : contient ladresse de la prochaine instruction

a excuter
Registre Instruction : contient linstruction en cours dexcution
Bus
15
Load Im R 3 1/ Fetch
RB
18
Y1
Z
PSW
Y2
On lit le mot dadresse 12 qui contient linstruction;

ladresse 12 est dans le CO
1/ CO RAD
2/ Lecture
Lopration de lecture est ralise; linstruction
place dans le mot 12 est lue et copie dans RDO
3/ RDO RI
R
Horloge
12
Load Im R 3
16
Add D R 28
20
Store B R 6
CO
12
Squenceur
Dcodeur
24
RI
28
RDO
LEC
RAD12
C
A
D
adresses
donnes
16
On lit le mot dadresse 12 qui contient linstruction;

ladresse 12 est dans le CO
1/ CO RAD
2/ Lecture
Lopration de lecture est ralise; linstruction
place dans le mot 12 est lue et copie dans RDO
3/ RDO RI
RB
18
Y1
Z
PSW
Y2
R
Horloge
12
Load Im R 3
16
Add D R 28
12
20
Store B R 6
RI
24
RDO
28
CO
Squenceur
Dcodeur
Load Im R 3
LEC
RAD
12
LEC
12
C
A
D
adresses
donnes
17

Dbut
Lire

Modifier
le Compteur Ordinal ( CO) pour quil pointe

Fetch
Horloge
Squenceur
Dcodeur
Compteur Ordinal : contient ladresse de la prochaine instruction

a excuter
Registre Instruction : contient linstruction en cours dexcution
Bus
18
RB
18
Y1
Modifier le Compteur Ordinal ( CO) pour quil

pointe sur la prochaine instruction excuter.
Le Co contient toujours ladresse de la
prochaine instruction excuter.
Z
PSW
Y2
R
Horloge
Squenceur
12
Load Im R 3
16
Add D R 28
16
12
20
Store B R 6
RI
24
CO
Dcodeur Load Im R 3
28
RDO
RAD
C
A
D
adresses
donnes
19

Dbut
Lire
Modifier

Fetch

CO RAD
Lecture
RDO RI
Incrmentation CO
20

Dbut
Dcoder
Charger

internes,
linstruction,
Raliser
Dcodage
Excution
Fin
LOAD Im R 3 : l'adressage est un mode immdiat. Il ny a pas doprandes en
mmoire centrale.
21

Dbut
Dcoder
Charger
les donnes ventuelles dans les

registres internes,
linstruction,
Raliser
Dcodage
Excution
Fin
LOAD Im R 3 : l'opration est un chargement de registre.
La valeur 3, oprande immdiat, est place dans le registre R.
R 3
22
Load Im R 3 3/ raliser
RB
18
Y1
Z
PSW
Y2
LOAD Im R 3 : l'opration est un chargement

de registre.
La valeur 3, oprande immdiat, est place
dans le registre R.
R 3
12
Load Im R 3
16
Add D R 28
Squenceur 16
20
Store B R 6
RI
24
Horloge
CO
Dcodeur Load Im R 3
28
RDO
LEC
RAD
C
A
D
adresses
donnes
23

LOAD Im R 3
Dbut
Lire

Modifier

Dcoder
Fetch
CO RAD
LEC
RDO RI
INCO
Dcodage
Charger
Raliser
Fin

Excution
internes,
lopration,
3 RI
24
ADD D R 28 1/ Fetch
RB
18
Y1
CO RAD
LEC
RDO RI
INCO
Z
PSW
Y2
12
Load Im R 3
16
Add D R 28
16
16
20
20
Store B R 6
RI
24
RDO
28
Horloge
CO
Squenceur
Dcodeur
Add D R 28
LEC
RAD16
C
A
D
adresses
donnes
25

Dbut
Dcoder
Charger

internes,
linstruction,
Raliser
Dcodage
Excution
Fin
Add D R 28 : l'adressage est un mode direct. Un premier oprande
est le contenu de R. Le deuxime oprande est un mot mmoire
d'adresse 28 : ramener cet oprande au niveau du CPU ncessite
une opration de lecture en MC l'adresse 28.
26
Add D R 28 2/ rechercher les

oprandes
Add D R 28 : l'adressage est un mode direct.

Le deuxime oprande est un mot mmoire
d'adresse 28 : ramener cet oprande au
niveau du CPU ncessite une opration de
lecture en MC l'adresse 28
1/ 28 RAD puis LEC
RB
18
Y1
Z
PSW
Y2
12
Load Im R 3
16
Add D R 28
Squenceur 20
20
Store B R 6
RI
24
Horloge
CO
Dcodeur ADD D R 28
28
RDO
LEC
RAD
55
28
C
A
D
adresses
donnes
27

Dbut
Dcoder
Charger
les donnes ventuelles dans les

registres internes,
linstruction,
Raliser
Dcodage
Excution
Fin
Add D R 28 : l'opration est une addition : il faut amener les
deux oprandes l'UAL et activer le circuit d'addition. Puis
stocker le rsultat dans R.
Premier oprande dans R (3)
Deuxime oprande dans RDO (5)
28
Add D R 28 3/ Ralisation
RB
18
8
ADD
Y1
Z
PSW
Y2
1/ Il faut amener les deux oprandes l'UAL.

Premier oprande dans R (3) R Y1
Deuxime oprande dans RDO (5) RDO
Y2
2/ Activer le circuit d'addition ADD
3/ Puis stocker le rsultat dans R. Z R
3
Horloge
CO
Squenceur 20
ADD
RI
Dcodeur ADD D R 28
RDO
12
Load Im R 3
16
Add D R 28
20
Store B R 6
24
28
RAD
C
A
D
adresses
donnes
29

ADD D R 28
Dbut
Lire

Modifier

Dcoder
Charger
Raliser
Fin
Fetch
CO RAD
LEC
RDO RI
INCO
Dcodage
Excution
28 RAD
les donnes ventuelles dans les registres LEC
internes,
R Y1
lopration,
RDO Y2
ADD
30
Z R

STORE B R 6
Dbut
Dcoder
Charger

internes,
linstruction,
Raliser
Dcodage
Excution
Fin
Store B R 6 : l'adressage est un mode bas. On crit le contenu de R
dans le mot mmoire dadresse C = (RB) + 6
31
STORE B R 6 3/ Ralisation
RB
18
24
ADD
Y1
Z
PSW
Y2
On crit le contenu de R
1/ Calcul de (RB) + 6
RB Y1
6 Y2
ADD
La sortie Z contient ladresse dcriture
8
Horloge
CO
Squenceur stop
ADD
RI
Dcodeur Store B R 6
12
Load Im R 3
16
Add D R 28
20
Store B R 6
24
28
RDO
RAD
C
A
D
adresses
donnes
32
STORE B R 6 3/ Ralisation
RB
18
24
Y1
Z
PSW
Y2
On crit le contenu de R
2/ Ecriture du registre R ladresse 24
Z RAD
R RDO
ECR
8
Horloge
CO
Squenceur stop
RI
12
Load Im R 3
16
Add D R 28
20
Store B R 6
24
Dcodeur Store B R 6
28
ECR
RDO
RAD
24
C
A
D
adresses
donnes
33

STORE B R 6
Dbut
Lire

Modifier

Dcoder
Charger
Raliser
Fin
Fetch
CO RAD
LEC
RDO RI
INCO
Dcodage
Excution
RB Y1
les donnes ventuelles dans les registres 6 Y2
internes,
ADD
lopration,
Z RAD
R RDO
ECR
34

machine
EXECUTION DUNE INSTRUCTION MACHINE : LES

MICROCOMMANDES DU PROCESSEUR
35
Excution dune instruction machine : les micro-commandes du processeur

Lunit de commande (squenceur) gnre, en fonction des tops horloge, des micro-commandes
pour piloter les registres, lUal et la mmoire centrale
L' unit de commande :
Horloge
Squenceur
Compteur Ordinal
Dcodeur
Registre Instruction
Bus
Charger une instruction :
fetch
Dcoder l'instruction :
dcodage
Excuter l'instruction:
excution
Micro commandes
UAL
Activer une opration sur les oprandes

Activer une opration sur la mmoire
Ouvrir / Fermer les registres
36

Registre (principe de fonctionnement)
Barrire dentre
Ouvrir/ fermer
Signal dentre
Bit
Bus
Registre
Signal de sortie
Barrire de sortie
Ouvrir/ fermer
Signal dentre
Barrire dentre
Horloge
R1en :
R1sor :
Signal dentre
du registre R1
Signal de sortie
du registre R1
R1
Squenceur
Dcodeur
Signal de sortie
Bus
Barrire de sortie
37

Registre (principe de fonctionnement)
Signaldentre
Barrire dentre
Horloge
R1en : Signal dentre
du registre R1
R1sor : Signal de sortie
du registre R1
R1
Squenceur
R1en
Bus
R1
Signal
de
sortie
Dcodeur
Barrire de sortie
R1sor
R2en
R2
R1en
R2sor
R1
R1sor
R3en
Bus
R2en
R2
R3
R2sor
3
R4
(R2)
(R1)
R1sor
R2en
(R1)
R1sor R3en
R4en
R3sor
R4en
(R3) (R4)
Bus
R4sor
3
38

UAL (principe de fonctionnement
Y1en : entre de loprande Y1
dans lUAL
Y2en : entre de loprande Y2
dans lUAL
Zsor : sortie du rsultat Z de lUAL
RazY1 : mise 0 de loprande Y1
RazY1
+ -
Y1en
Bus donnes
Zsor
Selection opration
Rsultat
Y2en
Bus commande
Registre dtat (PSW)
39
Microcommandes
RBUALen
RB
RazY1
RADen
Entre dans RAD
RDOen,
RDOsor
Entre dans RDO, Sortie de RDO
RIen RIsor,
Xsor
Entre dans RI, Sortie de RI

Sortie partie basse (X) de RI
COen, COsor
INCO
Entre dans CO, Sortie de CO

Incrmentation du CO
RSPsor
Ren, Rsor
Entre dans R, Sortie de R
Rsor
RSPen,RSPsor
INCRSP
DECRSP
Entre dans RSP, Sortie de RSP

Incrmentation RSP
Dcrmentation RSP
Y1en, Y2en
Entre Oprandes Y1, Y2 dans

UAL
Zsor
Sortie du rsultat Z de lUAL
RBen, RBsor
RBUALen
Entre dans RB, Sortie de RB

Entre de RB dans UAL
RazY1
Mise 0 de loprande Y1
LEC/ECR
Lecture/criture vers MC
Add, And, Mul,

Or, Xor
Opration sur UAL
RBsor
RBen
Y1en
Zsor
Add, Mul, And

PSW
INCRSP
DECRSP
RSP
R
Y2en
RSPen
Ren
Horloge
CO
COsor
COen
INCO
Dcodeur
RI
RDO
LEC/ECR
RAD
RIen
RIsor
Xsor
RDOsor
RDOen
RADen
adresses
donnes
40
C
A
D
Microcommandes
RBUALen
RB
RazY1
INCRSP
DECRSP
RSP
R
COsor, RADen
LEC
RDOsor, RIen
INCO
Excution
X (3)
Xsor, Ren
ADD D R 28
Fetch
Co RAD
lecture
RDO RI
Incrment CO
COsor, RADen
LEC
RDOsor, RIen
INCO
Excution
X RAD
lecture
RDO
Y1
Y2
R
Addition
Z
R
Xsor, RADen
LEC
RDOsor, Y1en
Rsor, Y2en
Add
Zsor, Ren
STORE B R 6
Fetch
Co RAD
lecture
RDO RI
Incrment CO
COsor, RADen
LEC
RDOsor, RIen
INCO
Excution
X Y2
RB UAL
Addition
Z RAD
R RDO
Ecriture
Xsor, Y2en
RBUALen
Add
Zsor, RADen
Rsor, RDOen
ECR
41
RBen
Add, Mul, And
PSW
Co RAD
lecture
RDO RI
Incrment CO
RBsor
Y1en
Zsor
LOAD Im R 3
Fetch
Y2en
RSPsor
RSPen
Rsor
Ren
Horloge
CO
COsor
COen
INCO
Dcodeur
LEC
ECR
RIsor
RIen Xsor
RDOsor
RDO RDOen
RI
RAD
RADen

machine
EXECUTION DUNE INSTRUCTION MACHINE :

LE CADENCEMENT DE LHORLOGE MICROPROGRAMMATION, SEQUENCEUR
42
Excution dune instruction machine : micro-commandes et micro-instructions
Horloge
Squenceur
Compteur Ordinal
Dcodeur
Registre Instruction
Lactivation des micro-commandes

composant une instruction machine
seffectue au rythme de lhorloge du
processeur
Bus
A chaque top horloge, le squenceur

active un sous-ensemble de microcommandes composant une instruction
Processeur F (horloge ) = 2 GHZ ; P top horloge = 0,5 ns = dure du cycle processeur

LOAD Im R 3
Fetch
Excution
Co RAD
lecture
RDO RI
Incrment CO
COsor, RAD en
LEC
RDOsor, RIen
INCO
X (3)
Xsor, Ren
TOP horloge 1
TOP horloge 2
TOP horloge 3
Le concepteur de processeur
Dfinit larchitecture de son processeur
Dfinit le jeu dinstructions

du processeur
Construit le circuit squenceur
32 bits
Code opration
Mode d'adressage registre
Choisit des conventions

de reprsentations des nombres, caractres
Il programme lactivation
des micro-commandes en fonction
des tops horloge.
Il cherche minimiser le temps
dexcution de chaque instruction,
donc le nombre de tops horloge ncessaire
pour excuter chaque instruction
Complment 2, ASCII, IEEE754
44

Le concepteur du processeur programme lactivation des micro-commandes en
fonction des tops horloge.
Il cherche minimiser le temps dexcution de chaque instruction, donc le nombre
de tops horloge ncessaire pour excuter chaque instruction
R1
R1sor
10
10
R2
R2sor
??
15
Cpu
2 GHZ
P = 0,5 ns
15
R1sor, R2sor
Deux registres ne peuvent ouvrir
leur porte de sortie sur un mme cycle
Mmoire
600 MHz
P = 1,5 ns
La mmoire a un cycle 3 fois plus long que

celui du processeur : le processeur attend
la mmoire centrale durant deux cycles
processeur
45
LOAD Im R 3
Fetch
Excution
ADD D R 28
Fetch
Excution
STORE B R 6
Fetch
Excution
Co RAD
lecture
RDO RI
Incrment CO
R
X (3)
I1 : COsor, RADen, LEC
I3 : Xsor, Ren
1 cycle
5 cycles
Co RAD
lecture
RDO RI
Incrment CO
X RAD
lecture
RDO
Y1
R
Y2
Addition
R
Z
1 cycle
Attente mmoire (2 cycles)
1 cycle
Co RAD
lecture
RDO RI
Incrment CO
X Y2
RB UAL
Addition
Z RAD
R RDO
Ecriture

I2 : RDOsor, RIen, INCO
1 cycle
1 cycle
I3 : Xsor, Y2en, RBUALen,

Add
I4 : Zsor, RADen
I5 : Rsor, RDOen, ECR
1 cycle
1 cycle
1 cycle
9 cycles

I3 : Xsor, RADen, LEC
I4 : RDOsor, Y1en
I5 : Rsor, Y2en, Add
I6 : Zsor, Ren
1 cycle
1 cycle
1 cycle
1 cycle
1 cycle
1 cycle
10 cycles
46

Niveaux de programmation
Programme en langage de haut niveau
instructions de haut niveau
fonction perimetre (a, b : in integer) return

integer is
begin
perimetre := (2 * a) + (2 * b);
end;
Compilateur
Niveau utilisateur
Machine physique "matrielle"
processeur
COsor, RADen, LEC

RDOsor, RIen
R1sor, Y1en
Xsor, Y2en, Mul
Zsor, R1en
Squenceur : microprogrammation
Bus
MUL Im R1 2
MUL Im R2 2
ADD Rg2 R1 R2
Programme en langage dassemblage
Assembleur
011011100000.10010
001110111101.11011
001111110001.11101
Programme en langage machine
Mmoire centrale
traduction
47

Le squenceur
Le squenceur est un
automate :
Il reoit des informations du
dcodeur
Il produit les signaux de
commandes contrlant les
diffrentes units
Squenceur cabl :
Squenceur
microprogramm
FETCH
Chercher la prochaine
instruction excuter
Incrmenter CO
COP m R X
Dcodeur
Reconnaitre
linstruction
COP et m reconnus
Squenceur
Raliser linstruction
Micro instructions
48

Le squenceur
Squenceur cabl:
Un circuit compos de portes
logiques
Un sous-circuit par instruction
activ selon le code envoy par
le dcodeur
Squenceur cabl:
Une mmoire non volatile
(ROM) contient des microprogrammes composs de
micro-instructions
Un sous-programme par
instruction activ selon le code
envoy par le dcodeur
Fetch
COP m R X
Dcodeur
Reconnaitre
linstruction
COP et m reconnus
Squenceur
Raliser linstruction
101001001000100
111001001010010
111101110101001
110010001000110
Micro instructions
49

Le squenceur micro programm
Il est constitu :
dune mmoire qui contient les micro-programmes de
chaque instruction machine;
dun micro-compteur ordinal qui pointe sur la microinstruction excuter.
Une micro-instruction (horizontale):

est une chaine binaire dont la taille est gale au
nombre de micro-commandes disponibles;
Un bit 0 indique que la micro-commande ne doit pas
tre active; un bit 1 indique que la microcommande doit tre active au cours du cycle
processeur.
50
Add D R A
RI
Add
DRA
Horloge
Signal mmoire prte
Gnrateur
d'adresse
initiale
Micro-CO
00000 000000101001000001
00001 000000000010001010
00010 000010100001000101
00011 100000000000001000
00100 001001010000000000
00101 000110000000000000
00110 000000101001000001
00111 000000000010001010
01001 000000000001001000
01010
01011 0000000100001101
01100 0000010000000010
01101
01110
01111
Mmoire
10000
de
micro-programme
0
0
1
0
0
1
0
1
0
0
0
0
0
0
0
0
0
0
Y1en
RAZY1
Y2en
Zsor
Ren
Rsor
Lec
Add
COen
COsor
RIen
RIsor
RADen
RDOen
RDOsor
Xsor
INCO
AttMem
Load Im R 3
Squenceur micro-programm 51

COURS4 Fonction D Execution

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

COURS4 Fonction D Execution

Transféré par

Droits d'auteur :

Formats disponibles

FONCTION DEXECUTION

Fonctionnement du processeur : excution des instructions

Processeur (Unit Centrale)

Bus Processeur /Mmoire

Processeur (Unit Centrale)

Bus Processeur /Mmoire

L'unit de commande est charge de la reconnaissance des instructions et de

Processeur (Unit Centrale)

Le registre est lentit de

Aucune opration nest

Jolle Delacroix - NFA004

Processeur (Unit Centrale)

L'unit Arithmtique et Logique (UAL) constitue l'unit d'excution du processeur.

- O : positionn 1 si Overflow, 0 sinon

Jolle Delacroix - NFA004

Liaison processeur Mmoire centrale

Le processeur est reli la mmoire centrale

On souhaite Lire le mot dadresse 28

On souhaite Ecrire 4 dans le mot dadresse 24

EXECUTION DUNE INSTRUCTION MACHINE : CHEMIN DE DONNEES

Jolle Delacroix - NFA004

Excution des instructions machine

Le programme compos dinstructions machine et de donnes a t charg en

Le compteur ordinal CO est charg avec ladresse en Mmoire centrale du mot

Lexcution du programme seffectue instruction par instruction, sous le pilotage de

Le traitement dune instruction par le processeur se dcoupe en trois tapes :

FETCH : linstruction est lue en mmoire centrale et copie dans

Jolle Delacroix - NFA004

Excution des instructions machine

Le compteur ordinal CO est charg avec

Le programme compos dinstructions machine

Excution des instructions machine : les trois tapes

le Compteur Ordinal pour quil pointe

linstruction qui vient dtre charge,

les donnes ventuelles dans les registres

la prochaine instruction excuter

Jolle Delacroix - NFA004

Excution des instructions machine : les trois tapes

la prochaine instruction excuter

le Compteur Ordinal ( CO) pour quil pointe

Compteur Ordinal : contient ladresse de la prochaine instruction

Jolle Delacroix - NFA004

On lit le mot dadresse 12 qui contient linstruction;

On lit le mot dadresse 12 qui contient linstruction;

Excution des instructions machine : les trois tapes

la prochaine instruction excuter

le Compteur Ordinal ( CO) pour quil pointe

Compteur Ordinal : contient ladresse de la prochaine instruction

Jolle Delacroix - NFA004

Modifier le Compteur Ordinal ( CO) pour quil

Excution des instructions machine : les trois tapes

la prochaine instruction excuter

le Compteur Ordinal pour quil pointe

Excution des instructions machine : les trois tapes

linstruction qui vient dtre charge,

les donnes ventuelles dans les registres

Jolle Delacroix - NFA004

Excution des instructions machine : les trois tapes

linstruction qui vient dtre charge,

les donnes ventuelles dans les

LOAD Im R 3 : l'opration est un chargement

Excution des instructions machine : les trois tapes

la prochaine instruction excuter