Académique Documents
Professionnel Documents
Culture Documents
DIGITAIS II
Professores
Alexandre Arago e Luiz Danilow
Verso 1.0 - jul/7D7
ndice
Experincia 1 - Portas Lgicas Bsicas ............................................................................................... 3
Experincia 2 - Soluo de Circuitos Digitais Utilizando lgebra de Boole e Mapas de Karnaugh .. 6
Experincia 3 - Portas Lgicas e Suas Aplicaes. ............................................................................. 9
Experincia 4 - Simulao de Portas Lgicas .................................................................................... 14
Experincia 5 - Circuito Decodificador de Display de sete segmentos com LED. ........................... 17
Experincia 6 - Circuitos Multiplexadores e Demultiplexadores. ..................................................... 24
Experincia 7 - Circuitos Somadores e Subtratores. .......................................................................... 27
Experincia 8 - Circuito Integrado Temporizador 555 ...................................................................... 32
Experincia 9 - Flip-Flop Tipo D. ...................................................................................................... 36
Experincia 10 - Flip-Flop Tipo JK. .................................................................................................. 40
Experincia 11 - Contadores Assncronos. ........................................................................................ 44
Experincia 12 - Contadores Sncronos. ............................................................................................ 49
Apostila_LD2.docx
Pgina 2 / 52
AND
B
NAND
B
OR
B
NOR
B
2) Identifique agora o nvel de transio (0 para 1), isto , qual o valor de tenso que o
circuito integrado entende como 0 e qual o valor que entende como 1. Utilizando o CI
7408 (Porta AND), ligue uma das entradas ao + Vcc (5V) e a outra ao centro de um
potencimetro linear de 1k Uma das extremidades deste potencimetro ligue ao + Vcc (5V)
e a outra ligue ao terra (0V). Coloque um LED na sada da porta (em srie com um resistor
limitador de aproximadamente 220).
Apostila_LD2.docx
Pgina 3 / 52
LABO
ORATRIO
O DE SIST
TEMAS DIG
GITAIS II
Experincia 1 Portas Lgicas Bsicas
Profs. Alexan
ndre Arago e Luiz Danilow
Cooloque o cuursor do pottencimetroo de forma que a entraada da portaa conectada a ele fiquee
coom 0V. A sada
s
da poorta deve esstar neste momento
m
em
m 0 (LED
D apagado)). Aumentee
grradativamennte o valor do potenciimetro at que o LE
ED acenda (nvel 1)). Anote oss
vaalores da tenso de sada da portaa (antes do LED e do Resistor) e o valor daa tenso noo
cuursor do pottencimetro na tabela abaixo.
a
Cooloque o cuursor do potencimetro de forma que
q a entradda da porta cconectada a ele fique c
5V
V. A sadaa da portaa deve esttar neste momento
m
e 1 (L
em
LED aceso)). Diminuaa
grradativamennte o valor do potenciimetro at que o LE
ED apague (nvel 0)). Anote oss
vaalores da tenso de sada da portaa (antes do LED e do Resistor) e o valor daa tenso noo
cuursor do pottencimetro na tabela abaixo.
a
Tenso de Transio (V)
Ten
nso de Sada (V)
Apostila__LD2.docx
S
Sada
Pgina
P
4 / 52
C
1
4
3
VI. Questes
1) Defina o termo FAN-IN. Defina o termo FAN-OUT.
2) Para o circuito integrado com a seguinte especificao SN 74ALS00 J - 00. Defina cada
uma das letras ou dgitos. Consulte um datasheet para isso.
3) Montar ou obter uma folha contendo a pinagem dos principais circuitos integrados que
voc poder utilizar nas aulas de laboratrio:
7400 - 7402 - 7404 - 7408 - 7432 - 7483 - 7448 - 7486
4) Citar quatro tipos de encapsulamento de circuitos integrados. Faa ou apresente o esboo
de cada um deles.
5) Defina os termos TTL e CMOS. Qual a diferena entre CIs destas famlias?
VII. Concluso
A ser elaborada pelo aluno.
Apostila_LD2.docx
Pgina 5 / 52
V. Procedimentos Experimentais
1) Montar o circuito abaixo e de acordo com a posio das chaves K1 e K2 (abertas ou
fechadas), defina para que nvel lgico em A; a sada na porta OR permite que o led seja
acionado?
R1
R2
10kohm
10kohm
R4
100ohm
1
LED1
J1
7408J
J2
LED_red
R3
V1
5V
2
4
5
7408J
7432N
33kohm
Q1
BC548A
Apostila_LD2.docx
Pgina 6 / 52
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
Sada
Apostila_LD2.docx
Pgina 7 / 52
VCC
CIR_LOGICO
SADA PARA
O INDICADOR
LUMINOSO
5V
R
R1
1.0kohm
Q
R2
1.0kohm
VI. Concluso
A ser elaborada pelo aluno.
VII. Bibliografia
A ser inserida pelo aluno. Detalhando as fontes de pesquisa da introduo terica.
Apostila_LD2.docx
Pgina 8 / 52
V. Procedimentos Experimentais
1) Montar o circuito abaixo e levantar a sua tabela da verdade.
U1A 7408J
1
A
B
C
U1B 7408J
4
R1
150ohm
LED1
LED_green
A
B
C
D
Apostila_LD2.docx
1
2
U1B 7432N
4
5
U1C 7432N
9
R1
LED1
10
150ohm
LED_green
Pgina 9 / 52
ORATRIO
O DE SIST
TEMAS DIG
GITAIS II
LABO
Exp
perincia 3 Portaas Lgicass e suas
Aplicaes
Prrofs. Alexanndre Aragoo e Luiz Daanilow
3) Montar o circuito
c
a abbaixo.
IN
NPUT
U2A
A
U3
3A
U3 B
2
7404
4N
U3C
C
7404N
N
U3D
D
6
7404N
N
U3E
8
11
7404N
U3F
10
7404N
13
1
12
7404N
OUTPUT
T
7408J
U3A
3
R1
1
7400
0N
Apostila_LD
D2.docx
R3
150o
ohm
LED
D1
7402N
150ohm
LED3
Pgin
na 10 / 52
D
U2A7404N
U4A7404N
U1A
2
U2B7404N
R1
150ohm
7400N
U4A7404N
U1A
1
U2B7404N
R2
F
U2A7404N
U3A
U4B7404N
150ohm
7402N
2
1
R1
U3A
1
U4B7404N
150ohm
7432N
R2
7408J
150ohm
5V
U1A
1
2
V1
7408J
vai para o
osciloscopio
1000Hz 5V
Apostila_LD2.docx
Pgina 11 / 52
0
1
Qual a finalidade da porta neste circuito anteriormente montado?
6) Montar os circuitos a seguir e levantar a Tabela da Verdade. Desenhar a porta equivalente
que executa a mesma funo. Especifique qual integrado pode realizar a funo do circuito?
A
U1B
4
U1A
1
U1D
7400N
12
11
R1
13
7400N
150ohm
7400N
U1C
9
10
7400N
B
U2A
U3A
2
7400N
U3B
3
R2
10
U2B
7404N
U2C
9
7400N
150ohm
5
4
7400N
7404N
Apostila_LD2.docx
Pgina 12 / 52
Apostila_LD2.docx
Pgina 13 / 52
V. Procedimentos Experimentais
01. Montar o circuito abaixo e obter sua tabela verdade:
VCC
5V
A B
Vo
(V)
NIVEL
LGICO
R1
1.0kohm
D1
A
1N4001
Vo
D2
B
1N4001
VCC
5V
A B
D1
A
1N4001
Vo
D2
Vo
(V)
NIVEL
LGICO
B
1N4001
R2
1.0kohm
Apostila_LD2.docx
Pgina 14 / 52
24V
R1
Vin
(V)
1.0kohm
Vo
(V)
NIVEL
LGICO
Q1
R2
BC548A
Vo
10kohm
Vin
24V
R1
A B
1.0kohm
NIVEL
LGICO
Q1
R2
Vo
(V)
BC548A
Vo
10kohm
R3
10kohm
VCC
R4
1.0kohm
D1
1N4001
R3
5V
R1
470ohm
A B
Q1
BC548A
Vo
(V)
NIVEL
LGICO
Vo
10kohm
D2
1N4001
Apostila_LD2.docx
Pgina 15 / 52
Apostila_LD2.docx
Pgina 16 / 52
ORATRIO
O DE SIST
TEMAS DIG
GITAIS II
LABO
I. Ttullo da Experrincia
Exxperincia 5 - Circuitoo Decodificcador de Diisplay de seete segmenttos com LE
ED.
II. Introoduo Terica
Muitos displayss numricoss usam a configurao
o de sete seegmentos ppara formarr os dgitoss
decim
mais de O a F. Os segm
mentos so feitos de um
u materiall que emite luz quando
o a correntee
eltriica passa atrravs dele. Os materiaiis mais emp
pregados paara este fim so os LED
DS (Diodoss
emisssores de luzz) e os filam
mentos incanndescentes.
Um decodificaddor/driver BCD-7
B
segm
mentos usado
u
para receber quuatro bits na
n entrada,,
correespondentess ao cdigoo BCD de um
u dos dg
gitos decim
mais, e prodduzir sadass que faroo
passaar corrente nos
n segmenntos necessrios a mostrrar tal dgitoo no displayy.
Apostila_LD
D2.docx
Pgin
na 17 / 52
ORATRIO
O DE SIST
TEMAS DIG
GITAIS II
LABO
O displlay de LED
Ds usado na primeira figgura do tip
po catodo-ccomum, peloo fato de oss catodos dee
todos os
o LEDS doos segmentoos estarem conectados
c
diretamentee terra. Ouutro tipo dee display dee
7-segm
mentos denominado anodo-comu
a
um, onde os
o anodos dos
d LEDs dde todos os segmentoss
esto ligados em conjunto ao
a Vcc. O chip
c
7446 ou
o 7447 deeve ser usado nos disp
plays de 7-segmenntos de anodo-comum,, o chip 74448 deve ser usado no display
d
de 7-segmentoss de catodo-comum
m.
III. Objeetivos
Verrificar o fuuncionamennto do circuuito Decodiificador de Display uttilizando o CI 7448 e
Display dee Sete segmeentos.
uipamentoss Utilizadoss
IV. Mateeriais e Equ
V. Procedimentos Experimen
ntais
1) Monte
M
o cirrcuito abaixo, coloque todas
t
as com
mbinaes possveis
p
enntre as entraadas D, C,
B e A e para cada uma deelas observee e anote o valor
v
do Dissplay. Comppare com o Datasheet.
Com
mente os reesultados obbtidos.
2) Faa
F
um tesste de acionamento da entrada
e
LT (Lamp Testt) do Decoddificador. Paara
conntagem norm
mal ela devee permanecer em nvel lgico 1. Para
P acionarr todos os seegmentos
estaa entrada deeve estar em
m nvel lgicco O. (nestaa situao o decodificaddor no aceeita os
nvveis das entrradas A, B, C e D).
Apostila_LD
D2.docx
Pgin
na 18 / 52
5V
Vcc pino 16 em +5 V
Gnd pino 08 em 0 V
U2
U1
A
B
C
D
7
1
2
6
3
5
4
13
A
OA
OB
OC
OD
OE
LT
OF
SEVEN_SEG_COM_K
12
11
ABCDE FG
10
9
15
14
RBI OG
BI/RBO
7448N
INPUT
N
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
Apostila_LD2.docx
OUTPUT
DISPLAY
Pgina 19 / 52
3) No CI 7448 existem trs terminais de controle que so respectivamente: LT; RB1 e RB0.
Avaliar a funo de cada uma das trs entradas, simulando as situaes da Tabela.
DIGITO A
SER
COLOCADO
NO DISPLAY
LAMP
TEST
(LT)
RB1
B1/RB0
RESULTADOS OBTIDOS NO
DISPLAY E COMENTRIOS
VI. Questes
1) Descreva o procedimento prtico de como identificar os terminais do Display com
multmetro.
Faa um diagrama da pinagem do Display que voc usou no laboratrio,
identificando a, b, c.... g.
2) Faa uma pesquisa e sintetize a operao de um display de cristal liquido.
VII. Concluso
A ser elaborada pelo aluno.
VIII. Bibliografia
A ser inserida pelo aluno. Detalhando as fontes de pesquisa da introduo terica.
Apostila_LD2.docx
Pgina 20 / 52
Apostila_LD2.docx
Pgina 21 / 52
Apostila_LD2.docx
Pgina 22 / 52
Apostila_LD2.docx
Pgina 23 / 52
Experincia 6 Circuitos
Multiplexadores e Demultiplexadores
Profs. Alexandre Arago e Luiz Danilow
I. Ttulo da Experincia
Experincia 6 - Circuitos Multiplexadores e Demultiplexadores.
II. Introduo Terica
A ser elaborada pelo aluno.
III. Objetivos
Verificar o funcionamento dos circuitos multiplexador e demultiplexador montando os
mesmos com a utilizao de portas lgicas simples.
IV. Materiais e Equipamentos Utilizados
V. Procedimentos Experimentais
7) Montar o circuito abaixo e retirar sua tabela verdade (S em funo de G0, I0 e I1):
G0
I0
S
I1
G0 I0 I1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Apostila_LD2.docx
Pgina 24 / 52
Experincia 6 Circuitos
Multiplexadores e Demultiplexadores
Profs. Alexandre Arago e Luiz Danilow
8) Ajustar o gerador de funes para onda quadrada 4Vpp, com freqncia de 500 Hz. Ajustar
o offset do gerador de funes para que a forma no fique abaixo de 0V (somente tenses
positivas devem ser aplicadas ao circuito).
9) Conectar a sada do gerador de funes em G0, medir e anotar as formas de onda na sada
sincronizadas em relao a G0 para todas as situaes possveis de I0 e I1. Explicar o que
acontece em cada situao.
10) Montar o circuito abaixo e retirar sua tabela verdade (S0 e S1 em funo de G0 e I).
OBS: NO DESMONTAR O CIRCUITO ANTERIOR!
G0
S0
I
S1
G0
0
0
1
1
I
0
1
0
1
S0
S1
11) Ajustar o gerador de funes para onda quadrada 4Vpp, com freqncia de 500 Hz. Ajustar
o offset do gerador de funes para que a forma no fique abaixo de 0V (somente tenses
positivas devem ser aplicadas ao circuito).
12) Conectar o gerador de funes em G0 e I (mesmo sinal nas duas entradas), medir e anotar a
forma de onda nas sadas em relao a G0 (sincronizadas).
13) Inserir um inversor na entrada I, inserindo agora o sinal do gerador de funes em G0 e seu
respectivo complemento em I. Medir e anotar as formas de onda nas sadas em relao a G0
(sincronizadas).
14) Interligar os dois circuitos anteriores e retirar a tabela verdade das sadas S0 e S1 em funo
de G0, I0 e I1.
Apostila_LD2.docx
Pgina 25 / 52
Experincia 6 Circuitos
Multiplexadores e Demultiplexadores
Profs. Alexandre Arago e Luiz Danilow
G0
G0
S0
I0
S
I
S1
I1
G0 I0
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
I1
0
1
0
1
0
1
0
1
S0
S1
15) Ajustar o gerador de funes para onda quadrada 4Vpp, com freqncia de 500 Hz. Ajustar
o offset do gerador de funes para que a forma no fique abaixo de 0V (somente tenses
positivas devem ser aplicadas ao circuito).
16) Medir e anotar a forma de onda nas sadas em relao a G0, para todas as situaes
possveis de I0 e I1 (sincronizadas corretamente).
VI. Questes
1) Desenhe o esquema de um circuito que implemente a funo OU-EXCLUSIVO
utilizado multiplexador.
2) Explique o que significa um problema de race em um circuito digital.
VII. Concluso
A ser elaborada pelo aluno.
VIII. Bibliografia
A ser inserida pelo aluno. Detalhando as fontes de pesquisa da introduo terica.
Apostila_LD2.docx
Pgina 26 / 52
V. Procedimentos Experimentais
1) Montar o circuito abaixo e retirar sua tabela verdade (S e Co em funo de A, B e Ci):
Ci
Co
S
Apostila_LD2.docx
Pgina 27 / 52
B Ci
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
Co
Bi
Bo
S
A
0
0
0
0
1
1
1
1
B Bi
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
Bo
Apostila_LD2.docx
Pgina 28 / 52
B3
S3
Co
Ci Gnd B0
A0
S0
7483
4-Bit Full Adder
A3
S2
A2
B2 Vcc S1
B1
A1
a. 6 + 2 =
A2 A1 A0
B3
B2
B1
B0
Ci
0
1
Co
S3
S2
S1
S0
Dec Hex
A3
b. 7 - 5 =
A2 A1 A0
B3
B2
B1
B0
Ci
0
1
Co
S3
S2
S1
S0
Dec Hex
A3
A2
c. 4 + 3 =
A1 A0
B3
B2
B1
B0
Ci
0
1
Co
S3
S2
S1
S0
Dec Hex
A3
d. -1 - 6 =
A2 A1 A0
B3
B2
B1
B0
Ci
0
1
Co
S3
S2
S1
S0
Dec Hex
A3
e. 7 + 6 =
A2 A1 A0
B3
B2
B1
B0
Ci
0
1
Co
S3
S2
S1
S0
Dec Hex
A3
A2
f. -4 + 4 =
A1 A0
B3
B2
B1
B0
Ci
0
1
Co
S3
S2
S1
S0
Dec Hex
Apostila_LD2.docx
Pgina 29 / 52
Co
B3
A3
B2
A2
B1
A1
B0
A0
Co
Ci
Co
Ci
Co
Ci
Co
Ci
FA
FA
FA
FA
S3
S2
S1
S0
Vcc
8) Completar as tabelas abaixo, para a subtrao dos nmeros propostos. Todos os nmeros
propostos esto em decimal:
A3
g. 6 - 2 =
A2 A1 A0
B3
B2
B1
B0
Ci
1
Co
S3
S2
S1
S0
Dec Hex
A3
A2
h. 7 + 5 =
A1 A0
B3
B2
B1
B0
Ci
1
Co
S3
S2
S1
S0
Dec Hex
A3
i. 4 - 3 =
A2 A1 A0
B3
B2
B1
B0
Ci
1
Co
S3
S2
S1
S0
Dec Hex
A3
j. -1 - 6 =
A2 A1 A0
B3
B2
B1
B0
Ci
1
Co
S3
S2
S1
S0
Dec Hex
A3
k. 7 - 7 =
A2 A1 A0
B3
B2
B1
B0
Ci
1
Co
S3
S2
S1
S0
Dec Hex
A3
l. 4 + 2 =
A2 A1 A0
B3
B2
B1
B0
Ci
1
Co
S3
S2
S1
S0
Dec Hex
Apostila_LD2.docx
Pgina 30 / 52
Apostila_LD2.docx
Pgina 31 / 52
I. Ttulo da Experincia
Experincia 8 - Circuito Integrado Temporizador 555
II. Introduo Terica
A ser elaborada pelo aluno.
III. Objetivos
Estudar e analisar o funcionamento do CI 555 temporizador como astvel e monoestvel e
suas aplicaes.
IV. Materiais e Equipamentos Utilizados
V. Procedimentos Experimentais
CONFIGURAO ASTVEL.
01 Circuito
RA
XSC1
8
VCC
RST
3
7
6
RB
DIS
OUT
V1
12V
THR
TRI
5
CON
GND
C2
LM555H
100nF
CONFIGURAO ASTAVEL
Apostila_LD2.docx
Pgina 32 / 52
LABO
ORATRIO
O DE SIST
TEMAS DIG
GITAIS II
Ex
xperinciaa 8 Tem
mporizado
or 555
Prrofs. Alexanndre Aragoo e Luiz Daanilow
02 Calcuular a freqncia e cicloo de trabalho (Duty Cycle) para oss valores de resistores abaixo
a
indicados:
RA
10 k
10 k
RB
100 k
10 k
Capacitor de tem
mporizao C = 0,01 F = 10 kpF
F = 10 nF
03 Montaar o circuitoo com os coomponentes indicados ou
o calculadoos.
Medir e annotar a form
mas de onda (Vpp e T), COTADAS
S E SINCRO
ONIZADAS
S.
Medir W e T. Calculaar D.
Pontos de Medidas: pinos
p
3 e 6..
D = (W/T)*1000
d Trabalh
ho
Ciclo de
FO
ORMAS DE
E ONDA
C
CH1:
____V
V/div BT: ____ s/divv
Apostila_LD
D2.docx
Pgin
na 33 / 52
VCC
RST
7
XFG1
DIS
OUT
V1
12V
THR
TRI
R1
150ohm
CON
GND
C2
LM555H
100nF
CONFIGURAO MONOESTAVEL
02 Calcular e anotar a largura do pulso de sada do CI 555 para cada R listado abaixo:
R
33 k
68 k
Apostila_LD2.docx
Pgina 34 / 52
LABO
ORATRIO
O DE SIST
TEMAS DIG
GITAIS II
Ex
xperinciaa 8 Tem
mporizado
or 555
Prrofs. Alexanndre Aragoo e Luiz Daanilow
05 Compparar a larguura dos pulssos medidoss com os vaalores calcullados no item
m 02. Comeentar.
FO
ORMAS DE
E ONDA
C
CH1:
_____V/div BT: ____ s/divv
VI. Quesstes
1) Qual a finalidaade do pino 4 do 555? Explicar
E
deetalhadamennte.
2) Qual a finalidaade do pino 5 do 555? Explicar
E
deetalhadamennte.
mpare com os
o valores medidos em
m laboratrio os tempoos de alto e baixo; doo
3) Callcule e com
multiivibrador asstvel. Com
mentar.
4) Callcule comppare com os
o valores medidos em
e laboratrio o tem
mpo de sad
da alto doo
Monooestvel. Coomentar.
VII. Conccluso
s elaboradda pelo alunno.
A ser
V
VIII.
Bibliiografia
A ser
s inserida pelo aluno. Detalhandoo as fontes de pesquisaa da introduo terica..
Apostila_LD
D2.docx
Pgin
na 35 / 52
I. Ttulo da Experincia
Experincia 9 - Flip-Flop Tipo D.
II. Introduo Terica
A ser elaborada pelo aluno.
III. Objetivos
Verificar o funcionamento do circuito bsico de memria Flip-Flop tipo D.
IV. Materiais e Equipamentos Utilizados
01 Circuito Integrado 7474 (Duplo Flip-Flop tipo D acionado por borda de subida).
01 Fonte de alimentao DC.
01 Osciloscpio.
01 Gerador de Funes.
02 Cabos para fonte.
02 Cabos para osciloscpio.
01 Cabo para o gerador de funes.
Leds e resistores para monitoramento dos nveis lgicos.
V. Procedimentos Experimentais
7474 - Duplo Flip-Flop tipo D acionado por borda de subida
Vcc
Clr2
D2
Ck2
Pr2
Q2
Q2
7474
Dual D-Type FF
Clr1
Apostila_LD2.docx
D1
Ck1
Pr1
Q1
Q1
Gnd
Pgina 36 / 52
Preset
Data In
D
Ck
Clock
Pr
FF
Clr
Clear
Clear
Clock
Data In
0
1
1
1
1
0
1
1
X
X
X
X
0
1
3) Manter as entradas Preset e Clear em nvel alto, colocar a entrada Data In em nvel alto,
variar o clock de zero para um, anote as sadas.
Preset
Clear
Clock
Data In
1
4) Levar a entrada Clear de nvel alto para baixo e em seguida retornar ao nvel alto. Anote
o que ocorre com as sadas.
Preset
Clear
Clock
Data In
1
1
1
1
0
1
1
1
1
Apostila_LD2.docx
Pgina 37 / 52
Clear
Clock
Data In
1
0
1
1
1
1
1
1
1
Data In 0
Data In 1
D
Ck
Pr
FF1
Clr
D
Ck
Pr
FF0
Clr
Clock
Clear
Apostila_LD2.docx
Pgina 38 / 52
Preset
D
Ck
Clock
Pr
FF
Clr
Clear
VI. Questes
1) O que um Flip-Flop tipo D?
2) Como se obtm um Flip-Flop tipo D?
3) Quais as aplicaes de um flip-flop tipo D?
4) Qual a prioridade das entradas Preset, Clear e Clock?
5) Qual a diferena entre Buffer e Latch?
VII. Concluso
A ser elaborada pelo aluno.
VIII. Bibliografia
A ser inserida pelo aluno. Detalhando as fontes de pesquisa da introduo terica.
Apostila_LD2.docx
Pgina 39 / 52
I. Ttulo da Experincia
Experincia 10 - Flip-Flop Tipo JK.
II. Introduo Terica
A ser elaborada pelo aluno.
III. Objetivos
Verificar o funcionamento dos Flip-Flops JK.
IV. Materiais e Equipamentos Utilizados
V. Procedimentos Experimentais
Vcc
Clr1
Clr2
Ck2
K2
J2
Pr2
Q2
74112
Dual JK-Type FF
Ck1
Apostila_LD2.docx
K1
J1
Pr1
Q1
Q1
Q2
Gnd
Pgina 40 / 52
K1
Q1
Q1
Gnd
K2
Q2
Q2
J2
7476
Dual JK-Type FF
Ck1
Pr1
Clr1
J1
Vcc
Ck2
Pr2
Clr2
1) Montar o circuito abaixo utilizando um dos CIs fornecidos, obedecendo a sua respectiva
pinagem. Alimentar corretamente o CI antes da montagem:
Preset
J
Clock
Ck
Pr
FF
Clr
Clear
Apostila_LD2.docx
Pgina 41 / 52
Clear
0
1
1
1
1
1
1
1
1
1
0
Clock
J
0
0
1
0
0
0
1
1
1
1
1
/
/
/
/
/
/
/
/
/
/
/
K
0
0
0
0
1
0
0
1
1
1
1
3) Usando o mesmo circuito anterior, ligar J, K, Preset e Clear em nvel alto e injetar na
entrada de clock um sinal quadrado com 4Vpp (ligar o offset do gerador) com freqncia
de 1kHz. Anote as formas de onda de entrada (clock) e sadas, cotadas e sincronizadas.
4) Comentar os resultados. Compare com os dados obtidos com a tabela verdade do
datasheet. Comente e justifique.
5) Montar o circuito abaixo:
Preset
Vcc
J
Clock
Ck
K
Pr
FF1
Clr
J
Ck
Pr
FF0
Clr
Clear
6) Ligar J, K, Preset e Clear em nvel alto e injetar na entrada de clock um sinal quadrado
com 4Vpp (ligar o offset do gerador) com freqncia de 1Hz. Anote as formas de onda
de entrada (clock) e sadas, cotadas e sincronizadas. Aps isso efetue um Clear, observe
o comportamento do circuito e preencha a tabela abaixo.
Apostila_LD2.docx
Pgina 42 / 52
Clear
0
1
1
1
1
1
1
1
1
Clock
--/
/
/
/
/
/
/
7) Utilizando o mesmo circuito anterior, aplicar um sinal de clock de 4Vpp (ligar o offset
do gerador); onda quadrada com freqncia de 1kHz. Medir com o osciloscpio, anotar
e comparar o sinal de sada com o clock de entrada, sincronizados em amplitude e
perodo. Justificar os sinais encontrados.
VI. Questes
1) Qual a diferena entre os Flip-Flops 7476 e 7473?
2) A partir de um Flip-Flop JK, faa um esquema adicionando portas lgicas para que o
mesmo se transforme em:
a. Um Flip-Flop tipo D.
b. Um Flip-Flop tipo T.
VII. Concluso
A ser elaborada pelo aluno.
VIII. Bibliografia
A ser inserida pelo aluno. Detalhando as fontes de pesquisa da introduo terica.
Apostila_LD2.docx
Pgina 43 / 52
I. Ttulo da Experincia
Experincia 11 - Contadores Assncronos.
II. Introduo Terica
A ser elaborada pelo aluno.
III. Objetivos
Verificar o funcionamento dos Contadores assncronos.
IV. Materiais e Equipamentos Utilizados
V. Procedimentos Experimentais
Vcc
Clr1
Clr2
Ck2
K2
J2
Pr2
Q2
74112
Dual JK-Type FF
Ck1
Apostila_LD2.docx
K1
J1
Pr1
Q1
Q1
Q2
Gnd
Pgina 44 / 52
K1
Q1
Q1
Gnd
K2
Q2
Q2
J2
7476
Dual JK-Type FF
Ck1
Clr1
Pr1
J1
Vcc
Ck2
Pr2
Clr2
1) Montar o circuito abaixo utilizando um dos CIs fornecidos, obedecendo a sua respectiva
pinagem. Alimentar corretamente o CI antes da montagem:
Q0
Q1
Q2
Q3
Preset
Vcc
J
Clock
Ck
K
Pr
FF0
Clr
J
Ck
Pr
FF1
Clr
J
Ck
Pr
FF2
Clr
J
Ck
Pr
FF3
Clr
Clear
Jumper
2) Nesta primeira parte, mantenha o Jumper desligado e o Clear em nvel alto. Ligar J,
K, Preset e Clear em nvel alto e injetar na entrada de clock um sinal quadrado com
4Vpp (ligar o offset do gerador) com freqncia de 1Hz. Aps isso efetue um Clear,
observe o comportamento do circuito e preencha a tabela abaixo.
Apostila_LD2.docx
Pgina 45 / 52
Clock
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
Q3
Q2
Q1
Q0
Apostila_LD2.docx
Q3
Q2
Q1
Q0
Pgina 46 / 52
Q0
Q1
Q2
Q3
Preset
Vcc
J
Clock
Ck
K
Pr
FF0
Clr
J
Ck
Pr
FF1
Clr
J
Ck
Pr
FF2
Clr
J
Ck
Pr
FF3
Clr
Clear
11) Ligar J, K, Preset e Clear em nvel alto e injetar na entrada de clock um sinal quadrado
com 4Vpp (ligar o offset do gerador) com freqncia de 1Hz. Aps isso preencha a
tabela abaixo.
12) Explicar o funcionamento desse contador.
13) Em qual dgito a porta NAND ativada
Apostila_LD2.docx
Pgina 47 / 52
Clock
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
Q3
Q2
Q1
Q0
VI. Questes
1) Defina contador mdulo 16 e contador mdulo 10?
2) Qual o peso de diviso para cada estgio do contador assncrono?
3) Explique o que um Ripple Counter.
4) Quantos Flip-Flops so necessrios para montar um contador mdulo 32?
VII. Concluso
A ser elaborada pelo aluno.
VIII. Bibliografia
A ser inserida pelo aluno. Detalhando as fontes de pesquisa da introduo terica.
Apostila_LD2.docx
Pgina 48 / 52
V. Procedimentos Experimentais
74112 - Duplo Flip-Flop tipo JK.
Vcc
Clr1
Clr2
Ck2
K2
J2
Pr2
Q2
74112
Dual JK-Type FF
Ck1
Apostila_LD2.docx
K1
J1
Pr1
Q1
Q1
Q2
Gnd
Pgina 49 de 52
Q1
K1
Q1
Gnd
K2
Q2
Q2
J2
7476
Dual JK-Type FF
Ck1
Pr1
J1
Clr1
Vcc
Ck2
Clr2
Pr2
Q0
Q1
Q2
Preset
Vcc
J
Ck
K
Pr
FF0
Clr
J
Ck
Pr
FF1
Clr
J
Ck
Pr
FF2
Clr
J
Ck
Pr
FF3
Clr
Clock
Clear
2) Ligar Preset e Clear em nvel alto e injetar na entrada de clock um sinal quadrado
com 4Vpp (ligar o offset do gerador) com freqncia de 1Hz. Aps isso efetue
um Clear, observe o comportamento do circuito e preencha a tabela abaixo.
Apostila_LD2.docx
Pgina 50 de 52
Q3
Q2
Q1
Q0
Q0
Q1
Q2
Preset
Vcc
J
Ck
K
Pr
FF0
Clr
J
Ck
Pr
FF1
Clr
J
Ck
Pr
FF2
Clr
Clock
Clear
Apostila_LD2.docx
Pgina 51 de 52
Q3
Q2
Q1
Q0
Apostila_LD2.docx
Pgina 52 de 52