5-4 temporizacin y control

La temporizacin de todos los registros de la computadora est controlada por un generador de

reloj maestro. Los pulsos de reloj se aplican a todos los flip-flops y registros del sistema,
incluyendo los de la unidad de control.
Existen dos tipos principales de organizaciones de control: control por cableado y control micro
programado.
En la organizacin por cableado la lgica de control se logra mediante compuertas flip-flops,
decodificadores y otros circuitos digitales. En la organizacin microprogramada, la informacin de
control esta almacenada en una memoria de control. La memoria de control est programada para
iniciar la secuencia de microoperaciones requerida.

Est formado por 2 decodificadores, un contador secuencial y cierta cantidad de compuertas

lgicas de control. Una instruccin leida de la memoria se coloca en el registro de la instruccin
presente (IR). El registro de la instruccin esta dividido en tres partes: el bit I, el cdigo de
operacin y los bits de 0 a 11. El cdigo de operacin en los bits del 12-14 se decodifica con un
decodificador 3x8.

Las 8 salidas de este decodificador se representan mediante smbolos D0 a D7. El numero decimal
en el subndice es equivalente al valor binario del cdigo de operacin correspondiente, el bit 15
de la instruccin se transfiere a un flip-flop representado por el smbolo I. los bits de 0 al 11 se
aplican en las compuertas lgicas de control. El contador secuencial de 4 bits puede contar en
binario del 0 al 15. Las salidas del contador se decodifican en 16 seales de temporizacin de T0 a
T15.
Despus se derivara la lgica interna de las compuertas de control, cuando se considere en detalle
el diseo de la computadora.
El contador secuencial SC puede incrementarse o limpiarse en forma sncrona. De vez en cuando el
contador se borra a 0, haciendo que la siguiente seal de temporizacin activa T0.

Muestra la relacin de tiempo de las seales de control. El contador secuencial SC responde a la

transicin positiva del reloj. La entrada CLR de CS esta activa. La primera transicin positiva del
reloj borra SC a 0, lo cual a su vez activa la seal de temporizacin T0 del decodificador. T0 est
activa durante un ciclo de reloj.
La transicin de reloj positiva T0 en el diagrama activara solamente aquellos registros cuyas
entradas de control estn conectadas a la seal de temporizacin T0. SC se incrementa con cada
transicin de reloj positiva, a menos que su entrada CLR este activa, esto produce las secuencias y
seales de temporizacin T0, T1, T2, T3, T4 y as sucesivamente, segn esta en el diagrama. Si SC
no se borra, las seales de temporizacin continuaran con T5, T6 hasta T15 y de regreso a T0.
Las ltimas tres rondas se muestran cmo se borra SC cuando D3T4 = 1. La salida D3 del
decodificador de operacin se activa al final de la seal de temporizacin T2. Cuando la seal de

temporizacin de T4 se activa, tambin lo hace la salida de la compuerta AND que implanta la

funcin de control D3T4. Esta seal se aplica a la entrada CLR de SC. En la siguiente transicin de
reloj positiva (la marcada con T4 en el diagrama) el contador se pasa a 0. Esto hace que se active
la seal de temporizacin T0 en lugar de T5, que podra activarse si SC se incrementara en lugar
de borrarse.
Es crucial entender la seal de temporizacin entre la transicin de reloj y las seales de
temporizacin. El enunciado de transferencia de registro

especifica una transferencia del contenido de PC a AR, si esta ctiva la seal de temporizacin T0.
T0 est activa durante todo un intervalo de ciclo de reloj.
El contenido de PC se coloca dentro del bus (con S2S1S0=010) y se habilita la entrada LD (cargar)
de AR. La transferencia real no ocurre hasta el final del ciclo de reloj, cuando el reloj llega a una
transicin positiva.
Esta misma transicin de reloj positiva incrementa el contador secuencial SC de 0000 a 0001. El
siguiente ciclo de reloj tiene a T1 activo y T0 inactivo.
5-5 Ciclo De Instruccin
Un programa residente en la unidad de memoria de la computadora est formado por una
secuencia de instrucciones. El programa se ejecuta en la computadora recorriendo un ciclo y cada
instruccin se divide en una secuencia de subciclos o fases. Cada ciclo de instruccin consiste en
las siguientes fases:
1.- buscar una instruccin de la memoria.
2.- decodificar la instruccin.
3.- leer la direccin efectiva de la memoria si la instruccin tiene una direccin indirecta.
4.-ejecutar la instruccin.
Cuando termina el paso 4, el control regresa al paso 1 para buscar, decodificar y ejecutar la
siguiente instruccin.
Este proceso continua en forma indefinida a menos que se encuentre una instruccin HALT (alto).
Bsqueda y decodificacin
El contador de programa PC est cargado con la direccin de la primera instruccin del programa.
El contador secuencial SC se borra a 0, proporcionando una seal de temporizacin codificada T0.

Despus de cada pulso de reloj, SC se incrementa en uno, para que las seales de temporizacin
recorran una secuencia T0, T1, T2 y as sucesivamente. Las microoperaciones para las fases de
bsqueda y decodificacin pueden especificarse mediante los siguientes enunciados de
transferencia de registro.

Como solo AR est conectada a las entradas de direccionamiento de memoria, es necesario

transferir la direccin del PC a AR durante la transicin de reloj asociada con la seal de
temporizacin T0. Se coloca la instruccin de leer de la memoria en el registro de instruccin
presente IR, con la transicin de reloj asociada a la seal de temporizacin T1. PC se incrementa
en uno a fin de preparar para la direccin de la siguiente instruccin en el programa. En el tiempo
T2, se decodifica el cdigo de operacin en IR, el bit indirecto se transfiere al flip-flop I y la parte
de la instruccin se transfiere a AR.

La figura 5-8 muestra cmo se implantan los primeros dos enunciados de trasferencia de registro
en el canal del sistema del bus. Con el fin de proporcionar la trayectoria de datos para la
trasferencia del PC a AR, se debe aplicar una seal de temporizacin T0 para obtener la siguiente
conexin:
1.- colocar el contenido del PC dentro del bus al hacer que las entradas de seleccin de bus S2S1S0
sean iguales a 010.
2.- Transferir el contenido del bus a AR al habilitar la entrada LD de AR.
La siguiente transicin de reloj inicia la transferencia de PC a AR porque T0= 1. Para cumplir el
segundo enunciado.

Es necesario usar la seal de temporizacin T1 con el fin de proporcionar las conexiones siguientes
en el canal del sistema de bus.
1.- habilitar la entrada de lectura de la memoria.
2.- colocar el contenido de la memoria dentro del bus al hacer S2S1S0=111.
3.- transferir el contenido del bus a IR al habilitar la entrada LD de IR.
4.- incrementar PC al habilitar la entrada INR de PC.
La siguiente transicin de reloj inicia las operaciones de leer e incrementar porque T1=1.

Duplica la parte del canal del sistema de bus y muestra cmo estn conectadas T0 y T1 a las
entradas de control de los registros, la memoria y las entradas de seleccin del bus.
Determinacin del tipo de instruccin
La seal de temporizacin que esta despus de la decodificacin es T3, durante el tiempo T3, la
unidad de control determina el tipo de instruccin que se acaba de leer de la memoria.

El diagrama de flujo presenta una configuracin inicial para el ciclo de instruccin y muestra como
el control determina el tipo de instruccin despus de la decodificacin. Los tres tipos de
instruccin disponibles de que se dispone en la computadora estn en la figura 5-5.
La salida del decodificador D7 es igual a 1 si el cdigo de operacin es igual a binario 111.
La microoperaciones para la condicin de direccionamiento indirecto se puede representar
mediante el enunciado de transferencia de registros

Al principio AR contiene la parte de direccin de la instruccin. La palabra en la direccin

proporcionada por AR se lee de la memoria y se coloca en el bus comn. Se habilita la entrada LD

de AR, para recibir la direccin indirecta que reside en los 12 bits menos significativos de la palabra
de memoria.
Los tres tipos de instrucciones se subdividen en 4 trayectorias separadas. La operacin
seleccionada se activa con la transicin de reloj asociada con la seal temporizacin T3. Puede
representarse como.

El contador secuencial SC debe incrementarse cuando D7T3 = 1, para que pueda continuarse la
ejecucin de la instruccin de referencia a memoria con la variable de temporizacin T4. Puede
ejecutarse una instruccin de referencia a registro de entrada-salida mediante el reloj asociado
con la seal de temporizacin T3. Se borra SC a 0 y el control regresa a la fase de bsqueda con
T0=1.
El contador secuencial SC se incrementa o se borra a 0 con cada transicin de reloj positiva.
Si SC se incrementa, no escribiremos el enunciado SCSC+1, pero estar implcito que el control
pasa a la siguiente seal de temporizacin en secuencia.
Cuando se va a borrar SC, incluiremos el enunciado SC0.
Instrucciones de referencia a registros.
El control reconoce las instrucciones de referencia a registros cuando D7= 1 e I=0. Estas
instrucciones utilizan los bits del 0 al 11 del cdigo de instruccin para especificar una de las 12
instrucciones. Estos 12 bits estn disponibles en IR (0-11).

Estas se ejecutan con la transicin de reloj asociada con la variable de temporizacin T3.
Cada funcin de control necesita la relacin booleana DIT3, la cual, por conveniencia,
representamos con el smbolo r. la funcin de control se distingue por unos de los bits en IR (0-11).
Al asignar el smbolo B, al bit i de IR , todas las funciones de control se pueden representar con
sencillez mediante rB1.

5-6 Instrucciones de referencia a memoria

La funcin de las instrucciones de referencia a memoria puede definirse en forma precisa
mediante la notacin de transferencia de registros.

Lista las 7 instrucciones de referencia a memoria. La salida decodificada Di para i= 0, 1, 2, 3, 4, 5 y

6 del decodificador de operacin que pertenece a cada instruccin se incluye en la tabla. La
direccin efectiva de la instruccin est en la tabla. La direccin efectiva de la instruccin est en
el registro de direccionamiento AR y se coloc ah durante la seal de temporizacin T2 cuando
I=0 o durante la seal,
T3 cuando I =1. La ejecucin de las instrucciones de referencia a memoria comienza con la seal de
temporizacin T4.
Ejecucin de la instruccin AND a AC
Esta es una instruccin que ejecuta la operacin lgica AND sobre pares de bits en AC y la palabra
de memoria especificada mediante la direccin efectiva.
Las microoperaciones que ejecuta esta instruccin son:

La funcin de control para esta instruccin utiliza el decodificador de operacin D0 porque la

salida del decodificador est activa cuando la instruccin tiene una operacin AND cuyo valor de
cdigo binario es 000. La transicin de reloj asociada con la seal de temporizacin T4 transfiere el
operando de la memoria dentro de DR. La transicin de reloj asociada con la siguiente seal de
temporizacin transfiere a AC el resultado de la operacin lgica AND entre el contenido de DR y
AC. La misma transicin de reloj pasa SC a 0, al transferir el controla la seal de temporizacin T0
para comenzar un nuevo ciclo de instruccin.
Ejecucin de la instruccin ADD a AC
Suma el contenido de la palabra de memoria especificada por la direccin efectiva al valor de AC.
La suma se transfiere dentro de AC y el acarreo de salida Csal se transfiere al flip-flop E. Las
microoperaciones para ejecutar la instruccin son:

Se usan las dos seales de temporizacin, T4 y T5, con el decodificador de operacin D1 en lugar
de D0, el cual se utiliz para la instruccin AND. Despus de que se busca la instruccin en la
memoria y se decodifica, solo estar activa una salida del decodificador de operacin y esa salida
determina la secuencia de microoperaciones que sigue el control durante la ejecucin de la
instruccin de referencia a memoria.
IDA: Cargar a AC

Transfiere la palabra de memoria especificada por la direccin efectiva a AC. Las microoperaciones
necesarias para ejecutar esta instruccin son:

Primero es necesario llevar la palabra de memoria a DR y despus transferir el contenido de DR a

AC.
STA: Almacenar AC
Almacena el contenido de AC en la palabra de memoria especificada por la direccin efectiva.
Como la salida de AC se aplica al bus y la entrada de datos de la memoria est conectada al bus,
podemos ejecutar esta instruccin con una micro operacin

BUN: brinco incondicional

Esta instruccin transfiere control del programa a la instruccin especificada por direccin
efectiva.
Pc contiene la instruccin de la direccin que se va a leer de la memoria en el siguiente ciclo de
instruccin. PC se incrementa en el tiempo T1 para prepararlo para la direccin de la siguiente
instruccin en la secuencia del programa. La instalacin BUN permite que el programador
especifique una instruccin fuera de secuencia y se dice que el programa se brinca de manera
incondicional.
Esta instruccin se ejecuta con una micro operacin:

La direccin efectiva de AR se transfiere por el bus comn al PC. Al establecer SC a 0 se transfiere

el control a T0. Despus se busca y se ejecuta la siguiente instruccin de la direccin de memoria
proporcionada por el nuevo valor en PC.
BSA: Brincar y guardar la direccin de retorno
Esta instruccin es til para brincar hacia una porcin del programa llamada procedimiento.
Cuando se ejecuta almacena la direccin de la siguiente instruccin en secuencia dentro de una
posicin de la memoria especificada por la direccin efectiva. La direccin efectiva ms uno se
transfiere despus a PC para servir como la direccin de la primera instruccin en el
procedimiento. Se especifica con la siguiente transferencia de registro:

Se considera que la instruccin BSA est en la memoria en la direccin 20. El bit I es 0 y la parte de
la direccin de la instruccin tiene el equivalente binario de 135. Despus de las fases de
bsqueda y decodificacin PC contiene 21, que es la direccin de la siguiente instruccin en el
programa (denominada direccin de retorno). AR contiene la direccin efectiva 135 en la figura a).
la instruccin BSA ejecuta la siguiente operacin numrica:

El resultado de esta operacin se muestra en la parte b). La direccin de retorno 21 se almacena

en la localidad de memoria 135 y el control continuo con el programa de subrutina que comienza
desde la direccin 136. El regreso al programa original (y la direccin 21) se consigue mediante
una instruccin BUN indirecta, colocada al final de la subrutina cuando se ejecuta esta instruccin
el control regresa a la fase indirecta para leer la direccin efectiva en la localidad 135, donde se
encuentra la direccin 21 que se guard antes. Cuando se ejecuta la instruccin BUN, la direccin
efectiva 21 se transfiere a PC.

El siguiente ciclo de la instruccin encuentra PC con el valor 21, por lo que el control sigue
ejecutando la instruccin en la direccin de retorno.
No es posible ejecutar la operacin de la instruccin BSA en un ciclo de reloj cuando se utiliza el
bus del sistema de la computadora bsica. Para usar en forma adecuada la memoria y el bus, la
instruccin BSA debe ejecutarse con una secuencia de dos microoperaciones.

La seal de temporizacin T4 inicia una operacin de escribir en memoria, coloca el contenido del
PC dentro del bus, y habilita la entrada INR de AR. La operacin de escribir en memoria se
completa y AR se incrementa cuando ocurre la siguiente transicin de reloj.
El bus utiliza en T5 para transferir el contenido de AR a PC.
ISZ: INCREMENTA Y BRINCA SI ES CERO
Incrementa la palabra especificada por la direccin efectiva y, si el valor incrementado es igual a 0,
pc se incrementa en 1. El programador por lo general almacena un numero negativo (en
complemento a 2) en la palabra de memoria. Cuando este valor negativo se incrementa una y otra
vez en 1, eventualmente alcanza el valor de cero. PC se incrementa en uno para saltar la siguiente
instruccin en el programa.
Como no es posible incrementar una palabra dentro de la memoria, es necesario leer la palabra
dentro de DR, incrementa DR y almacenar otra vez la palabra en la memoria. Esto se hace con la
siguiente secuencia de microoperaciones:

Diagrama de flujo de control

Muestra todas las microoperaciones, para la ejecucin de las siete instrucciones de referencia a
memoria. Las funciones de control se indican en la parte superior de cada bloque. Las
microoperaciones que se ejecutan durante los tiempos T4, T5 o T6 dependen del valor del cdigo
de la operacin. Esto se indica en el diagrama de flujo mediante 6 trayectorias diferentes, una de
las cuales toma el control despus de que se decodifica la instruccin. En cada caso, el contador
secuencial SC se borra a 0 con la ltima seal de temporizacin.
Esto provoca una transferencia de control a la seal de temporizacin T0 para que comience el
siguiente ciclo de instruccin.
5-7 Entrada-salida e interrupcin
Configuracin de entrada-salida
La terminal enva y recibe informacin serial. Cada entidad tiene 8 bits de un cdigo alfanumrico.
La informacin serial del teclado se cambi dentro del registro de entrada INPR. La informacin
serial para la impresora se almacena en el registro de salida OUTR. Estos dos registros comunican
en forma serial con una interfaz de comunicacin y con el AC en paralelo.

La interfaz que transmite recibe informacin serial del teclado y la transmite a INPR. La interfaz
que recibe acepta informacin de OUTR y la enva en forma serial a la impresora.
INPR consta de 8 bits y contiene informacin de entrada alfanumrica. La bandera de entrada de 1
bit FGI es un flip-flop de control. El bit de la bandera se activa en 1 cuando hay disponible
informacin nueva en el dispositivo de entrada y se desactiva a 0 cuando la computadora acepta
informacin. El proceso de transferencia de informacin es al principio, la bandera de entrada FGI
se desactiva a 0.
Cuando se oprime en el teclado, se ejecuta un corrimiento sobre un cdigo alfanumrico de 8 bits
dentro de INPR y la bandera de entrada FGI se inicia en 1.
Mientras la bandera este en 1 no puede cambiarse la informacin en INPR al oprimir otra tecla. La
computadora comprueba el bit de la bandera; si es 1, la informacin de INPR se transfiere en
paralelo dentro de AC y FGI se reinicia a 0.
Una vez que se desactiva la bandera puede introducirse informacin nueva dentro de INPR al
oprimir otra tecla.
El registro de salida OUTR funciona en forma similar pero la direccin del flujo de informacin
nueva dentro de INPR al oprimir otra tecla.
El registro de salida OUTR funciona en forma similar pero la direccin del flujo de informacin
esta invertida. Al principio la bandera de salida FGO se activa en 1. La computadora comprueba el
bit de la bandera; si es 1, la informacin de AC se transfiere en paralelo a OUTR y FGO se desactiva

a 0. El dispositivo de salida acepta la informacin codificada, imprime el carcter correspondiente,

y cuando se termina la operacin activa FGO en 1.
Instrucciones de entrada-salida
Tienen un cdigo de operacin 1111 que reconoce el control cuando D7=1 e I= 1. Los bits
restantes de la instruccin especifican la operacin particular.
Estas instrucciones se ejecutan con la transicin de reloj asociada con la seal de temporizacin
T3. Cada funcin de control necesita una relacin booleana D7IT3, que nosotros representamos
por conveniencia con el smbolo p. La funcin de control se diferencia por uno de los bits en IR (611). Al asignar el smbolo Bi al bit I de IR, todas las funciones de control pueden representarse
mediante pBi para i = 6022.
El controlador secuencial SC se borra a 0 cuando p = D7IT3 = 1.
INP transfiere la informacin de entrada de INPR los 8 bits de orden menor de AC y tambin
desactiva la bandera de entrada a 0. La instruccin OUT transfiere los 8 bits menos significativos
de AC al registro de salida de OUTR y desactiva la bandera de salida a 0.
Interrupcin del programa
Mientras que la computadora corre un programa no comprueba las banderas. Cuando se activa
una bandera, la computadora interrumpe momentneamente su procedimiento con el programa
actual y se informa que se ha activado una bandera. La computadora deja momentneamente lo
que est haciendo para ocuparse de la transferencia de entrada salida. Despus regresa al
programa actual a continuar os que estaba haciendo antes de la interrupcin.
El flip-flop de habilitacin de interrupcin IEN puede habilitarse o deshabilitarse con dos
instrucciones. Cuando IEN se borra a 0 (con la instruccin IOF), las banderas no pueden
interrumpir a la computadora cuando IEN se active en 1 (con la instruccin ION ), la computadora
puede ser interrumpida.

Se incluye un flip-flop de interrupcin R en la computadora cuando R = 0, la computadora ejecuta

un ciclo de instruccin. Durante la fase de ejecucin de la instruccin el control comprueba el
estado de IEN. Si es 0, indica que el programador no desea usar la interrupcin, por lo que el
control comprueba los bits de bandera si ambas banderas son 0, significa que tanto el registro de
entrada como el de salida no estn listos para una transferencia de informacin. En este caso el
control contina con el siguiente ciclo de instruccin. Si alguna bandera est en 1 mientras IEN =1
el flip-flop R se inicia en 1. Al final de la fase de ejecucin, el control comprueba el valor de R, y si
es igual a 1, va un ciclo de interrupcin en lugar de un ciclo de instruccin.
E l ciclo de interrupcin es una implementacin de hardware de una transferencia de programa y
salva la direccin de retorno de la siguiente instruccin. La direccin de retorno disponible en el PC
se almacena en una localidad especfica donde pueda encontrarse despus, cuando el programa
retorne a la instruccin en la cual fue interrumpido. Esta localidad puede ser un registro de
procesador, una pila de memoria, o una posicin de memoria especifica. Se escoge la localidad de
memoria en la direccin 0 como el lugar para almacenar la direccin de retorno. Despus el
control inserta la localidad 1 dentro del PC y deshabilita IEN y R para que no puedan ocurrir ms
interrupciones hasta que se haya atendido la solicitud de interrupcin de la bandera.

Ocurre una
interrupcin y R se inicia en 1 mientras el control est ejecutando la instruccin en la direccin
255. La direccin de retorno 256 est en PC. El programador ha colocado previamente un
programa de servicio entrada-salida en la memoria comenzando en la direccin.
1.- a) cuando el control alcanza la seal de temporizacin y encuentra que R=1, procede con el
ciclo de interrupcin. El contenido del PC (256) se almacena en la localidad de memoria 0, PC se
inicia en 1, y R se reinicia a 0. Al comienzo del siguiente ciclo de instruccin, la instruccin que se
lee de la memoria est en la direccin 1 porque este es el contenido de PC. La instruccin de
brinco en la direccin 1 hace que el programa se transfiera al programa de servicio de entradasalida en la direccin 1120. Este programa comprueba las banderas, determina cual bandera esta
en 1 y despus transfiere la informacin de entrada o salida. Se ejecuta la instruccin 10N para
activar IEN en 1, y el programa regresa a la posicin en la cual fue interrumpido.
b) la instruccin que regresa a la computadora al lugar original en el programa principal es una
instruccin de brinco indirecto, con una parte de direccin 0.
Ciclo de interrupcin
Se inicia despus de la ltima fase de ejecucin si el flip-flop R de interrupcin es =1. Este flip-flop
se activa en 1 si IEN =1 y si FGI o FGO son iguales a 1. La condicin para activar el flip-flop R en 1
puede expresarse:

El smbolo + entre FGI y FGO en la funcin de control representa una funcin OR lgica. A esto se
aplica la funcin AND con IEN y T0T1T2.

Aplicaremos la funcin AND con R a las tres seales de temporizacin para que las fases de
bsqueda y de decodificacin se reconozcan de las tres funciones de control RT0, RT1 y RT2. La
ranzn para hacer esto es que el tiempo en que se ejecuta la instruccin y SC se borra a 0, el
control recorre una fase de bsqueda solo si R=0.
Si R=1, el control recorrer un ciclo de instruccin.
El ciclo de interrupcin almacena la direccin de retorno (disponible en PC) dentro de la posicin
de memoria 0, modifica a la posicin de memoria 1, y desactiva IEN, R y SC a 0. Esto se hace:

Durante la primera seal de temporizacin se borra AR a 0, y el contenido de PC se transfiere al

registro temporal TR. Con la segunda seal de temporizacin, la direccin de retorno se almacena
en la memoria en la posicin PC a 1, desactiva IEN y R, y el control regresa a T0 a borrar SC a 0.
El inicio del siguiente ciclo de instruccin tiene la condicin RT0 y el contenido de PC es igual a 1.
Despus el control recorre un ciclo de instruccin que busca y ejecuta la instruccin BUN en la
localidad 1.
5-8 Descripcin completa en una computadora
El flip-flop de interrupcin R puede iniciarse en cualquier momento durante las fases indirectas o
de ejecucin. El control regresa a la seal de temporizacin T0 despus de que SC se borra a 0. Si
R=1, la computadora ejecuta un ciclo de interrupcin. Si R =0, la computadora ejecuta un ciclo de
instruccin. Si la instruccin es de referencia a memoria, la computadora comprueba primero si
existe una direccin indirecta y despus continua ejecutando la instruccin decodificada de
acuerdo a la tabla de flujo de la figura 511.
Si la instruccin es de referencia a registro se ejecuta con una de las microoperaciones listadas en
la tabla 5-3. Si es una instruccin de entrada-salida, se ejecuta con una de las microoperaciones
listadas en la tabla 5-5.