b) Manejo de TTL por CMOS

5. Qu hacer con las entradas y las salidas que no se usan

INTERFACES ENTRE CI TTL Y CMOS

Ya que los requerimientos para estas dos familias son bastante diferentes, requieren
para su interconexin la utilizacin de interfaces. A continuacin hay algunos ejemplos
de interfaces cuando los dispositivos trabajan con una misma fuente de voltaje y
cuando trabajan con voltajes distintos. (grficos de interfaces).

Figura 2: Interfaz estndar TTL a CMOS utilizando un resistor de "pull up"

Figura 3: Interfaz Schottky TTL de baja potencia a CMOS utilizando un resistor de "pull
up"

Figura 4: Interfaz CMOS a TTL Schottky de baja potencia

Figura 5: Interfaz CMOS a TTL estndar utilizando un buffer de CI CMOS

Figura 6: Interfaz TTL y CMOS usando un buffer de CI CMOS

Figura 7: Interfaz TTL a CMOS utilizando un transistor

Figura 8: Interfaz TTL a CMOS utilizando un buffer TTL de colector abierto

Figura 9: Interfaz CMOS a TTL utilizando un buffer de CI CMOS

Cuando las salidas de los CIs se conectan a dispositivos distintos a puertas lgicas
como por ejemplo a LED's indicadores, se pueden utilizar las interfaces siguientes:

Figura 10: Interface CMOS a LED para voltaje de 5V. El led luce cuando hay salida
ALTA

Figura 11: Interface CMOS a LED para voltaje de 5V. El led luce cuuando hay una
selida BAJA

Figura 12: Interfaz CMOS a LED para un rango de tensin de 10 a 15V. El led luce

cuando hay una salida ALTA

Figura 13: Interfaz CMOS a LED para un rango de tensin de 10 a 15V. El led luce
cuando hay una salida BAJA

Figura 14: Interfaz buffer-inversor CMOS a LED para rango de tensin de 5V a 15V.

Figura 15: Interfaz buffer-no inversor CMOS a LED para un rango de tensin de 5V a
15V

Figura 16: Interfaz TTL a LED el cual luce cuando la salida es ALTA

Figura 17: Interfaz TTL a LED el cual luce cuando la salida es BAJA

Figura 18: Interface TTL a LED con indicadores de salida ALTA y BAJA

Figura 19: Interface TTL a LED utilizando un transistor

Generalmente, para introducir informacin a un circuito digital se utilizan los
conmutadores o teclados. A continuacin veremos los ejemplos clsicos de interfaces
con conmutadores.

Figura 20: Interfaz de conmutador activo en BAJA

Figura 21: Interfaz de conmutador activo en ALTA

Figura 22: Circuito eliminador de rebote utilizando una compuerta NAND 74HC00
CMOS

Figura 23: Circuito eliminador de rebote utilizando una compuerta 7403 TTL con
colector abierto
Cuando un circuito digital debe activar dispositivos de salida (las cuales generalmente
manejan una tensin mayor), se requiere el uso de las siguientes interfaces:

Figura 24: Interfaz con dispositivos de salida con inversor TTL o CMOS

Los transistores de la tecnologa MOS (Metal Oxide Semiconductors) son transistores de

efecto de campo a los que llamamos MOSFET, la gran mayora de los circuitos integrados
digitales MOS se fabrican solamente con este tipo de transistores.
El MOSFET tiene varias ventajas: es muy simple, poco costoso, pequeo y consume muy
poca energa. Los dispositivos MOS ocupan mucho menos espacio en un CI que los BJT, un

MOSFET requiere de 1 mlesimo cuadrado del area del CI mientras que un BJT ocupa 50
mlesimos del area del CI. Esta ventaja provoca que los circuitos integrados MOS estn
superando por mucho a los bipolares en lo que respecta a la integracin a gran escala (LSI,
VLSI). Todo esto significa que los CI MOS pueden tener un nmero mucho mayor de
elementos en un solo subestrato que los circuitos integrados bipolares.
La velocidad de este tipo de tecnologa es relativamente lenta cuando se compara con los
BJT, esto se puede considerar como una de sus principales desventajas.
Los CI digitales MOS utilizan exclusivamente MOSFET de incremento, adems nos interesa
utilizarlos solamente como interruptores al igual que se usan los BJT en la familia TTL.
En los MOSFET canal N, el voltaje de la compuerta a la fuente VGS es el voltaje que
determina si el dispositivo esta en ENCENDIDO o en APAGADO. Cuando VGS = 0 V, la
resistencia del canal es muy alta de 1010 , o sea, que no existe un canal conductor entre la
fuente y el drenaje ya que para propsitos prcticos esto es un circuito abierto. Mientra VGS
sea cero o negativo el dispositivo permanecer apagado. Cuando VGS se hace positivo, en
particular un valor mayor al voltaje de umbral (VT) que por lo general es de 1.5 V, el MOSFET
conduce. En este caso el dispositivo esta encendido y la resistencia del canal entre la fuente y
el drenaje es de 1 k. El MOSFET canal P opera exactamente igual excepto que emplea
voltajes de polaridad opuesta. Para encender los P-MOSFET, debe aplicarse un voltaje VGS
negativo que exceda VT.
Los circuitos integrados P-MOS y N-MOS tiene una mayor densidad de integracin por lo que
son ms econmicos que los CMOS. Los N-MOS son ms comunmente utilizados que los PMOS, ya que son dos veces ms rpidos y tienen cerca de dos veces la densidad de
integracin de los P-MOS.
En las siguientes figuras se muestran un inversor N-MOS, una NAND N-MOS y una NOR NMOS.
En el circuito del inversor tenemos que Q1 siempre esta en el estado de encendido y actua
como una resistencia de carga RENC = 100 k. El transistor Q2 cambiara a apagado o
encendido en respuesta al voltaje de entrada VEN.
Con VEN = 0 V, Q2 esta apagado con VEN = 5 V. Q2 esta encendido y el voltaje de salida
esta en su nivel BAJO.
En la compuerta NAND Q1 actua como una resistencia de carga, mientras que Q2 y Q3 son
los interruptores controlados por las entradas A y B. Si A o B esta en su nivel BAJO (0V), el
transistor esta apagado y X esta en su nivel ALTO (+5 V). Cuando A y B estan en 1 lgico, Q2
y Q3 estan encendidos de modo que X esta en un 0 lgico.
La compuerta NOR utiliza Q2 y Q3 como interruptores paralelos con Q1. Cuando A o B esta
en 1 lgico, el MOSFET correspondiente esta encendido, lo que provoca en la salida un nivel
BAJO. Slo cuando ambas entradas estan en 0 V, Q2 y Q3 estan apagados y la salida es
ALTA.
CARACTERSTICAS DE LOS CIRCUITOS MOS
Velocidad de Operacin 50 ns.
Margen de Ruido 1.5 V

Factor de Carga 50
Consumo de Potencia 0.1 mW
Como podemos ver los circuitos MOS tiene algunos aspectos mejores y otros peores en
comparacin con los TTL o los ECL. El tiempo de retardo tan alto se debe a la alta resistencia
de entrada que tienen estos dispositivos y a la capacitancia de entrada razonablemente alta.
Los MOS consumen muy pequeas cantidades de potencia por lo que son ampliamente
utilizados para el LSI y el VLSI, donde se guardan grandes cantidades de compuertas en un
solo encapsulado sin ocasionar sobrecalentamiento. Otro aspecto favorable es que los MOS
son muy simples de fabricar, no requiere de otros elementos como resistencias o diodos. Esta
caracterstica y su bajo consumo de potencia son la causa de su gran auge en el campo
digital.
La familia lgico MOS tiene una caracterstica que no se haba tomado en cuenta en las
familias anteriormente estudiadas, la sensibilidad esttica. Esto es, que los dispositivos MOS
son sensibles a dao por electricidad esttica. Al grado de que las mismas cargas
almacenadas en el cuerpo humano pueden daarlos. La descarga electrosttica provoca
grandes perdidas de estos dispositivos y circuitos electrnicos por lo que se deben tomar
medidas especiales como: conectar todos los intrumentos a tierra fsica, conctarse a s mismo
a tierra fsica, mantener los CI en una esponja conductora o en papel aluminio; todo esto para
evitar cargas electrostticas que puedan daar los dispositivos MOS.
CIRCUITOS LOGICOS MOS COMPLEMENTARIOS
La familia CMOS utiliza MOSFET de canales P y N en el mismo circuito para obtener una
mayor velocidad de operacin y un menor consumo de potencia. El problema de los CMOS es
la elevada complejidad del proceso de fabricacin y su pequea densidad de integracin..
Sin embargo, la lgica CMOS tiene una mayor densidad de integracin y el proceso de
fabricacin es ms simple que la familia TTL.
En las figuras se representan los P-MOSFET y los N-MOSFET con unos bloques marcados
con P y N respectivamente. El inversor CMOS tiene dos MOSFET en serie de modo que el
dispositivo con canal P esta conectado a +VDD y el de canal N esta conectado a tierra.
Cuando tenemos VENT = +VDD la compuerta de Q1 esta en 0V, esto quiere decir que Q1
esta apagado. La compuerta Q2 estar en +VDD, de esta manera Q2 esta encendido. En el
caso donde VENT = 0 V, Q1 esta encendido y Q2 apagado produciendo un voltaje de salida
de aproximadamente + VDD.
La compuerta NAND esta formada por la adicin de un P-MOSFET en paralelo con un NMOSFET en serie al inverosr bsico. Puede observarse entonces, que la nica vez que una
salida BAJA ocurrir es cuando las entradas sean ambas ALTAS para encender los MOSFET
de canal N.
Para una compuerta NOR CMOS necesitamos agregar un P-MOSFET en serie y un NMOSFET en paralelo al inversor bsico. Cuando tenemos un 0 lgico en cualquier entrada
enciende P-MOSFET y apaga N-MOSFET, y viceversa para una entrada ALTA.