Académique Documents
Professionnel Documents
Culture Documents
Jri
Presidente:
Orientador:
Co-Orientador:
Vogais:
Outubro 2011
ii
minha famlia
iii
iv
Agradecimentos
Ao Prof. Fernando Silva e ao Prof. Victor Pires por toda a disponibilidade, conhecimentos
transmitidos com exemplos prticos, orientaes e sugestes no decorrer da dissertao. Um muito
obrigado a ambos.
Aos meus pais, irmo e avs por todo apoio, carinho e compreenso ao longo destes anos de
estudante; pelas oportunidades e condies dadas; por acreditarem em mim.
minha namorada, Ins Martins, pelo apoio incondicional desde o primeiro dia, pela
motivao, carinho, compreenso e pacincia durante o desenvolvimento desta dissertao.
Aos meus grandes amigos, Abel Camelo e Priy Dessai que me acompanharam sempre
durante todos estes anos, em todos os momentos, com muita amizade e carinho. A ambos, um muito
obrigado.
Ao meu amigo e colega, Guilherme Caxaria, expresso-lhe o profundo agradecimento pelas
longas horas despendidas a meu lado na reviso da dissertao; por toda amizade demonstrada ao
longo destes anos de curso, e por todo o companheirismo a nvel pessoal e profissional.
Ao colega Nuno Pinheiro, pela ajuda fundamental no estudo e compreenso da cadeira de
Sistemas Electromecnicos.
A todos os meus amigos, colegas da SCDEEC e Siemens, que me apoiaram.
vi
Resumo
vii
viii
Abstract
This work focuses on the analysis of a newly proposed hybrid multilevel inverter which resorts
to the use of a single DC source. Its scope of application is mainly in the field of energy quality. This
work is supported by simulation results, which represent a multitude of working conditions, obtained
through the use of the Simulink tool, from MatLab software. From the whole approach resulted a
converter that consists of a hybrid multilevel inverter that, as previously mentioned, uses a single DC
source. This converter is composed of a three-phase inverter and three single-phase inverters, being
that the first one is powered by the DC source, and the following ones are powered through the use of
capacitors. This type of structure is an evolution of an already existing configuration regarding
multilevel converters. Seeing that both the power sources have distinct voltage levels, this converter
may be considered as an asymmetric hybrid multilevel converter.
The capacitors, which are used in the single-phase inverters, allow for the adding of extra
redundancy levels, which, in turn, are critical to adequately balance their voltage. In order to keep a
non-varying voltage level throughout the whole operation process, a voltage balancing method will be
proposed.
A current controller will also be proposed, which can be analysed in two separate ways,
namely d component and q component. The objective of this controller is to regulate the three-phase
inverters modulation index and to control the values of the inductance coefficients from the singlephase inverters, thus allowing for correct functioning (i.e. within a set of predefined ranges) of the
converter.
The applicability of the obtained converter is extendible to a diversity of specific levels in what
comes to electrical power, especially regarding renewable power generation. In an optimization
scenario, the acquired data allows for an increase of the electronics complexity (e.g. openness to an
increase in the amount of voltage levels), thus allowing for noise and/or harmonic phenomena
reduction.
Keywords: Hybrid multilevel inverter, single DC source, sliding mode controller, power converter.
ix
ndice
Agradecimentos ..................................................................................................................... v
Resumo ................................................................................................................................ vii
Abstract ................................................................................................................................. ix
ndice .................................................................................................................................... xi
Lista de Figuras ................................................................................................................... xiii
Lista de Tabelas ................................................................................................................... xv
Lista de Smbolos ............................................................................................................... xvii
Lista de Acrnimos .............................................................................................................. xxi
1.
2.
Introduo ...................................................................................................................... 1
1.1.
Motivao ................................................................................................................ 1
1.2.
Objectivos ............................................................................................................... 2
1.3.
2.2.
2.2.1.
2.2.2.
2.2.3.
2.3.
3.
2.3.1.
2.3.2.
Introduo ..............................................................................................................16
3.2.
3.2.1.
3.2.2.
3.3.
4.
5.
3.4.
3.5.
3.5.1.
Introduo...........................................................................................................32
3.5.2.
3.5.3.
3.5.4.
4.2.
Concluses ...................................................................................................................57
5.1.
Concluses ............................................................................................................57
5.2.
Bibliografia ...........................................................................................................................61
Anexo A ...............................................................................................................................63
xii
Lista de Figuras
Figura 2.1 Brao de um inversor monofsico com (a) dois nveis, (b) trs nveis e (c) n
nveis de tenso. Fonte: [1] ................................................................................................... 4
Figura 2.2 Forma da onda de tenso composta de um conversor com onze nveis de
tenso. Fonte: Adaptado de [2] ............................................................................................ 7
Figura 2.3 Brao de um conversor de dodos ligados ao ponto neutro, com trs nveis de
tenso. Fonte: [3] ................................................................................................................. 8
Figura 2.4 Brao de um conversor de condensador flutuante. Fonte: Adaptado de [3] ...... 9
Figura 2.5 Brao de uma associao srie de conversores em ponte. Fonte: [3] ..............11
Figura 2.6 Classificao dos mtodos de modulao na converso multinvel. Fonte: [1] .13
Figura 2.7 Formas de onda de modulao SPWM com trs nveis. Fonte: [3] ...................14
Figura 2.8 Representao dos vectores de tenso do inversor trifsico no plano . Fonte:
[4] .........................................................................................................................................15
Figura 3.1 Estrutura do conversor multinvel proposto. Fonte: [5] ......................................17
Figura 3.2 Inversor Trifsico em ponte completa com seis interruptores. ..........................19
Figura 3.3 Modulao PWM de trs nveis, onda portadora (triangular) e trs modulantes
sinusoidais. ..........................................................................................................................20
Figura 3.4 Estados possveis dos semicondutores no inversor trifsico. Fonte: [4] ............21
Figura 3.5 Inversor monofsico em ponte completa ..........................................................22
Figura 3.6 Modulao PWM de trs nveis. Fonte: [4] .......................................................23
Figura 3.7 Impulsos de comando dos semicondutores para uma modulao PWM de trs
nveis. Fonte: Adaptado do ficheiro de ajuda (Help) das Pontes Universais do
Simulink/Matlab ....................................................................................................................25
Figura 3.8 Forma de onda da tenso de sada de um brao do conversor multinvel hbrido
com 7 nveis Fonte: Adaptado de [8] ...................................................................................28
Figura 3.9 Tenses e Correntes de sada dos inversores monofsicos para cada fase.....30
Figura 3.10 - Diagrama de blocos da simulao de um dos inversores monofsicos, fase A
.............................................................................................................................................31
Figura 3.11 Diagrama simplificativo do controlador de corrente. .......................................33
Figura 3.12 - Esquema Equivalente do Conversor e sua carga. Fonte: Adaptado de [6] ......35
Figura 3.13 Diagrama de blocos do sistema em cadeia aberta. Fonte: [7].........................36
Figura 3.14 Diagrama de blocos do sistema em cadeia fechada. Fonte: [7] ......................36
Figura 3.15 Diagrama de blocos simplificado. Fonte: [7] ...................................................37
Figura 3.16 - Diagrama de blocos do regulador de tenso dos condensadores e controlo da
componente q da corrente ....................................................................................................39
xiii
Figura 3.17 Diagrama de blocos do controlo da corrente iq em cadeia fechada. Fonte: [5] 42
Figura 4.1 Tenso e Corrente na fase a do conversor; tenso obtida sada do inversor
trifsico e inversor monofsico; tenso aos terminais de um condensador na fase a. ..........46
Figura 4.2 - Tenses do inversor trifsico, inversor monofsico e do conversor multinvel
hbrido numa das fases do conversor ...................................................................................47
Figura 4.3 Tenses e correntes do conversor multinvel hbrido separadas por fase. ........48
Figura 4.4- Tenses e Correntes das trs fases do conversor multinvel hbrido obtidos para
uma amostra de 10 ms ........................................................................................................48
Figura 4.5 Tenso e Corrente de sada do conversor multinvel hbrido; tenso aos
terminais dos condensadores e erros observados nos controladores...................................49
Figura 4.6 Tenses e Correntes de sada do conversor multinvel hbrido, numa situao
com perturbaes nos valores de referncia das componentes de corrente. .......................50
Figura 4.7 - Efeito das perturbaes no comportamento das tenses e correntes de sada do
conversor multinvel hbrido. .................................................................................................51
Figura 4.8 Tenso e Corrente de sada do conversor multinvel hbrido; tenso aos
terminais dos condensadores e erros nos controladores de corrente, com Tpq=0.04s ..........52
Figura 4.9 - Tenso e Corrente de sada do conversor multinvel hbrido; tenso aos
terminais dos condensadores e erros nos controladores de corrente, com Tpq=0.08ms .......53
Figura 4.10 Saturao nos controladores do ndice de modulao; coeficiente de induo
dos conversores monofsicos. com Tpq=0.04s .....................................................................54
Figura 4.11 - Saturao nos controladores do ndice de modulao; coeficiente de induo
dos conversores monofsicos, com Tpq=0.08s. ....................................................................54
Figura 4.12 Carga dos condensadores dos inversores monofsicos e tenses; correntes
de sada do conversor. .........................................................................................................55
Figura 4.13 Anlise de uma fase do conversor, durante o processo de carga do
condensador respeitante a essa mesma fase. .....................................................................56
xiv
Lista de Tabelas
Tabela 2-1 Combinaes de estados dos interruptores para um conversor NPC de trs
nveis..................................................................................................................................... 8
Tabela 2-2 Combinaes de estados dos interruptores para um conversor de condensador
flutuante. ..............................................................................................................................10
Tabela 2-3 Combinaes possveis de estado de interruptores num conversor em ponte. 12
Tabela 3-1 Parmetros de configurao do Simulink para pontes trifsicas e monofsicas.
.............................................................................................................................................18
Tabela 3-2 Vectores representativos dos interruptores/semicondutores para cada inversor
trifsico e para um m (m=2,3,4) inversor monofsico ...........................................................18
Tabela 3-3 Vectores possveis para cada estado de funcionamento do inversor, sequncia
de semicondutores e respectivos nveis de tenso em cada fase composta. .......................21
Tabela 3-4 Estados possveis dos interruptores do inversores monofsicos (m=4) e
respectiva tenso de sada, da Figura 3.5 ............................................................................22
Tabela 3-5 Tenso de sada do inversor trifsico, monofsico e do conversor multinvel
hbrido. .................................................................................................................................24
Tabela 3-6 Estados de funcionamento do conversor com respectiva sada trifsica e
monofsica por fase. ............................................................................................................27
Tabela 3-7 Valores limite dos comparadores de histerese para controlo dos
semicondutores nos inversores monofsicos. ......................................................................30
Tabela 4-1 Parmetros gerais do conversor, do conversor trifsico e monofsico. ...........44
Tabela 4-2 Parmetros do controlador de corrente para cada componente da mesma. ....44
Tabela 4-3 Constantes de tempo e ganhos dos controladores para ponto de operao
normal do conversor multinvel hbrido. ................................................................................45
xv
xvi
Lista de Smbolos
xvii
xviii
xix
xx
Lista de Acrnimos
xxi
xxii
1. Introduo
1.1. Motivao
Um dos principais problemas associados ao desenvolvimento e modernizao da sociedade
actual prende-se com o aumento do consumo de recursos e energia elctrica. Este aumento de
consumo tem consequncias directas na vida das populaes, nomeadamente a nvel ambiental e a
nvel econmico, sendo que a procura de fontes alternativas de energia e/ou do aumento da
eficincia das actualmente existentes. Neste contexto surge uma nova problemtica, nomeadamente
aquela referente qualidade da energia elctrica, como forma de melhorar a produo, transporte e
distribuio de energia, atravs da reduo/eliminao de fenmenos associados a perturbaes e
interrupes nas redes elctricas.
medida que, cada vez mais, se providencia o acesso das populaes a servios de distribuio
de energia, verifica-se um aumento do nmero de equipamentos elctricos ligados s redes. Este
aumento traduziu-se tambm num incremento da quantidade de perturbaes e interrupes na rede
elctrica, com consequncias directas para os consumidores, quer de cariz residencial, quer
comercial/industrial. Deste modo, dos referidos fenmenos resultam tambm pesadas consequncias
a nvel econmico, nomeadamente aquelas associadas danificao de equipamentos e interrupo
de processos fabris.
Actualmente, com a introduo de equipamentos baseados em microcontroladores e electrnica,
verificou-se tambm um aumento da sensibilidade destes face s referidas perturbaes. Outros
equipamentos com sistemas de comutao electrnica levam injeco de harmnicas e outros
fenmenos semelhantes nas redes elctricas. Todos os referidos fenmenos resultaram em que
governos e entidades reguladoras, um pouco por todo o mundo, procurassem e discutissem novos
mtodos, critrios e parmetros como forma de melhorar a qualidade da energia elctrica. Neste
contexto, e associado ao desenvolvimento tecnolgico, verificou-se o aparecimento de novos
equipamentos de maior fiabilidade, com desempenhos e rendimentos elevados, cumprindo elevados
padres de qualidade e reduzindo os fenmenos de perturbao a estes associados. Muitos destes
equipamentos e sistemas recorrem a conversores de electrnica de energia, baseados na comutao
de semicondutores de potncia e fontes de tenso independentes, sendo possvel controlar e regular
as grandezas elctricas associadas ao seu funcionamento.
A evoluo dos equipamentos associados converso multinvel traduziu-se, nos ltimos anos
em novos conceitos de converso para alta potncia, alta tenso, novos sistemas de controlo e
comando e incluso de novos semicondutores. Estes novos conversores apresentam rendimentos
relativamente elevados desempenhos face aos sistemas que alimentam. Os semicondutores so
controlados por diversas tcnicas de modulao com recurso a frequncias, da ordem de kHz,
reduzindo o efeito das harmnicas sada do conversor e outras perturbaes na rede. As
consequncias do uso de frequncias elevadas reflectem-se na diminuio do rendimento do
1.2. Objectivos
O objectivo desta dissertao consiste no estudo, comando, controlo e simulao de um
conversor multinvel para aplicao ao nvel do melhoramento da qualidade de energia elctrica.
O conversor, em funcionamento inversor, usa uma fonte de tenso contnua, um inversor
trifsico e 3 inversores monofsicos com condensadores no barramento DC. Esta topologia
relativamente pouco conhecida no mbito da converso multinvel de energia elctrica e levanta
problemas interessantes. Devido ao facto de ser necessrio manter constantes os valores das
tenses aos terminais dos condensadores, tem-se como objectivo estudar uma soluo para o
equilbrio destas, de forma a que os referidos condensadores possam ser utilizados como uma fonte
de tenso adicional, melhorando o desempenho global do conversor.
Para cumprir os requisitos e para manter parmetros de qualidade de energia elctrica,
objectiva-se projectar um controlador de corrente que, atravs de uma transformao de
coordenadas, analisar as componentes directa e em quadratura das correntes trifsicas de sada do
conversor. De acordo com os valores obtidos e com os seus valores de referncia, o controlador
permitir a obteno do ndice de modulao para o inversor trifsico e o comando para os inversores
monofsicos.
Por ltimo pretende-se apresentar os resultados referentes s simulaes computacionais
efectuadas, com recurso ao software MATLAB/Simulink, onde foram usados alguns modelos de
elementos elctricos e de electrnica de potncia. Deste modo possvel aproveitar determinadas
potencialidades para simulao do comando e controlo de conversores electrnicos e respectivos
elementos.
2. Converso Multinvel
Figura 2.1 Brao de um inversor monofsico com (a) dois nveis, (b) trs nveis e (c) n nveis de tenso.
Fonte: [1]
De seguida apresentam-se algumas das vantagens deste tipo de conversores sobre outros, ditos
convencionais, de dois nveis, que recorrem a tcnicas de modulao semelhantes para comutao
dos semicondutores [1-2]:
Tenses de modo comum (CM) mais pequenas e anuladas aquando do uso de mtodos
sofisticados de modulao.
(2.1)
O comando dos semicondutores feito de modo que as transies entre nveis sejam
efectuadas para nveis adjacentes, eliminando problemas de simultaneidade nos comandos.
Dados os elevados valores de tenso e potncia, os semicondutores mais usuais nestes
conversores so, para alm de dodos, tirstores de corte comandado (GTO) ou transstores bipolares
de porta isolada (IGBT). O IGBT tem a vantagem de possuir maior facilidade de comando em relao
ao GTO, bem como a possibilidade de operao com elevadas frequncias de comutao. Cada
interruptor do conversor pode ser constitudo por um transstor bipolar de porta isolada (IGBT) e por
um dodo em anti-paralelo. Em relao aos valores de tenso e corrente, o IGBT suporta at 3,6kV e
1kA, enquanto que o GTO opera at 6kV e 3kA. Todos os semicondutores so dimensionados para a
mxima corrente exigida pela carga.
No ponto neutro (ou ponto mdio dos condensadores) encontram-se ligados dois dodos que
atravs da conduo de determinados interruptores permitem obter o nvel de tenso de sada igual a
Udc/2. A obteno deste nvel conseguida devido ao facto dos dodos ligados no ponto mdio dos
condensadores actuarem como um divisor de tenso capacitivo, podendo ser vistos como dodos de
roda livre, permitindo a livre circulao da corrente e ligando ao potencial neutro dos condensadores.
Os semicondutores em srie permitem que o conversor seja capaz de suportar tenses mais
elevadas e idealmente a tenso total deve ser repartida por esses mesmos semicondutores.
A tenso mxima aplicada aos semicondutores de cada interruptor igual a Udc/2.e limitada
pelos condensadores e dodos usados.
Como possvel verificar, este conversor requer um nmero elevado de dodos por brao para
que possa bloquear apenas tenses semelhantes s encontradas nos semicondutores. Esta
caracterstica do conversor implica um aumento quadrtico no nmero de dodos com os nveis de
tenso.
Figura 2.2 Forma da onda de tenso composta de um conversor com onze nveis de tenso.
Fonte: Adaptado de [2]
Figura 2.3 Brao de um conversor de dodos ligados ao ponto neutro, com trs nveis de tenso.
Fonte: [3]
Para o conversor de trs nveis de tenso, temos uma tenso alimentao Udc sendo que, na
sada, se obtm uma tenso que pode tomar trs valores Um=[0, Udc/2, Udc]. Os quatros interruptores,
S1, S3, S2 e S4 comandaro o circuito de modo a obter os nveis de tenso desejados. Os
interruptores S1 e S2 tm os interruptores S3 e S4 como complementares, sendo que, deste modo,
quando um par de semicondutores se encontra em conduo, o outro estar ao corte, evitando assim
a ocorrncia de um curto-circuito do brao do conversor. Assim, quando S1 se encontra em
conduo, S3 est ao corte e o mesmo acontecer para S2 e S4.
Colocando em conduo S1 e S2 ou S3 e S4 obter-se- a tenso de sada Udc ou 0
respectivamente, sendo que, aquando da colocao conduo dos semicondutores S2 e S3 com os
dodos D1 e D2 se obter o nvel intermdio de tenso Udc/2.
Na tabela seguinte apresentam-se as combinaes possveis e nveis de tenso para um
conversor trs nveis:
Tabela 2-1 Combinaes de estados dos interruptores para um conversor NPC de trs nveis.
Tenso Sada
U1
Udc
Udc/2
0
Algumas das aplicaes desta topologia surgem em conversores para compensao de energia
reactiva, accionamentos de velocidades varivel e aplicaes de alta tenso, como transmisso DC.
Desvantagens:
Com o aumento do nmero de nveis, aumenta o nmero de dodos ligado ao ponto neutro.
Em cada brao do conversor, semelhana da topologia NPC, pode ser usado um dos n nveis
de tenso e, devido s redundncias, este conversor apresenta uma maior flexibilidade na sntese
dos nveis de tenso. Nesta topologia os semicondutores tambm tm pares complementares; neste
caso S1 e S4, e S2 e S3.
apresentada em seguida a explicao do funcionamento de um conversor com trs nveis de
tenso, como representado na fig. 2.4.
Os nveis possveis de tenso so Um=[-Udc/2, 0 , Udc/2]. Para o nvel de tenso Udc/2, S3 e S4
tm que estar em conduo, ou estado igual a 1. Para o nvel 0 necessrio ter um dos pares de
semicondutores em conduo, S1 e S3 ou S2 e S4 e, por ltimo, para o nvel Udc/2 necessria a
conduo de S1 e S2. O condensador flutuante C1 carregado quando S1 e S3 esto em conduo
e descarregado quando S2 e S4 esto em conduo. O equilbrio de tenso deste condensador deve
ser efectuado no nvel de tenso 0, pois existem combinaes redundantes para obteno desse
mesmo nvel, sendo que, deste modo, uma dessas combinaes ir carregar ou descarregar esse
mesmo condensador. Este facto pe em evidncia a flexibilidade deste conversor na sntese da
tenso de sada.
Na tabela 2.2 possvel observar as combinaes possveis dos estados dos interruptores para
um conversor com trs nveis de tenso de sada.
Tabela 2-2 Combinaes de estados dos interruptores para um conversor de condensador flutuante.
Tenso Sada
U1
Udc/2
0
-Udc/2
10
Desvantagens:
Controlo complexo para nveis de tenso para todos os condensadores, assim como para
carreg-los de incio.
Figura 2.5 Brao de uma associao srie de conversores em ponte. Fonte: [3]
Como possvel verificar, esta topologia dispensa o uso extra de dodos ou condensadores
flutuantes, no sendo necessrio o equilbrio de tenses capacitivas e exigindo um menor nmero de
11
Tenso Sada
U12
Udc/2
0
0
-Udc/2
Neste tipo de topologia o rendimento pode ser mais elevado, devido s baixas perdas por
comutao, obtidas custa de comutaes suaves nos semicondutores.
Em concluso, resumem-se as vantagens e desvantagens desta topologia:
Vantagens:
Desvantagens:
Posto isto, o conversor multinvel hbrido em estudo ser uma evoluo da topologia
anteriormente apresentada. Esta evoluo caracterizada pelo uso de apenas uma fonte de tenso
contnua, ao invs de uma fonte por cada clula multinvel. As fontes adicionais sero substitudas
por condensadores, que permitem manter o mesmo nmero de nveis de tenso de sada.
12
Controlo de vectores
espaciais
Modulao
frequncia
fundamental
Eliminao selectiva
de harmnicas
Modulao Multinvel
Modulao
sinusoidal de largura
de impulso
Modulao a
frequncias elevadas
Modulao por
vectores espaciais
Figura 2.6 Classificao dos mtodos de modulao na converso multinvel. Fonte: [1]
13
Figura 2.7 Formas de onda de modulao SPWM com trs nveis. Fonte: [3]
(2.2)
{
A SPWM gera uma varivel de comutao k que descreve o estado dos interruptores num
brao do conversor. Para evitar a ocorrncia de curto-circuitos nos braos do conversor, os
interruptores em cada brao so complementares um do outro, ou seja, quando um semicondutor
est em conduo, o complementar est ao corte. Esta varivel (k) controlar quais os
semicondutores a conduzir ou a colocar ao corte.
14
Esta
modulao
de
fcil
implementao
de
baixo
custo,
recorrendo
[ ]
(2.3)
Figura 2.8 Representao dos vectores de tenso do inversor trifsico no plano . Fonte: [4]
15
3.1. Introduo
Neste captulo efectuar-se- uma detalhada descrio do conversor em estudo. Sero
abordados os seguintes tpicos: constituio/estrutura do conversor, modos de funcionamento,
vantagens, desvantagens e possveis cenrios de aplicao. Ser tambm descrito um princpio de
equilbrio das tenses nos condensadores, no subcaptulo 3.4 deste documento. Este princpio, como
se ver em seguida, baseado num regulador de tenso. De igual modo, ser descrita a
implementao do controlador de corrente proposto, implementao esta recorrendo ao sistema de
coordenadas dq. Por ltimo, sero analisadas as limitaes do referido conversor.
16
O valor de tenso de sada (vO) do conversor multinvel hbrido trifsico consiste na soma de dois
valores de tenso, nomeadamente o do inversor trifsico (vT) e o do inversor monofsico (vm). Na
Figura 3.1 encontram-se representadas as tenses de sada (vO) por fase do conversor, vab, vbc e vca,
respectivamente
(3.1)
vca
vab
vbc
Fonte
DC
A escolha dos semicondutores pode incidir sobre topologias do tipo IGBT ou MOSFET, uma vez
que ambas operam na gama de valores de tenso e correntes exigida (ver seco 2.2) para este
trabalho. No entanto, a escolha recaiu sobre os semicondutores do tipo MOSFET devido sua
rapidez e desempenho computacional no programa Simulink. No obstante, a biblioteca do Simulink
dispe de uma diversa gama de inversores, sendo possvel escolher o tipo de semicondutores para
utilizar com o modelo, dependendo unicamente esta da constituio do inversor pretendido. Estes
modelos de inversores sero usados para as simulaes do inversor trifsico e monofsico, sendo
que as estruturas destes se encontram representadas nos anexos deste documento. Para efectuar a
simulao do conversor foi escolhido (para os blocos do Simulink que representam os inversores) um
conjunto de parmetros de configurao, sendo que estes se encontram representados na Tabela 31. Os modelos de simulao do conversor encontram-se no Anexo A, na Figura A-1.
17
Inversor Trifsico
Inversores Monofsicos
1x105
Tipo de Semicondutores
MOSFET / Dodos
1x10-3
Existem ainda duas entradas necessrias para o funcionamento do inversor. Estas so: fonte de
alimentao (neste caso uma fonte de tenso contnua) e uma entrada para o comando dos
semicondutores. Esta ltima entrada recebe um vector ordenado com os impulsos correspondentes
ao funcionamento (conduo 1, ou corte 0) de cada semicondutor.
Na Tabela 3-2 efectuada a descrio dos vectores de comando dos semicondutores, bem
como a respectiva sequncia de entrada dos sinais nos blocos dos modelos dos inversores no
Simulink.
Tabela 3-2 Vectores representativos dos interruptores/semicondutores para cada inversor trifsico e
para um m (m=2,3,4) inversor monofsico
Topologia
Vector Semicondutores
Monofsico [
Trifsico
]
]
Por ltimo, referem-se os valores de tenso contnua escolhidos para os inversores. No caso do
inversor monofsico, sendo que este se encontra alimentado por condensadores, o valor indicado o
valor mdio durante o perodo de funcionamento do conversor. Posteriormente ser abordado um
princpio que permite o equilbrio desta tenso aos terminais do condensador.
{
(3.2)
18
Na Figura 3.2 encontra-se um inversor trifsico com dois semicondutores por cada brao k
(k=1,2,3), onde os pares de semicondutores complementares so:
Considerando-se que
o par
(3.3)
Aplicando a funo de comutao (3.3) aos pares de semicondutores da Figura 3.2 temos:
{
(3.4)
19
1k:
(3.5)
As tenses compostas so obtidas atravs de:
(
(
(
)
)
)
(3.6)
Para que este inversor tenha um sistema equilibrado trifsico de tenses sua sada, a soma
das trs fases das tenses compostas (ou das tenses simples) em relao ao neutro, deve ser nula.
(3.7)
ON
ON
Vref_B>Vtri
Vref_B<Vtri
ON
ON
Vref_C>Vtri
Vref_C<Vtri
ON
ON
Figura 3.3 Modulao PWM de trs nveis, onda portadora (triangular) e trs modulantes sinusoidais.
20
Tabela 3-3 Vectores possveis para cada estado de funcionamento do inversor, sequncia de
semicondutores e respectivos nveis de tenso em cada fase composta.
Estado
1
2
3
4
5
6
7
8
(a,b,c)
(0,0,0)
(1,0,0)
(1,1,0)
(0,1,0)
(0,1,1)
(0,0,1)
(1,0,1)
(1,1,1)
0
1
1
0
0
0
1
1
1
0
0
1
1
1
0
0
0
0
1
1
1
0
0
1
1
1
0
0
0
1
1
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
vab
0
U
0
-U
-U
0
U
0
vbc
0
0
U
U
0
-U
-U
0
vca
0
-U
-U
0
U
U
0
0
oito (2 ) estados possveis, de entre as 26 combinaes existentes. [6] Relembra-se que os sinais de
comando dos semicondutores devem garantir que as transies entre nveis de tenso sejam feitas
para nveis adjacentes, no podendo a tenso transitar entre U e U sem passar pelo nvel intermdio
0.
Figura 3.4 Estados possveis dos semicondutores no inversor trifsico. Fonte: [4]
21
O modo de funcionamento deste inversor mais simples. Definindo para o brao j{1,2} do
inversor m (m {2,3,4}) a varivel binria
(3.8)
A tenso de sada vom do conversor monofsico pode apresentar 3 valores distintos (nveis):
(
(
(
)
)
)
(3.9)
Estado
1
2
3
4
1
1
0
0
0
0
1
1
0
1
0
1
1
0
1
0
vom
Vc
0
0
-Vc
Desta tabela verifica-se a existncia de dois estados redundantes, estados 2 e 3, que podem ser
utilizados para efectuar o equilbrio das tenses nos condensadores.
22
Para estratgia de modulao, a escolha recai novamente sobre a modulao PWM com trs
nveis de tenso. Neste tipo de modulao existem quatro sub-intervalos distintos para comutao
dos semicondutores, como se verifica na Tabela 3-4. [4]
Na Figura 3.6 encontra-se um exemplo da modulao PWM de trs nveis. Nesta situao a
tenso de sada ser positiva se o valor da amplitude da onda modulante for superior ao das duas
portadoras; nula se compreendida entre as duas e negativa se menor que as portadoras.
(3.10)
23
Sendo a tenso de sada do conversor a soma dos nveis de tenso do inversor trifsico com os
nveis de tenso de cada inversor monofsico, obter-se-o sete nveis de tenso diferentes para cada
fase do conversor multinvel hbrido trifsico:
vO=[vT-vM,-vT,-vM,0,vM,vT,vT+vM]
(3.11)
Para obteno destes nveis de tenso necessria uma correcta combinao do comando dos
semicondutores para ambos os inversores. Existiro combinaes que criaro estados redundantes,
em que o mesmo nvel de tenso poder ser obtido atravs de diferentes combinaes de comando
de diferentes semicondutores. Os estados redundantes ocorrem nos nveis de tenso:0, +vT- vM; vT+vM. Estes dois ltimos nveis so redundantes em relao aos nveis de tenso, aos quais
correspondem +vM e -vM respectivamente. Esta situao ocorre derivada da existncia de uma
relao de proporcionalidade de entre o valor de tenso escolhido para as fontes de alimentao
do inversor trifsico e o valor de tenso nos condensadores dos inversores monofsicos.
A assimetria, verificada nas fontes de tenso dos inversores, permite a maximizao dos nveis
de tenso de sada do conversor, resultante da eliminao de nveis redundantes. Deste modo, esta
topologia consegue alcanar os mesmos nveis de tenso, com menos semicondutores, menos
espao e menos custo que uma topologia simtrica, onde as amplitudes de tenso das fontes so
iguais.
Na Tabela 3-5 esto representados todos os nveis de tenso para o funcionamento do
conversor, incluindo os redundantes.
Tabela 3-5 Tenso de sada do inversor trifsico, monofsico e do conversor multinvel hbrido.
24
Figura 3.7 Impulsos de comando dos semicondutores para uma modulao PWM de trs nveis.
Fonte: Adaptado do ficheiro de ajuda (Help) das Pontes Universais do Simulink/Matlab
25
(3.12)
26
Tabela 3-6 Estados de funcionamento do conversor com respectiva sada trifsica e monofsica por
fase.
Inversor
Inversor
Estado
Inversor
Trifsico
Inversor
10
11
12
13
14
15
16
17
18
19
Sada Conversor
Vt
Vm
Vo
Vbc
Vca
Va
Vb
Vc
Vab
Vbc
Vca
-Vt
Vt
-Vt
Vt
-Vt
Vt
+Vm
-Vm
+Vm
-Vt-Vm
Vt
Vt
-Vt
-Vm
+Vm
Vt
-Vt-Vm
+Vm
Vt
-Vt
Vt
-Vt
Vt
-Vt
+Vm
-Vm
Vt+Vm
-Vt
-Vm
Vt
-Vt
+Vm
-Vm
Vt+Vm
-Vm
-Vt
Vt
-Vt
Vt
-Vt
Vt
-Vt
+Vm
-Vm
Vt
+Vm
-Vt-Vm
Vt
-Vt
+Vm
-Vm
+Vm
Vt
-Vt-Vm
Vt
-Vt
Vt
-Vt
Vt
-Vt
-Vm
+Vm
-Vm
Vt+Vm
-Vt
-Vt
Vt
+Vm
-Vm
-Vt
Vt+Vm
-Vm
-Vt
Vt
-Vt
Vt
-Vt
Vt
-Vm
+Vm
-Vt-Vm
Vt
+Vm
-Vt
Vt
-Vm
+Vm
-Vt-Vm
+Vm
Vt
-Vt
Vt
-Vt
Vt
Vab
1
1
1
1
1
1
Sada Monofsica
Sada Trifsica
-Vt
Vt
-Vm
+Vm
-Vt
-Vm
Vt+Vm
-Vt
Vt
-Vm
+Vm
-Vm
-Vt
Vt+Vm
-Vt
Vt
-Vt
Vt
27
Figura 3.8 Forma de onda da tenso de sada de um brao do conversor multinvel hbrido com 7 nveis
Fonte: Adaptado de [8]
28
condensadores considera-se uma resistncia virtual negativa -rL, cuja potncia fornecida (ou
recebida) iguala em valor mdio as perdas do conversor monofsico. O valor desta resistncia
proporcional diferena da tenso de referncia dos condensadores e da tenso obtida aos terminais
dos mesmos.
Esta resistncia virtual rL dada por (3.13), em que K uma constante arbitrria positiva,
inversamente proporcional corrente.
(
(3.13)
(3.14)
Considerando vom uma tenso com trs nveis de sada, para alcanar o objectivo de controlar a
tenso, necessrio garantir a seguinte condio.
(3.15)
(3.16)
) /
( )-
(3.17)
Para implementar a relao de controlo descrita pela equao (3.17), esta dever ser
considerada como uma superfcie de deslizamento do controlo no linear, na componente q da
corrente. Este controlador ser abordado no Capitulo 3.5.4, e ser implementado com recurso a dois
comparadores de histerese. O modelo e diagramas de blocos relativos equao (3.17), de
regulao da tenso aos terminais dos condensadores, bem como o controlo da componente q da
corrente de sada encontram-se, no s na Figura 3.16., mas tambm no Capitulo 3.5.4.
A equao (3.16) define o erro em cada perodo entre a tenso de referncia do condensador e
a tenso medida aos terminais deste, no referido perodo. Este erro ser usado como critrio para
efectuar o comando dos semicondutores dos inversores monofsicos. A deciso de actuar, ou no,
sobre os semicondutores depende do valor do erro entre as tenses v om e v1 da equao (3.16). Este
erro dever ser o menor possvel e, como tal, dever ser limitado por comparadores de histerese,
sendo que estes possuem limites definidos para valores admissveis de erro. O regulador de tenso,
consoante o valor de erro obtido, permitir carregar ou descarregar o condensador, de modo a
eliminar ou reduzir o erro. Este erro manifesta-se como um tremor na forma de onda da tenso dos
condensadores. Este tremor est associado aos comparadores de histerese e seus intervalos.
Quanto menor for este intervalo, mais suave/exacto ser a forma de onda de tenso aos terminais
dos condensadores. Este processo de limitao do erro em cada perodo efectuar tantas
29
comutaes quanto as necessrias nos semicondutores, de modo a que o valor de tenso medida
nos terminais do condensador iguale o valor da tenso de referncia.
O valor mdio de tenso pretendido aos terminais do condensador de 200 V, e deve ser
constante durante o funcionamento do conversor, permitindo que este opere com sete nveis de
tenso. Os limites de erro para os comparadores de histerese encontram-se descritos na Tabela 3-7
onde se observa que os limites de erro so superiores para o par de semicondutores *
+.
Este facto justificado devido ao impacto do funcionamento destes dois semicondutores sobre o
conversor, pois estes definem o valor da tenso de sada do inversor monofsico entre +vo e -vo. Os
semicondutores *
Par de semicondutores
+
*
+
*
Figura 3.9 Tenses e Correntes de sada dos inversores monofsicos para cada fase
Na Figura 3.9 apresentam-se as formas de onda das trs tenses observadas nos inversores
monofsicos. Verificam-se na figura os trs nveis de tenso [-200;0;200] V para cada inversor,
resultantes da modulao de trs nveis. Para alm das tenses, observam-se ainda as respectivas
formas de onda das correntes de sada dos inversores, sendo que estas se encontram desfasadas
120 entre si.
30
Na Figura 3.10 apresenta-se o modelo usado no Simulink para simular os inversores trifsicos.
Neste modelo a tenso Vpwm corresponde tenso Vom de sada do inversor monofsico.
31
3.5.1. Introduo
Neste captulo descrever-se- o sistema de controlo de corrente de sada do conversor multinvel
hbrido. O controlo ser efectuado com recurso a duas malhas de controlo, sendo que este ser
efectuado individualmente para cada inversor. Este sistema controlar tambm o ndice de
modulao do inversor trifsico e os valores dos coeficientes de induo dos inversores monofsicos.
O conversor apresenta sada um sistema trifsico de correntes no sistema de coordenadas
abc. Estas sero transformadas para um referencial dq, onde a anlise e o controlo da corrente so
efectuados atravs da componente directa e da componente em quadratura. O recurso a este
referencial dq justificado pela necessidade da existncia de um modelo do sistema de controlo que
seja invariante no tempo, onde as componentes alternadas que variem com este, permanecero
constantes neste referencial.
A transformao das correntes do sistema abc para referencial dq, ser efectuada com recurso
s Transformaes de Clarke e Park (estas encontram-se descritas no Anexo A). Aps esta
transformao, a componente directa e em quadratura sero comparadas com duas referncias de
corrente no referencial dq, id ref e iq ref. Estes valores de referncia baseiam-se na potncia activa e
reactiva do conversor e nos parmetros de qualidade pretendidos.
Para o controlo do conversor, cada uma das componentes ter a sua contribuio individual,
sendo que a componente directa da corrente, id, tem influncia no ndice de modulao do conversor
multinvel hbrido. Esta componente est relacionada com a potncia activa e, por sua vez, com o
nvel de tenso contnua do conversor. A componente em quadratura da corrente, iq encontra-se
associada potncia reactiva do conversor e, consequentemente, aos coeficientes de induo dos
conversores monofsicos.
O controlo destes parmetros permitir que o conversor opere em regime permanente com as
tenses e correntes pretendidas, seguindo sempre os requisitos de qualidade exigidos.
Para implementar os princpios de controlo adequados para o conversor em estudo, recorrer-se a modelos matemticos deste. Estes dependem do sistema de comando dos sinais de disparo dos
semicondutores, bem como do sistema de alimentao do conversor e da carga. Estes modelos
sero descritos com base em ganhos, tempos de atraso e funes de transferncia, caractersticos
do funcionamento do conversor em estudo.
32
idq ref
Controlo
vabc
de Corrente
Conversor
Multinvel
iabc
idq
dq
iabc
abc
33
Td=Tpwm/2
(3.18)
( )
( )
( )
(3.19)
(3.20)
No caso de uc = ucmax, o valor de KD ser mnimo, sendo que este que garante a estabilidade
do sistema.
34
Figura 3.12 - Esquema Equivalente do Conversor e sua carga. Fonte: Adaptado de [6]
O esquema equivalente do conversor e carga composto por uma resistncia e bobina, tanto
para o conversor (Rconv e Lconv ), como para a carga (Rcarga e Lcarga ). A tenso U tenso de
alimentao do conversor; i0 a corrente mdia de sada do conversor e E0 representa as
perturbaes no conversor. Para a construo do modelo matemtico ser igualmente necessrio
transformar estes parmetros recorrendo transformada de Laplace.
Assim sendo, teremos:
{
(3.21)
( )
Se
( )
( )
(3.23)
,e:
( )
( )
(3.24)
)(
(3.25)
35
m
(
Esta soluo de cadeia aberta no suficiente para o controlo do conversor, uma vez que este
apresenta um erro esttico de posio pequeno e tem uma velocidade de resposta lenta.
Para implementao das tcnicas de controlo linear e, obteno de um sistema linear e
invariante no tempo (SLIT) necessrio usar as Transformaes de Clarke e Park. Aps este
processo, trabalhar-se- com as componentes directa e em quadratura da corrente de sada. Estas
sero analisadas e apresentadas com compensadores diferentes como mencionado anteriormente.
id ref
Ki
id
(
id
Ki
Figura 3.14
Diagrama
blocos
do sistema
cadeia fechada. Fonte: [6]
O compensador
PI ser
definido de
pela
seguinte
funo em
transferncia
36
( )
(3.26)
( )
(3.27)
Os ganhos proporcional,
, e integral,
so dados por:
(3.28)
(3.29)
Na realimentao usada uma constante de proporcionalidade
do conversor, obtendo-se assim
id ref
id
id
Figura 3.15 Diagrama de blocos simplificado. Fonte: [6]
( )
( )
( )
(3.30)
Aplicando o teorema do valor final, comprova-se que o erro esttico de posio nulo,
cumprindo assim o objectivo de controlo de corrente,
( )
( )
(3.31)
37
, sendo
(3.34)
Este valor Tp, substitudo em (3.31) verifica que a resposta do sistema s depende do tempo de
atraso Td do conversor. O valor de Tp e Tz depende dos parmetros da resistncia, da bobina do
conversor e da carga. Para um determinado valor da bobina de carga o sistema deixa de ter o
comportamento desejado, tornando-se necessrio ajustar os controladores a novos valores das
bobinas de carga e conversor.
38
[ .
) /
( )]
(3.36)
)
(
(3.38)
Esta estratgia pode ser realizada usando dois comparadores histerticos, com histereses dadas
por 1 e 2, sendo 12
Figura 3.16 - Diagrama de blocos do regulador de tenso dos condensadores e controlo da componente
q da corrente
Para definir o valor do parmetro L usado em (3.17), considera-se que a componente reactiva da
corrente proporcional ao valor de L, sendo a proporcionalidade, no caso geral, uma dada funo
G(s) da frequncia.
( )
(3.39)
39
Pretendendo-se uma dinmica lenta para este regulador, e de 1 ordem com plo em -1/Tp, pode
escrever-se:
( )
(3.40)
Observando esta ltima relao, observa-se que o valor do coeficiente de induo para cada um
dos conversores monofsicos est dependente da funo de transferncia do conversor, da
constante de tempo e, sobretudo, do erro entre a referncia e valor de sada da corrente na sua
componente em quadratura.
Como L no pode variar rapidamente escala do perodo da rede elctrica, a constante de
tempo Tp escolhida deve ser superior a 20ms, logo:
(3.41)
(3.43)
(3.44)
(3.45)
40
Substituindo
(3.46)
Uma vez que a componente da tenso segundo o eixo q nula, possvel aplicar um processo
de simplificao s equaes das potncias no referencial girante dq. Deste modo, o clculo dos
valores de potncia depender unicamente de uma das duas componentes da corrente de sada do
conversor, nesse mesmo referencial. De (3.48) verifica-se que a potncia activa depende da
componente directa da corrente e que a potncia reactiva depende da componente em quadratura.
Para o clculo dos controladores necessrio fornecer ao sistema parmetros de referncia
para que exista um controlo de corrente que se aproxime de determinados valores. Manipulando as
equaes anteriores (3.48) obtm-se:
(3.47)
(3.49)
(3.50)
(3.51)
(3.52)
(3.53)
41
(3.58)
)
(
(3.59)
)
(3.60)
(3.61)
(3.62)
o valor obtido para o coeficiente de induo representa uma boa aproximao para o intervalo de
valores pretendidos. Tomando por base estas aproximaes e resultados obtidos, escolheu-se um
valor de ganho para o conversor com o valor de K=10
-3
Assim, atravs destes parmetros de controlo para o sistema de primeira ordem, representado
na Figura 3.17, com G=10
-3
iq ref
()
iq
Figura 3.17 Diagrama de blocos do controlo da corrente iq em cadeia fechada. Fonte: [5]
42
4. Simulao e Resultados
43
f=50 Hz
fcomutao_pwm=3050 Hz
Conversor Trifsico
Vtrif=400 V
Conversor Monofsico
Vcondensador=200 V
Vcondensador ref=200 V
-3
Ccondensador=10e F
Perdas no Conversor=0.8
44
Rconv=0,01
Lt=0.01
Lconv=5mH
Rt=10.01
Rcarga=10
Tt=0.000999
Controlo: Componente d
Controlo: Componente q
Tp=0.000926
Tpq=0.04
Kpd=1.09
Kq=0.25
Kid=1079.42
Lcarga=5mH
Tz=0.000999
45
Simulao 1
Figura 4.1 Tenso e Corrente na fase a do conversor; tenso obtida sada do inversor trifsico e
inversor monofsico; tenso aos terminais de um condensador na fase a.
Como base de criao da Figura 4.1 escolheu-se uma das trs fases do conversor, observandose cada parmetro simulado em funo do tempo. No procedimento de obteno do nvel de tenso
de sada do conversor, este efectuado com recurso soma dos nveis de tenso obtidos no
46
inversor trifsico com os obtidos no inversor monofsico em cada instante da simulao. O valor do
inversor monofsico est directamente associado ao nvel de tenso aos terminais do condensador
dessa fase.
Na Figura 4.2 efectuada uma anlise de uma amostra temporal de 10ms com o objectivo de
verificar os nveis de tenso dos inversores e do conversor multinvel hbrido. Como esperado, ambos
os inversores apresentam uma modelao de 3 nveis de tenso, com esta a variar entre os [400,0,400] V para o inversor trifsico e [-200,0,200] V para o inversor monofsico. No caso do
conversor multinvel hbrido apresentam-se em seguida os 7 nveis de tenso pretendidos, entre [600,-400,-200,0,200,400,600] V.
Figura 4.2 - Tenses do inversor trifsico, inversor monofsico e do conversor multinvel hbrido numa
das fases do conversor
Na Figura 4.3 apresentam-se as formas de onda das tenses e correntes para cada fase do
conversor multinvel hbrido, verificando-se que ambas apresentam formas de ondas sinusoidais.
Relativamente aos nveis de tenso, verifica-se a novamente a existncia dos sete nveis de
funcionamento do conversor multinvel hbrido. Estes sete nveis de tenso das trs fases encontramse representados com maior detalhe na Figura 4.4 para uma amostra temporal de 10ms. No caso da
corrente de sada esta apresenta um valor de amplitude de 25 A seguindo assim a sua a referncia,
sendo esta dada pela componente directa das correntes de sada.
47
Figura 4.3 Tenses e correntes do conversor multinvel hbrido separadas por fase.
Figura 4.4- Tenses e Correntes das trs fases do conversor multinvel hbrido obtidos para uma
amostra de 10 ms
48
Analisando com maior detalhe as correntes de sada do conversor, verifica-se na Figura 4.4 um
tremor nas formas de onda de corrente. Este tremor est associado aco de controlo e no
seguimento das correntes das correntes de referncia. O maior ou menor tremor depende da margem
de erro estabelecida em relao corrente de referncia dada ao controlador. Este tremor pode ser
reduzido atravs do aumento da frequncia de comando dos semicondutores e a atravs da reduo
da margem de erro. O aumento da frequncia pode implicar uma descida no rendimento do conversor
uma vez que aumentam as perdas de conduo e comutao dos semicondutores.
Na Figura 4.5, observa-se que o conversor apresenta o comportamento pretendido, com os
valores de tenso e corrente a corresponderem aos valores de referncia. O nvel de tenso aos
terminais do condensador apresenta uma pequena variao (em valor mdio) da tenso de controlo,
necessria para o equilbrio das tenses nos condensadores. Os valores dos erros observados nos
controladores oscilam perto do valor nulo, demonstrando assim que estes cumprem o objectivo e
mantm o conversor a operar segundo as suas referncias.
Figura 4.5 Tenso e Corrente de sada do conversor multinvel hbrido; tenso aos terminais dos
condensadores e erros observados nos controladores.
49
Simulao 2
Figura 4.6 Tenses e Correntes de sada do conversor multinvel hbrido, numa situao com
perturbaes nos valores de referncia das componentes de corrente.
50
Figura 4.7 - Efeito das perturbaes no comportamento das tenses e correntes de sada do conversor
multinvel hbrido.
51
Simulao 3
Para esta simulao foram utilizadas as seguintes referncias de corrente: id ref=25 A e iq ref=5 A.
Na obteno desta simulao constatou-se que o conversor apresentou uma variao significativa no
tremor da corrente e na estabilidade dos controladores. Deste modo procedeu-se ao ajuste do valor
de Tpq o que resultou em que o controlador de corrente da componente q possua uma constante de
tempo mais elevada, garantindo assim maior estabilidade e menor oscilao no clculo do coeficiente
de induo para os inversores monofsicos.
Figura 4.8 Tenso e Corrente de sada do conversor multinvel hbrido; tenso aos terminais dos
condensadores e erros nos controladores de corrente, com Tpq=0.04s
52
Figura 4.9 - Tenso e Corrente de sada do conversor multinvel hbrido; tenso aos terminais dos
condensadores e erros nos controladores de corrente, com T pq=0.08ms
53
Figura 4.10 Saturao nos controladores do ndice de modulao; coeficiente de induo dos
conversores monofsicos. com Tpq=0.04s
Figura 4.11 - Saturao nos controladores do ndice de modulao; coeficiente de induo dos
conversores monofsicos, com Tpq=0.08s.
54
Simulao 4
Figura 4.12 Carga dos condensadores dos inversores monofsicos e tenses; correntes de sada do
conversor.
55
nomeadamente 25A e 600V. Para esta simulao, os valores usados para as componentes
da corrente foram: id ref=25 A e iq ref=0 A.
Figura 4.13 Anlise de uma fase do conversor, durante o processo de carga do condensador
respeitante a essa mesma fase.
56
5. Concluses
5.1. Concluses
O objectivo desta dissertao de mestrado foi o de apresentar uma nova estrutura para o
desenvolvimento de um conversor multinvel que respeitasse os critrios de qualidade de energia
elctrica. Com o desenvolvimento da electrnica de potncia, e com o aparecimento de novos
elementos, novas tcnicas de modulao e mtodos de controlo, foi possvel, usando uma
combinao de conversores, obter a arquitectura e os controladores para um novo conversor
multinvel com diversas aplicaes no panorama actual.
O estudo do conversor multinvel hbrido iniciou-se com base numa gama de conversores j
existente, encontrando-se uma topologia com possibilidade de melhoramento e estudo de novas
configuraes com novos elementos. Optou-se por uma estrutura baseada numa associao srie de
conversores em ponte, combinando um conversor trifsico de trs nveis e trs conversores
monofsicos em ponte, colocados separadamente em cada um dos braos do conversor trifsico.
Desta combinao de conversor trifsico com trs monofsicos resultou um conversor multinvel
hbrido trifsico, em que o nmero total dos nveis de tenso em cada brao trifsico a soma dos
nveis de tenso do conversor trifsico com cada monofsico. A escolha do tipo de modulao recaiu
sobre uma metodologia frequentemente utilizada neste tipo de conversores, nomeadamente a
modulao por largura de impulso de trs nveis para o inversor trifsico. Os inversores monofsicos
foram modulados e controlados usando uma abordagem no linear. Efectuou-se um estudo detalhado
para cada um dos conversores trifsico, monofsico e a combinao de ambos, relativamente s
grandezas de sada e de controlo.
Na estrutura proposta optou-se por colocar condensadores como fonte de alimentao dos
conversores monofsicos, sendo que esta opo reduz significativamente o peso fsico e econmico
de um conversor deste tipo, uma vez que apenas se recorre a uma fonte de tenso DC para alimentar
todo o conversor. Este novo elemento estrutural maximiza o nmero total de nveis de tenso
disponveis, permitindo obter nveis de adicionais de redundncia, os quais podero ser usados para
carregar e descarregar os condensadores. Este procedimento auxiliado por um mtodo no linear
que permite colocar a tenso dos condensadores num determinado nvel de referncia e evitar que
estes descarreguem. Com este mtodo de regulao, o valor mdio instantneo da tenso aos
terminais dos condensadores quase constante, comportando-se estes como uma fonte de tenso
contnua, resultado esperado para este trabalho.
Foi dimensionado um controlador de corrente para garantir o funcionamento do conversor e
permitir controlar a potncia activa e reactiva fornecida pelo conversor multinvel hbrido. Os
parmetros a controlar foram: o ndice de modulao do gerador PWM e os coeficientes de induo
equivalentes dos conversores monofsicos. Para cada um dos parmetros recorreu-se a diferentes
57
mtodos de controlo, uma vez que a variao destes parmetros influencia directamente o
comportamento geral do conversor multinvel.
Para implementar os controladores, procedeu-se transformao das correntes de dada do
converdor, do sistema de coordenadas abc para o sistema dq. Efectuado o desacoplamento das
correntes, implementou-se cada componente com um tipo de controlador. Para a componente directa
da corrente de sada do conversor, optou-se por um controlador linear PI, o que permitiu a obteno
de um bom tempo de resposta (na ordem dos ms) e, simultaneamente, boa estabilidade, garantindo
um erro esttico de posio nulo. Este controlador responsvel pela amplitude da componente d da
corrente de sada do conversor, encontrando-se esta igualmente relacionada com o ndice de
modulao do conversor. No caso da componente em quadratura, a escolha de um controlador linear
de 1 ordem permitiu controlar a componente reactiva do conversor. Este mtodo recorre a um
sistema de 1ordem com uma constante de tempo superior a 20ms, que permite ao controlador dos
coeficientes de induo dos inversores monofsicos um tempo necessrio de estabilidade, evitando
variaes ao longo do funcionamento deste, evitando instabilidade. Tendo este sistema um tempo de
resposta mais lento, permite-se ao conversor ajustar com maior rigor os controladores e garantir
maior estabilidade e convergncia num determinado valor para o coeficiente de induo dos
conversores monofsicos, reduzindo o erro da corrente em relao sua referncia. Caso exista uma
maior variao deste parmetro, o conversor apresenta tremor nas suas correntes de sada e pode
colocar os controladores numa situao de saturao. Esta saturao ou limitadores servem para
garantir que o conversor opera dentro dos parmetros pretendidos. Para o conversor e seus
controladores foram criados modelos dinmicos com as constantes de tempo, ganhos do conversor e
seus controladores directamente dependentes dos valores escolhidos para a estrutura do conversor.
Aps a determinao dos parmetros foram simuladas diversas situaes para a verificao do
comportamento do conversor face a perturbaes, com recurso ferramenta Simulink do MatLab.
Com base nos modelos apresentados, bem como nos seus valores de referncia iniciais (para as
componentes da corrente de sada) efectuaram-se perturbaes em determinados instantes e
observou-se que o conversor seguiu os valores de referncia dadas pelos controladores, teve bons
tempos de resposta (entre 7ms a 10ms para funcionamento normal e para perturbaes) e garantiu
estabilidade. Em determinadas simulaes, atravs da alterao das constantes de tempo dos
controladores, nomeadamente do controlador da componente q, permitiu-se que o conversor hbrido
multinvel operasse mais lentamente, de modo a garantir a estabilidade necessria para os valores
dos coeficientes de induo dos inversores monofsicos.
Foram testados valores limite para os coeficientes de induo do conversor e da carga, uma vez
que no possvel garantir um bom funcionamento para todos os valores de coeficientes de induo.
Esta situao ocorre quando o conversor multinvel hbrido apresenta um coeficiente de induo
global negativo. No caso dos condensadores dos conversores monofsicos, estes apresentam um
valor mdio de tenso quase constante ao longo do tempo, com um erro de afastamento de 1% da
tenso de referncia, o que garante os nveis de tenso monofsicos necessrios ao conversor
multinvel. Este valor de tenso constante aos terminais dos condensadores comprova a eficcia do
mtodo utilizado para equilibrar a tenso dos condensadores.
58
Numa anlise geral ao conjunto conversor multinvel e controlador de corrente, verifica-se que os
objectivos foram alcanados, uma vez que o conversor, numa grande maioria dos casos segue a
referncia e capaz de corrigir perturbaes nas referncias das componentes d q da corrente de
sada, o que revela alguma robustez dos controladores em regimes permanentes e dinmicos.
Estudo de um conversor semelhante com maior nmero de nveis de sada, comparando com
os resultados obtidos;
59
60
Bibliografia
61
62
Anexo A
63
Figura A.3 Diagrama de blocos da transformao das tenses e correntes no sistema abc para o
sistema dq.
64
65
Transformao de Clarke:
Esta transformao permite que o referencial trifsico abc estacionrio se transforme num referencial
bifsico igualmente estacionrio.
[ ]
]
Transformao de Park:
Com esta transformao obtm-se um referencial sncrono dq atravs do referencial bifsico
estacionrio. O ngulo de desfasagem, , entre o eixo do referencial e o eixo d do referencial dq
de
trabalho.
(
[
)
(
) [ ]
66
Vc_inicial=200;
Vc_final=0;
Lconv=5e-3;
Rconv=0.01;
%Parametro Carga em cada brao monofasico
Lcarga=5e-3;
Rcarga=10;
Xl=w*Lcarga;
%Parametros para controlo
Lt=Lconv+Lcarga;
Rt=Rconv+Rcarga;
Tt=Lt/Rt;
Tz=Tt;
%----------componente d-----------Kid=0.1;
Kdd=Vtrifasico/sqrt(2);
% Kdd=Vtrifasico;
%Td=T/2=pi/w
Td=(1/f_comutacao)/2;
% Tp=((2*Kdd*Ki*Td)/Rt)*10
Tp=((2*Kdd*Kid*Td)/Rt);
%ganhos PI componente id
Kp_d=Tz/Tp;
Ki_d=1/Tp;
67