Académique Documents
Professionnel Documents
Culture Documents
Memoria
rpida y
pequea.
Situada entre
el CPU y la
memoria
principal
(relativament
e grande y
lenta).
Puede
encontrarse
dentro del
chip del CPU
o en un
mdulo
externo a l.
Contiene una
copia de
partes de la
memoria
principal.
Consumo mnimo.
Capacidad de
almacenamiento
comparativamente alta.
Costo por bit bajo.
Tiempo de acceso alto
(lento), debido al circuito
de regeneracin de carga.
Si construimos el banco de
memoria utilizando RAM
dinmica, no
aprovechamos la velocidad
del procesador.
Rendimiento
Funcin de
correspondencia
El algoritmo del
reemplazo o sustitucin
Poltica de escritura.
Directa
Cada bloque de
memoria
principal se
asocia a una
lnea de la
memoria cache
Asociativa
Cada bloque de
memoria
principal se
carga en
cualquier lnea
de la memoria
cache
Asociativa por
conjuntos
Cada bloque de
memoria
principal se
carga en
cualquier lnea
de un conjunto
i de lneas de la
memoria cache
Poltica de actualizacin
Escritura
inmediata
Escritura
diferida o
postescritura
De qu depende el numero de la
cache?
Cuntos niveles de chache?
Se debe compartir una nica
cache para instrucciones y datos o
debe haber caches separadas?
PRIMER
NIVEL DE
CACHE
SEGUNDO
NIVEL DE
CACHE
TERCER
NIVEL DE
CACHE
Equilibrio automtico
de instrucciones y
datos
Mayor tasa de aciertos
Mas simple de
disear e
implementar
(arquitectura Harvard)
En procesadores con
preferching y pipeline
se permite acceso a
datos mientras se
extrae la siguiente
instruccin
compartida
separadas