Vous êtes sur la page 1sur 31

Memoria Cache

Memoria
rpida y
pequea.

Situada entre
el CPU y la
memoria
principal
(relativament
e grande y
lenta).

Puede
encontrarse
dentro del
chip del CPU
o en un
mdulo
externo a l.

Contiene una
copia de
partes de la
memoria
principal.

Se trata de un banco de SRAM de muy alta


velocidad, que contiene una copia de los datos e
instrucciones que estn en memoria principal
El arte consiste en que esta copia est disponible
justo cuando el procesador la necesita
permitindole acceder a esos tems sin recurrir en
tiempos de espera
Combinada con una gran cantidad de memoria
DRAM, para almacenar el resto de cdigos y datos,
resuelve el problema mediante una solucin de
compromiso tpica.
Requiere de hardware adicional que asegure que
este pequeo banco de memoria cache contenga
los datos e instrucciones mas frecuentemente
utilizados por el procesador.

RAM dinmica (DRAM)

Consumo mnimo.
Capacidad de
almacenamiento
comparativamente alta.
Costo por bit bajo.
Tiempo de acceso alto
(lento), debido al circuito
de regeneracin de carga.
Si construimos el banco de
memoria utilizando RAM
dinmica, no
aprovechamos la velocidad
del procesador.

RAM esttica (SRAM)

Alto consumo relativo.


Capacidad de
almacenamiento
comparativamente baja.
Costo por bit alto.
Tiempo de acceso bajo
(es mas rpida).
Si construimos el banco
de memoria utilizando
RAM esttica, el costo y el
consumo de la
computadora son altos.

Tamao del bloque

Rendimiento

Funcin de
correspondencia

Relacin entre los bloques de MP y los que se


encuentran en la Cache.
Determina la ubicacin qu ocupar el bloque en
la memoria cach. hay sitio?

El algoritmo del
reemplazo o sustitucin

Determina qu bloque se tiene que reemplazar si


no hay sitio.

Poltica de escritura.

Cada vez que el bloque se actualiza.


Cada vez que el bloque se reemplace.
Cundo tiene lugar la operacin de escritura
en memoria?
Minimiza la operacin de la memoria.
Deja la memoria en un estado obsoleto

Directa

Cada bloque de
memoria
principal se
asocia a una
lnea de la
memoria cache

Asociativa

Cada bloque de
memoria
principal se
carga en
cualquier lnea
de la memoria
cache

Asociativa por
conjuntos

Cada bloque de
memoria
principal se
carga en
cualquier lnea
de un conjunto
i de lneas de la
memoria cache

Poltica de actualizacin

Escritura
inmediata

Todas las operaciones de


escritura se hacen tanto en cache
como en memoria principal
No hay incoherencia
Mucho trfico

Escritura
diferida o
postescritura

Las actualizaciones se hacen solo


en la cache
Hay incoherencia
Rpida
Poco trfico

De qu depende el numero de la
cache?
Cuntos niveles de chache?
Se debe compartir una nica
cache para instrucciones y datos o
debe haber caches separadas?

PRIMER
NIVEL DE
CACHE
SEGUNDO
NIVEL DE
CACHE
TERCER
NIVEL DE
CACHE

CACHE DE DATOS E INSTRUCCIONES


MISMO ENCAPSULADO
MAYOR CAPACIDAD DE
ALMACENAMIENTO
POLITICA POSTESCRITURA

MEMORIA ASOCIATIVA POR CONJUNTOS


MENOR CAPACICDAD DE
ALMACENAMIENTO L1 MEMORIA
ASOCIATIVA
ENCAPSULADO INDEPENDIENTE

Al incluir la cach dentro del mismo


chip de la CPU merece la pena
disponer de otra cache externa ?
Si
No conviene que la cach sea muy grande,
ya que se pierde velocidad de acceso.
Espacio reducido del chip
La falta de cach genera accesos a
memoria principal con un tiempo de acceso
lento.

Cache compartida o separada?

Equilibrio automtico
de instrucciones y
datos
Mayor tasa de aciertos
Mas simple de
disear e
implementar

(arquitectura Harvard)
En procesadores con
preferching y pipeline
se permite acceso a
datos mientras se
extrae la siguiente
instruccin

compartida

separadas

Vous aimerez peut-être aussi